[go: up one dir, main page]

JPH11204734A - 電極、キャパシタおよびメモリならびにそれらの製造方法 - Google Patents

電極、キャパシタおよびメモリならびにそれらの製造方法

Info

Publication number
JPH11204734A
JPH11204734A JP10006133A JP613398A JPH11204734A JP H11204734 A JPH11204734 A JP H11204734A JP 10006133 A JP10006133 A JP 10006133A JP 613398 A JP613398 A JP 613398A JP H11204734 A JPH11204734 A JP H11204734A
Authority
JP
Japan
Prior art keywords
layer
electrode
dielectric film
oxygen
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10006133A
Other languages
English (en)
Inventor
Katsuyuki Hironaka
克行 広中
Kenji Katori
健二 香取
Koji Watabe
浩司 渡部
Chiharu Isobe
千春 磯辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP10006133A priority Critical patent/JPH11204734A/ja
Publication of JPH11204734A publication Critical patent/JPH11204734A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】 【課題】 被電極接続部の特性を向上させることができ
る電極、それを用いたキャパシタおよびメモリ、ならび
にそれらの製造方法を提供する。 【解決手段】 基板11の上に接合層12を介して下部
電極13,誘電体膜14および上部電極15を順次積層
する。電極13は、IrPtRuO(酸素含有量10原
子%以上)よりなる第1の層13aと、IrPtRuあ
るいはIrPtRuO(酸素含有量10原子%より少な
い)よりなる第2の層13bとを、第2の層13を誘電
体膜14側として積層した構造とする。第1の層13a
は誘電体膜14との間の拡散を防止し、第2の層13b
は誘電体膜14との界面において生じる若干の拡散によ
り誘電体膜14における結晶の成長を容易とする。これ
により被電極接続部である誘電体膜14の結晶性が良好
になり特性が向上する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、誘電体膜などの被
電極接続部に対して接続される電極、それを用いたキャ
パシタおよびメモリならびにそれらの製造方法に関す
る。
【0002】
【従来の技術】現在、半導体装置の分野においては、D
RAM(Dynamic Random Access Memory)やFeRAM
(Ferroelectric Random Access Memories)など誘電体
膜を用いた種々の半導体デバイスが開発されており、誘
電体膜に対して接続する電極についても種々の検討がな
されている。従来、このような電極としては、誘電体膜
と電極との界面に電気抵抗の高い酸化物の層が形成され
ることを防止するために、酸化しにくい白金族に属する
金属や、酸化しても導電性を有する酸化ルテニウム(R
uO2 )あるいはランタン(La)とストロンチウム
(Sr)とコバルト(Co)と酸素(O)とからなる酸
化物などにより構成したものが用いられていた。
【0003】しかし、誘電体膜の形成においては600
〜800℃程度の高温における加熱が通常必要とされる
のに対してこれらの材料は耐熱性に優れていなかったの
で、加熱により電極と誘電体膜との界面において構成元
素の相互拡散が生じ、劣化層が形成されてしまうという
問題があった。そのため、誘電体膜の厚さを特に100
nm以下に薄くすると、良好な特性を得ることができな
かった。また、半導体デバイスにおいて、キャパシタと
トランジスタとをシリコン(Si)やタングステン
(W)よりなるプラグ層により接合する場合には、電極
とプラグ層との界面においても構成元素の相互拡散やプ
ラグ層の酸化が起こり、それらの接触抵抗が異常に高く
なってしまうという問題もあった。
【0004】そこで、これらの問題を解決するために、
従来は、電極を耐熱性に優れた酸化イリジウム(IrO
2 )や酸化白金(PtO)などにより構成していた。こ
のように構成すれば、電極の表面に誘電体膜を形成する
際に700〜800℃程度の高温で1時間程度加熱して
も、電極と誘電体膜との界面および電極とプラグ層との
界面における構成元素の相互拡散を防止することができ
る。
【0005】
【発明が解決しようとする課題】しかしながら、このよ
うに構成すると、電極と誘電体膜との界面において構成
元素の相互拡散が起こらないので、逆に、誘電体膜にお
いて良好な結晶が形成されにくく、良好な特性(強誘電
性あるいは高誘電性)を得ることができないという問題
があった。
【0006】本発明はかかる問題点に鑑みてなされたも
ので、その目的は、被電極接続部の特性を向上させるこ
とができる電極、それを用いたキャパシタおよびメモ
リ、ならびにそれらの製造方法を提供することにある。
【0007】
【課題を解決するための手段】本発明による電極は、被
電極接続部に対して接続されるものであって、被電極接
続部との間において構成元素の拡散する程度が異なる第
1の層と第2の層とを備えたものである。
【0008】本発明によるキャパシタは、誘電体膜に一
対の電極がそれぞれ接続されたものであって、一対の電
極のうちの少なくとも一方は、誘電体膜との間において
構成元素の拡散する程度が異なる第1の層と第2の層と
を備えたものである。
【0009】本発明によるメモリは、誘電体膜に一対の
電極がそれぞれ接続されたキャパシタを有するものであ
って、キャパシタは、一対の電極のうちの少なくとも一
方に、誘電体膜との間において構成元素の拡散する程度
が異なる第1の層と第2の層とを備えたものである。
【0010】本発明による電極の製造方法は、被電極接
続部に対して接続される電極を製造するものであって、
被電極接続部との間において構成元素の拡散する程度が
異なる第1の層と第2の層とをそれぞれ形成する工程を
含むものである。
【0011】本発明によるキャパシタの製造方法は、誘
電体膜に電極が接続されたキャパシタを製造するもので
あって、誘電体膜との間において構成元素の拡散する程
度が異なる第1の層と第2の層とを備えた電極を形成す
る工程と、第1の層と第2の層とを備えた電極に接続さ
せて誘電体膜を形成する工程とを含むものである。
【0012】本発明によるメモリの製造方法は、誘電体
膜に電極が接続されたキャパシタを有するメモリを製造
するものであって、誘電体膜との間において構成元素の
拡散する程度が異なる第1の層と第2の層とを備えたキ
ャパシタの電極を形成する工程と、第1の層と第2の層
とを備えた電極に接続させてキャパシタの誘電体膜を形
成する工程とを含むものである。
【0013】本発明による電極では、被電極接続部との
間における拡散の程度が第1の層と第2の層とで異なっ
ている。
【0014】本発明によるキャパシタでは、一対の電極
間に電圧が印加されると、誘電体膜において分極が起こ
りあるいは電荷が蓄積される。ここでは、電極の少なく
とも一方が、被電極接続部との間における拡散の程度が
異なる第1の層と第2の層とを備えているので、誘電体
膜は高い結晶性を有しており、誘電体膜を薄くしてもキ
ャパシタは優れた特性を示す。
【0015】本発明によるメモリでは、キャパシタの一
対の電極間に電圧が印加されると誘電体膜において分極
が起こりあるいは電荷が蓄積され、これによりデータの
記憶および読み出しが行われる。ここでは、キャパシタ
の電極の少なくとも一方が、被電極接続部との間におけ
る拡散の程度が異なる第1の層と第2の層とを備えてい
るので、誘電体膜は高い結晶性を有しており、誘電体膜
を薄くしてもメモリは高い性能を有する。
【0016】本発明による電極の製造方法では、被電極
接続部との間において構成元素の拡散する程度が異なる
第1の層と第2の層とがそれぞれ形成される。
【0017】本発明によるキャパシタの製造方法では、
誘電体膜との間において構成元素の拡散する程度が異な
る第1の層と第2の層とを備えた電極が形成され、その
電極に接続されて誘電体膜が形成される。
【0018】本発明によるメモリの製造方法では、誘電
体膜との間において構成元素の拡散する程度が異なる第
1の層と第2の層とを備えた電極が形成され、その電極
に接続されて誘電体膜が形成されることにより、キャパ
シタが形成される。
【0019】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して詳細に説明する。
【0020】図1は本発明の一実施の形態に係る電極を
備えたキャパシタの構成を表すものである。このキャパ
シタ10は、例えばシリコンよりなる基板11の上に、
例えば、必要に応じてチタン(Ti)や窒化チタン(T
iN)などよりなる接合層12を介して、下部電極1
3,誘電体膜14および上部電極15が順次積層されて
いる。すなわち、このキャパシタ10は被電極接続部で
ある誘電体膜14に一対の電極(下部電極13と上部電
極15)をそれぞれ接続したものである。
【0021】下部電極13は、誘電体膜14との間にお
いて構成元素が相互に拡散する程度の異なる第1の層1
3aと第2の層13bとを有している。第1の層13a
は、誘電体膜14との間において構成元素が拡散するの
を防止するためのものであり、それらの拡散は起こりに
くくなっている。例えば、第1の層13aは、イリジウ
ム(Ir),白金(Pt)およびルテニウム(Ru)か
らなる群のうちの少なくとも1種と酸素とにより構成さ
れている。その酸素の含有量は、原子%で10%以上7
0%以下の範囲内であることが好ましい。酸素の含有量
が少ないと粒子径があまり小さくならず、構成元素の拡
散を有効に防止することができないからである。また、
酸素の含有量が多いと抵抗値が高くなりすぎるからであ
る。なお、第1の層13aの厚さは例えば100nmで
ある。
【0022】第2の層13bは、第1の層13aと誘電
体膜14との間に形成されており、誘電体膜14を形成
する際に結晶が良好に成長するようにするためのもので
ある。この第2の層13bは、第1の層13aとは異な
り、誘電体膜14との間において構成元素が若干拡散す
るように、例えば、イリジウム,白金およびルテニウム
からなる群のうちの少なくとも1種により、あるいはそ
の少なくとも1種と酸素とにより構成されている。第2
の層13bにおいて酸素を含む場合には、その含有量は
原子%で10%よりも少ないことが好ましい。酸素の含
有量が多いと構成元素の拡散が起こりにくいからであ
る。第2の層13bの厚さは、3nm以上100nm以
下の範囲内であることが好ましく、5nm以上50nm
以下の範囲内であればより好ましい。第2の層13bの
厚さが薄いと構成元素の拡散により誘電体膜14の結晶
成長を補助する効果を期待することができず、厚いと構
成元素の拡散による劣化層が形成されてしまい特性が低
下してしまうからである。
【0023】誘電体膜14は、適宜の強誘電性体または
高誘電体を含んでいる。これら強誘電性体または高誘電
体は単結晶でも多結晶でもよい。強誘電性体としては、
例えば、ビスマス(Bi)と、第1の元素としてのカル
シウム(Ca),バリウム(Ba),ストロンチウム,
鉛(Pb)およびビスマスからなる群のうちの少なくと
も1種と、第2の元素としての鉄(Fe),チタン,ニ
オブ(Nb),タンタル(Ta)およびタングステンか
らなる群のうちの少なくとも1種と、酸素とからなる層
状結晶構造酸化物や、鉛と、ジルコニウム(Zr)およ
びチタンのうちの少なくとも1種と、酸素とからなる酸
化物が優れた特性を有するので好ましい。
【0024】特に、この層状結晶構造酸化物では、ビス
マスと、第1の元素としてのストロンチウム,カルシウ
ムおよびバリウムからなる群のうちの少なくとも1種
と、第2の元素としてのチタン,タンタルおよびニオブ
からなる群のうち少なくとも1種と、酸素とからなり、
組成式がBix (Sr,Ca,Ba)y (Ti,Ta,
Nb)2 9 ±d (但し、1.70≦x≦2.50,
0.60≦y≦1.20,0≦d≦1.00)で表され
るものが好ましい。この層状結晶構造酸化物の結晶構造
は、化学量論的な組成において説明すると、[Bi2
2 2+に該当する層と、[(Sr,Ca,Ba)1 (T
i,Ta,Nb)2 7 2-に該当する層とが交互に積
層されたものとなっている。
【0025】高誘電体としては、IIa族元素のマグネ
シウム(Mg),カルシウム,ストロンチウムおよびバ
リウムと、IVa族元素のチタンおよびジルコニウム
と、Va族元素のニオブおよびタンタルと、IVb族元
素の鉛および錫(Sn)と、Vb族元素のビスマスとか
らなる群より選ばれた2以上の元素と、酸素とからなる
酸化物が優れた特性を有するので好ましい。特に、この
酸化物では、IIa族元素のマグネシウム,カルシウ
ム,ストロンチウムおよびバリウムとIVb族元素の鉛
とからなる群より選ばれた少なくとも1種の第1の元素
Aと、IVa族元素のチタンおよびジルコニウムとIV
b族元素の錫とからなる群より選ばれた少なくとも1種
の第2の元素Bと、酸素とからなり、組成式がABO3
により表されるものが好ましい。この酸化物の基本的な
結晶構造はペロブスカイト構造である。最も好ましいの
は、第1の元素Aとしてのストロンチウムおよびバリウ
ムのうちの少なくとも1種と、第2の元素Bとしてのチ
タンと、酸素とからなる酸化物である。
【0026】上部電極15は、例えば、白金,イリジウ
ム,ルテニウム,ロジウム(Rh)あるいはパラジウム
(Pd)のいずれか1種、あるいはこれらの2種以上を
含む合金、またはこれらの少なくとも1種と酸素とを含
む酸化物により構成されている。
【0027】なお、このキャパシタ10は、図1に示し
たように、下部電極13,誘電体膜14および上部電極
15がそれぞれ平板状とされてもよいが、図2に示した
ように、下部電極13が突形状とされ、誘電体膜14お
よび上部電極15がそれを覆うようにそれぞれ湾曲形状
とされてもよい。このように構成すれば、キャパシタ1
0全体の大きさを大きくすることなく、誘電体膜14の
面積を広くすることができるので、キャパシタ10の小
型化を図ることができ好ましい。なお、この場合、下部
電極13は、突形状の第1の層13aが湾曲形状の第2
の層13bにより覆われるように構成されることが好ま
しい。これにより、下部電極13は誘電体膜14と第2
の層13bにより接触し、誘電体膜14において良好な
結晶を成長させることができるからである。
【0028】このような構成を有するキャパシタ10は
次のように作用する。
【0029】このキャパシタ10では、上部電極15と
下部電極13との間に電圧が印加されると、誘電体膜1
4において分極が起こりあるいは電荷が蓄積される。こ
こでは、誘電体膜14が下部電極13の第2の層13b
の表面に形成されているので、誘電体膜14は高い結晶
性を有しており、キャパシタ10は優れた特性を示す。
【0030】このようなキャパシタ10は、次のように
して製造することができる。
【0031】まず、例えばシリコンよりなる基板11を
用意し、その一面側に適宜な接合層12を例えばスパッ
タリング法により形成したのち、その表面に第1の層1
3aと第2の層13bを順次形成し、下部電極13を形
成する(下部電極形成工程)。この下部電極13の形成
では、例えば、第1の層13aおよび第2の層13bを
共にスパッタリング法によりそれぞれ形成してもよい
(第1の層形成工程,第2の層形成工程)。その際、第
1の層13aおよび第2の層13bをイリジウム,白金
およびルテニウムからなる群のうちの少なくとも1種と
酸素とにより構成する場合(すなわちそれらが酸素を含
有する場合)には、例えば、アルゴン(Ar)ガスなど
の不活性ガスと酸素ガスとを用いて反応性スパッタリン
グを行う。また、第2の層13bをイリジウム,白金お
よびルテニウムからなる群のうちの少なくとも1種によ
り構成する場合(すなわち第2の層13bが酸素を含有
しない場合)には、例えば、アルゴンガスなどの不活性
ガスを用いてスパッタリングを行う。
【0032】また、この下部電極13を形成する際に
は、例えば、第1の層13aを反応性スパッタリング法
により形成したのち(第1の層形成工程)、それを例え
ば窒素雰囲気などの還元雰囲気中において300℃以上
800℃以下の範囲内において加熱することにより、第
1の層13aの表面に第2の層を形成するようにしても
よい(第2の層形成工程)。例えば、イリジウム,白金
およびルテニウムからなる群のうちの少なくとも1種と
酸素とよりなる第1の層13aを形成したのち、それを
還元雰囲気中において加熱することにより、第1の層1
3aの表面に、イリジウム,白金およびルテニウムから
なる群のうちの少なくとも1種よりなる第2の層13
b、あるいは第1の層13aよりも酸素の含有量が少な
い第2の層13bを形成する。更に、この下部電極13
を形成する際には、例えば、第1の層13aおよび第2
の層13bを共にCVD(Chemical Vapor Deposition:
化学的気相成長 )法により形成するようにしてもよい。
【0033】このように、この方法によれば、還元雰囲
気中で加熱するだけで第2の層13bを簡単に形成する
ことができるので好ましい。また、酸素の含有量が多い
第1の層13aは酸素を含まないあるいは酸素の含有量
が少ない第2の層13bに比べてエッチングが容易であ
るので、この方法によれば、エッチングにより第1の層
13aを下部電極13の形状に形成してから還元により
第2の層13bを形成するようにすることもでき、下部
電極13の加工も容易となって好ましい。
【0034】次いで、この下部電極13の表面(すなわ
ち第2の層13bの表面)に、例えばMOCVD(Meta
l Organic Chemical Vapor Deposition )法やレーザー
アブレーション法やゾル・ゲル法やMOD(Metal Orga
nic Decomposition )法やスパッタリング法により、先
に説明した層状結晶構造酸化物や酸化物よりなる誘電体
膜14を形成する(誘電体膜形成工程)。その際、ここ
では、第2の層13bの表面に誘電体膜14を形成する
ので、加熱の際に第2の層13bと誘電体膜14との界
面において構成元素が若干拡散し、誘電体膜14におけ
る結晶の成長が助けられ、良好な結晶が成長する。
【0035】続いて、この誘電体膜14の表面に、適宜
な上部電極15をスパッタリング法により形成する(上
部電極形成工程)。なお、上部電極15を形成したの
ち、必要に応じて酸素雰囲気中において加熱することに
より、誘電体膜14の結晶性を向上させるようにしても
よい。そののち、例えば、イオンミリングにより適宜に
エッチングすることにより、図1に示したキャパシタ1
0が形成される。
【0036】なお、図2に示したようなキャパシタ10
を形成する場合には、まず、先の説明と同様にして、基
板11の一面側に接合層12を形成したのち、その表面
に第1の層13aを形成する。次いで、例えば、イオン
ミリングにより第1の層13aおよび接合層12を選択
的にエッチングし所定の形状とする。続いて、先の説明
と同様にして、その表面に第2の層13bを形成する。
ここでは、第2の層13bを還元雰囲気中における加熱
により形成するようにすれば、第2の層13bをエッチ
ングにより加工する工程を除去することができるので、
好ましい。第2の層13bを形成したのち、先の説明と
同様にして、その表面に誘電体膜14を形成する。ここ
では、MOCVD法やレーザーアブレーション法などの
化学的気相成長法により形成することが好ましい。凹凸
を有する面の上であっても均一な膜を形成することがで
きるので、誘電体膜14の膜厚を均一とすることができ
るからである。そののち、先の説明と同様にして、上部
電極15を形成し、適宜にエッチングを行うことによ
り、図2に示したキャパシタ10が形成される。
【0037】このように本実施の形態に係る下部電極1
3およびキャパシタ10によれば、第1の層13aと第
2の層13bとを備えているので、下部電極13と誘電
体膜14との間において構成元素の拡散による劣化層の
生成を防止できると共に、その界面において構成元素が
若干拡散することにより誘電体膜14における結晶の成
長を補助し、優れた結晶を成長させることができる。よ
って、キャパシタ10の特性を向上させることができ
る。
【0038】本実施の形態に係る下部電極13の製造方
法およびキャパシタ10の製造方法によれば、スパッタ
リング法などにより第1の層13aおよび第2の層13
bをそれぞれ形成するようにしたので、本実施の形態に
係る下部電極13およびキャパシタ10を容易に形成す
ることができる。
【0039】また、第1の層13aを形成したのち還元
雰囲気中において加熱して第2の層13bを形成するよ
うにすれば、更に簡単に第2の層13bを形成すること
ができると共に、下部電極13のエッチングを容易とす
ることもできる。
【0040】更に、本実施の形態に係るキャパシタ10
の製造方法によれば、下部電極13の第2の層13bの
表面に誘電体膜14を形成するようにしたので、加熱の
際に第2の層13bと誘電体膜14との界面において構
成元素を若干拡散させることにより結晶の成長を助ける
ことができ、誘電体膜14の結晶性を向上させることが
できる。
【0041】加えて、化学的気相成長法により誘電体膜
14を形成するようにすれば、湾曲形状の誘電体膜14
であっても均一の膜厚で形成することができる。よっ
て、キャパシタ10を小型化することができる。
【0042】なお、このキャパシタ10は、例えば、メ
モリの一部として次のようにして用いられる。
【0043】図3はキャパシタを用いたメモリの具体的
な構造の一例を表したものである。このメモリは、本実
施の形態に係るキャパシタ10と、スイッチング用のト
ランジスタ20とから構成されている。トランジスタ2
0は、例えばp型シリコンよりなる基板11の表面に間
隔を開けて形成されたn+ 層よりなるソース領域21と
+ 層よりなるドレイン領域22とを有している。ソー
ス領域21とドレイン領域22との間の基板11の表面
には、間隔を開けて形成されたn- 層よりなるLDD領
域23,24がソース領域21およびドレイン領域22
にそれぞれ隣接されて形成されている。ソース領域21
とドレイン領域22との間の基板11の表面上には、ゲ
ート絶縁膜25を介してワード線としてのゲート電極2
6が形成されている。ゲート電極26の側面部には絶縁
材料よりなるゲート側壁27が形成されている。なお、
トランジスタ20の周りには、基板11の表面に素子分
離用のフィールド酸化膜31が形成されている。
【0044】トランジスタ20の上には、層間絶縁膜3
2を介してキャパシタ10が形成されている。すなわ
ち、層間絶縁膜32を介して接合層12,下部電極1
3,誘電体膜14および上部電極15が順次積層されて
いる。トランジスタ20のソース領域21とキャパシタ
10の下部電極13(具体的には第1の層13a)と
は、接合層12および層間絶縁膜32に設けられたコン
タクトホール32aを介して電気的に接続されている。
コンタクトホール32aには、多結晶シリコンやタング
ステンなどよりなるプラグ層33が埋め込まれている。
なお、キャパシタ10の上には、絶縁膜34が形成され
ている。
【0045】なお、このメモリは、図3では本実施の形
態に係るキャパシタ10として図1に示した誘電体膜1
4が平板状のものを有しているが、図4に示したよう
に、図2に示した誘電体膜14が湾曲形状のものを有し
ていてもよい。
【0046】このような構成を有するメモリでは、トラ
ンジスタ20のゲート電極26に電圧が加えられると、
トランジスタ20のスイッチが“オン”となり、ソース
領域21とドレイン領域22との間に電流が流れる。こ
れにより、プラグ層33を介してキャパシタ10に電流
が流れ、上部電極15と下部電極13との間に電圧が加
えられる。キャパシタ10では、電圧が印加されると誘
電体膜14において分極がおこりあるいは電荷を蓄積す
る。これにより“1”または“0”のデータの記憶ある
いは読み出しが行われる。ここでは、キャパシタ10に
おいて誘電体膜14が下部電極13の第2の層13bの
表面に形成されているので、誘電体膜14は高い結晶性
を有しており、キャパシタ10は優れた特性を示す。よ
って、メモリも高い性能を有している。
【0047】なお、このメモリは、次のようにして製造
することができる。まず、適宜な基板11の表面に適宜
な方法によりトランジスタ20を形成したのち、その上
に、CVD法などにより層間絶縁膜32を形成する。次
いで、この層間絶縁膜32を選択的にエッチングしてコ
ンタクトホール32aを形成し、トランジスタ20のソ
ース領域21を露出させる。続いて、このコンタクトホ
ール32aにプラグ層33を埋め込み、プラグ層33を
ソース領域21に接続させる。そののち、プラグ層33
の上に、接合層12,下部電極13,誘電体膜14およ
び上部電極を上述したようにして形成し、下部電極13
の第1の層13aを接合層12を介してプラグ層33に
接続させる。このようにしてキャパシタ10を形成した
のち、その上に、CVD法などにより絶縁膜34を形成
する。これにより、図3または図4に示したメモリが形
成される。
【0048】このようにこのメモリによれば、本実施の
形態に係る下部電極13およびキャパシタ10を備える
ようにしたので、本実施の形態に係る下部電極13およ
びキャパシタ10と同様の効果を有すると共に、キャパ
シタ10の第1の層13aをトランジスタ20のソース
領域21とをプラグ層33を介して接続するようにした
ので、プラグ層33と下部電極13との間における構成
元素の拡散も防止でき、良好な電気的接続を確保するこ
とができる。
【0049】また、このメモリの製造方法によれば、本
実施の形態に係る下部電極13の製造方法およびキャパ
シタ10の製造方法を含んでいるので、それらと同様の
効果を有すると共に、プラグ層33の上に第1の層13
aを接続させてキャパシタ10を形成するようにしたの
で、製造工程中の加熱により下部電極13とプラグ層3
3との間において構成元素の拡散が生ずることも防止で
き、このメモリを実現することができる。
【0050】
【実施例】更に、本発明の具体的な実施例について図面
を参照して詳細に説明する。
【0051】(第1の実施例)本実施例では図1を参照
して説明する。まず、シリコンよりなる基板11を用意
し、その上に膜厚30nmのTi(チタン)よりなる接
合層12をスパッタリング法により形成した。続いて、
この接合層12上に酸素ガスを用いた反応性スパッタリ
ング法により、酸素を原子%で15%含む酸化白金より
なる第1の層13aを100nmの膜厚で形成した。次
いで、その上に、スパッタリング法により白金よりなる
第2の層13bを20nmの膜厚で形成した。
【0052】続いて、第2の層13bの上に、ビスマス
とストロンチウムとタンタルと酸素とからなり化学量論
組成よりもビスマスを過剰に含む層状結晶構造酸化物に
より膜厚が100nmの誘電体膜14を形成した。この
誘電体膜14の形成にはMOCVD法を用いた。
【0053】図5は本実施例において用いたMOCVD
装置の概略構成を表すものである。このMOCVD装置
は、液状の有機金属前駆体(有機金属原料)を気体とし
て供給する液体原料供給装置40と、この液体原料供給
装置40により気化された有機金属前駆体を酸素ガス
(O2 )と混合するガス混合部50と、このガス混合部
50により混合されたガスを反応させて熱分解し、基板
11上に薄膜を形成する反応室60とを備えている。
【0054】液体原料供給装置40は、形成する薄膜の
原料である複数の有機金属前駆体を液体の状態でそれぞ
れ収容する複数の容器41を有している。各容器41
は、各開閉弁42を介して、液体混合バルブ43にそれ
ぞれ接続されており、各有機金属前駆体を所定の比率で
混合するようになっている。この液体混合バルブ43に
は、また、液体ポンプ44を介して気化室45が接続さ
れている。
【0055】ガス混合部50は、気化室45からキャリ
アガス(ここではアルゴン(Ar)ガス)と共に供給さ
れた有機金属前駆体を酸素ガスと混合して反応室60内
に供給するようになっている。反応室60には、ガス混
合部50に接続されたシャワーノズル61と、このシャ
ワーノズル61に対向するように載置台62が設けられ
ている。載置台62には図示しないヒータが設けられて
おり、基板11を所定の温度に加熱できるようになって
いる。反応室60には、また、反応室60内を真空排気
するためのポンプ63が配設されている。
【0056】なお、ビスマスの原料としてはトリフェニ
ルビスマス(Bi(C6 5 3 )を、ストロンチウム
の原料としてはジ−2,2,6,6−テトラメチル−
3,5−ヘプタンジオンストロンチウム(Sr(C11
192 2 )にテトラグリム(CH3 OCH2 CH2
CH3 )が付加した化合物を、タンタルの原料として
は、テトラ−イソプロポキシ−2,2,6,6−テトラ
メチル−3,5−ヘプタンジオンタンタル(Ta(O−
iC3 7 4 (C11192 ))をそれぞれ用いた。
【0057】ここでは、このようなMOCVD装置およ
び原料を用い、まず、各開閉弁42を適宜開閉して各有
機金属前駆体を液体混合バルブ43において所定の比率
で混合し、それを気化室45で気化させ、キャリアガス
を含めたガス流量を1000SCCMとしてガス混合部
50に供給した。次いで、ガス混合部50においてこの
原料ガスを1000SCCMの酸素ガスと混合し、反応
室60に供給して、第2の層13bの表面にビスマスと
ストロンチウムとタンタルと酸素とからなるアモルファ
ス層を形成した。その際、基板11を400℃以上65
0℃以下の範囲内において加熱した。そののち、酸素雰
囲気中において750℃で60分間加熱してアモルファ
ス層の結晶化を行い、誘電体膜14を形成した。
【0058】このようにして誘電体膜14を形成したの
ち、その上に、酸素ガスを用いた反応性スパッタリング
法により、酸素を原子%で15%含む酸化白金よりなる
上部電極15を100nmの膜厚で形成した。上部電極
15を形成したのち、酸素雰囲気中において750℃で
30分間加熱して誘電体膜14の結晶性を向上させた。
そののち、上部電極15,誘電体膜14および下部電極
13をイオンミリングにより選択的にエッチングし、キ
ャパシタ10を形成した。
【0059】なお、このキャパシタ10の上に酸化ケイ
素(SiO2 )よりなる絶縁膜を300nmの膜厚で形
成したのち、この絶縁層にコンタクトホールをエッチン
グにより形成し、酸素雰囲気中において600℃で30
分間加熱した。そののち、引き出し電極を形成して、キ
ャパシタ10の強誘電特性(誘電分極値2Prと250
kV/cmの電界を印加した場合のリーク電流)を測定
した。その結果、誘電分極値2Prは18.0μC/c
2 であり、リーク電流は1×10-8A/cm2 であっ
た。ちなみに、第2の層13bを形成しない従来のキャ
パシタでは、誘電体膜14の膜厚を100nm程度とす
ると結晶性が悪いためにリーク電流が大きく、ヒステリ
シスを測定することができなかった。すなわち、本実施
例によれば、誘電体膜14の膜厚を薄くしても十分な特
性が得られ、誘電体膜14は優れた結晶性を有している
ことが分かった。
【0060】(第2の実施例)本実施例においても図1
を参照して説明する。まず、シリコンよりなる基板11
を用意し、その上に、珪化チタン(TiSi)の膜,窒
化チタンの膜およびチタンの膜をスパッタリング法によ
り順次蒸着し、接合層12を形成した。次いで、その上
に、酸素ガスを用いた反応性スパッタリング法により、
酸素を原子%で20%含む酸化イリジウムよりなる第1
の層13aを100nmの膜厚で形成した。続いて、そ
の上に、スパッタリング法により白金よりなる第2の層
13bを20nmの膜厚で形成した。
【0061】第2の層13bを形成したのち、その上
に、第1の実施例と同様の層状結晶構造酸化物よりなる
誘電体膜14を100nmの膜厚で形成した。ここで
は、第1の実施例と同様にしてMOCVD法によりアモ
ルファス層を形成したのち、酸素雰囲気中において75
0℃で30秒間加熱してRTA(Rapid Thermal Anneal
ing)処理を施し、更に酸素雰囲気中において750℃で
30分間加熱してアモルファス層を結晶化させた。
【0062】このようにして誘電体膜14を形成したの
ち、その上に、酸素ガスを用いた反応性スパッタリング
法により、酸素を原子%で20%含む酸化イリジウムよ
りなる上部電極15を100nmの膜厚で形成した。上
部電極15を形成したのち、酸素雰囲気中において75
0℃で30分間加熱して誘電体膜14の結晶性を向上さ
せた。そののち、上部電極15,誘電体膜14および下
部電極13をイオンミリングにより選択的にエッチング
し、キャパシタ10を形成した。
【0063】なお、このキャパシタ10の上に酸化タン
タルよりなる絶縁膜を50nmの膜厚で形成したのち、
この絶縁膜にコンタクトホールをエッチングにより形成
し、酸素雰囲気中において600℃で30分間加熱し
た。そののち、引き出し電極を形成して、キャパシタ1
0の強誘電特性(誘電分極値2Prと250kV/cm
の電界を印加した場合のリーク電流)を測定した。その
結果、誘電分極値2Prは18.0μC/cm2 、リー
ク電流は1×10-8A/cm2 と第1の実施例と同様の
結果が得られた。すなわち、本実施例によっても十分な
特性が得られ、誘電体膜14は優れた結晶性を有してい
ることが分かった。
【0064】(第3の実施例)本実施例では図2を参照
して説明する。まず、シリコンよりなる基板11を用意
し、その上に、珪化チタンの膜および窒化チタンの膜を
スパッタリング法により順次蒸着し、接合層12を形成
した。次いで、その上に、酸素ガスを用いた反応性スパ
ッタリング法により、酸素を原子%で30%含む酸化イ
リジウムよりなる第1の層13aを100nmの膜厚で
形成した。続いて、これら第1の層13aおよび接合層
12をイオンミリングによりそれぞれエッチングし、突
形状に加工した。そののち、その表面に、スパッタリン
グ法によりイリジウムと白金との合金よりなる第2の層
13bを10nmの膜厚で形成した。
【0065】第2の層13bを形成したのち、その上
に、第1の実施例と同様の層状結晶構造酸化物よりなる
誘電体膜14を100nmの膜厚で形成した。ここで
は、第1の実施例と同様にしてMOCVD法によりアモ
ルファス層を形成したのち、酸素雰囲気中において75
0℃で30秒間加熱してRTA処理を施し、更に酸素雰
囲気中において750℃で1時間加熱してアモルファス
層を結晶化させた。
【0066】このようにして誘電体膜14を形成したの
ち、その上に、酸素ガスを用いた反応性スパッタリング
法により、白金を原子%で40%含み、イリジウムを原
子%で40%含み、酸素を原子%で20%含む酸化物よ
りなる上部電極15を100nmの膜厚で形成した。上
部電極15を形成したのち、酸素雰囲気中において75
0℃で30分間加熱して誘電体膜14の結晶性を向上さ
せた。そののち、上部電極15および誘電体膜14をイ
オンミリングにより選択的にエッチングし、キャパシタ
10を形成した。
【0067】なお、このキャパシタ10の上に二酸化ケ
イ素(SiO2 )よりなる絶縁膜を300nmの膜厚で
形成したのち、この絶縁膜にコンタクトホールをエッチ
ングにより形成し、酸素雰囲気中において600℃で3
0分間加熱した。そののち、引き出し電極を形成して、
キャパシタ10の強誘電特性(誘電分極値2Prと25
0kV/cmの電界を印加した場合のリーク電流)を測
定した。その結果、誘電分極値2Prは18.0μC/
cm2 、リーク電流は1×10-8A/cm2 と第1の実
施例と同様の結果が得られた。すなわち、本実施例によ
っても十分な特性が得られ、誘電体膜14は優れた結晶
性を有していることが分かった。
【0068】(第4の実施例)本実施例では図1を参照
して説明する。まず、シリコンよりなる基板11を用意
し、その上に、珪化チタンの膜,窒化チタンの膜および
チタンの膜をスパッタリング法により順次蒸着し、接合
層12を形成した。次いで、その上に、酸素ガスを用い
た反応性スパッタリング法により、酸素を原子%で20
%含む酸化イリジウムよりなる第1の層13aを100
nmの膜厚で形成した。続いて、その上に、スパッタリ
ング法によりイリジウムよりなる第2の層13bを10
nmの膜厚で形成した。
【0069】第2の層13bを形成したのち、その上
に、鉛と亜鉛とチタンと酸素とからなり化学量論組成よ
りも鉛を過剰に含む酸化物により膜厚が80nmの誘電
体膜14を形成した。この誘電体膜14の形成は第1の
実施例と同様にしてMOCVD法により行った。なお、
鉛の原料としてはジ−2,2,6,6−テトラメチル−
3,5−ヘプタンジオン鉛(Pb(C11192 2
を、亜鉛の原料としてはジ−2,2,6,6−テトラメ
チル−3,5−ヘプタンジオン亜鉛(Zn(C1119
2 2 )を、チタンの原料としてはジ−イソプロポキシ
−ジ−2,2,6,6−テトラメチル−3,5−ヘプタ
ンジオンチタン(Ti(O−iC3 7 2 (C1119
2 2 )をそれぞれ用いた。これによりアモルファス
層を形成したのち、酸素雰囲気中において650℃で1
0分間加熱してアモルファス層を結晶化させた。
【0070】このようにして誘電体膜14を形成したの
ち、その上に、酸素ガスを用いた反応性スパッタリング
法により、酸素を原子%で20%含む酸化イリジウムよ
りなる上部電極15を100nmの膜厚で形成した。上
部電極15を形成したのち、酸素雰囲気中において65
0℃で10分間加熱して誘電体膜14の結晶性を向上さ
せた。そののち、上部電極15,誘電体膜14および下
部電極13をイオンミリングにより選択的にエッチング
し、キャパシタ10を形成した。
【0071】なお、このキャパシタ10の上に酸化チタ
ン(TiO2 )よりなる絶縁膜を10nmの膜厚、その
上に二酸化ケイ素(SiO2 )よりなる絶縁膜を300
nmの膜厚でそれぞれ形成したのち、この絶縁膜にコン
タクトホールをエッチングにより形成し、酸素雰囲気中
において500℃で30分間加熱した。そののち、引き
出し電極を形成して、キャパシタ10の強誘電特性(誘
電分極値2Prと250kV/cmの電界を印加した場
合のリーク電流)を測定した。その結果、誘電分極値2
Prは18.0μC/cm2 、リーク電流は1×10-7
A/cm2 と良好な結果が得られた。すなわち、本実施
例によっても十分な特性が得られ、誘電体膜14は優れ
た結晶性を有していることが分かった。
【0072】(第5の実施例)本実施例においても図1
を参照して説明する。まず、シリコンよりなる基板11
を用意し、その上に、珪化チタンの膜および窒化チタン
の膜をスパッタリング法により順次蒸着し、接合層12
を形成した。次いで、その上に、酸素ガスを用いた反応
性スパッタリング法により、酸素を原子%で20%含む
酸化イリジウムよりなる第1の層13aを50nmの膜
厚で形成した。続いて、その上に、スパッタリング法に
よりルテニウムよりなる第2の層13bを5nmの膜厚
で形成した。
【0073】第2の層13bを形成したのち、その上
に、バリウムとストロンチウムとチタンと酸素とからな
る酸化物により膜厚が80nmの誘電体膜14を形成し
た。この誘電体膜14の形成は第1の実施例と同様にし
てMOCVD法により行った。なお、バリウムの原料と
してはジ−2,2,6,6−テトラメチル−3,5−ヘ
プタンジオンバリウム(Ba(C11192 2 )を、
ストロンチウムの原料としてはジ−2,2,6,6−テ
トラメチル−3,5−ヘプタンジオンストロンチウム
(Sr(C11192 2 )を、チタンの原料としては
ジ−イソプロポキシ−ジ−2,2,6,6−テトラメチ
ル−3,5−ヘプタンジオンチタン(Ti(O−iC3
7 2 (C11192 2 )をそれぞれ用いた。ま
た、基板11の加熱温度は400℃以上700℃以下の
範囲内とした。これによりアモルファス層を形成したの
ち、酸素雰囲気中において650℃で30分間加熱して
アモルファス層を結晶化させた。
【0074】このようにして誘電体膜14を形成したの
ち、その上に、スパッタリング法により、ルテニウムよ
りなる上部電極15を100nmの膜厚で形成した。上
部電極15を形成したのち、窒素雰囲気中において60
0℃で30分間加熱した。そののち、上部電極15,誘
電体膜14および下部電極13をイオンミリングにより
選択的にエッチングし、キャパシタ10を形成した。
【0075】このキャパシタ10の上に二酸化ケイ素
(SiO2 )よりなる絶縁膜を300nmの膜厚で形成
したのち、この絶縁膜にコンタクトホールをエッチング
により形成し、窒素雰囲気中において600℃で30分
間加熱したのち、引き出し電極を形成して、キャパシタ
10の特性(電流−電圧特性と250kV/cmの電界
を印加した場合のリーク電流)を測定した。その結果、
良好な電流−電圧特性が得られ、リーク電流も2×10
-8A/cm2 と良好な結果が得られた。すなわち、本実
施例によっても十分な特性が得られ、誘電体膜14は優
れた結晶性を有していることが分かった。
【0076】(第6の実施例)本実施例では図2を参照
して説明する。まず、シリコンよりなる基板11を用意
し、その上に、珪化チタンの膜および窒化チタンの膜を
スパッタリング法により順次蒸着し、接合層12を形成
した。次いで、その上に、酸素ガスを用いた反応性スパ
ッタリング法により、酸化イリジウム(IrO2 )より
なる第1の層13aを200nmの膜厚で形成した。続
いて、これら第1の層13aおよび接合層12をイオン
ミリングによりそれぞれエッチングし、突形状に加工し
た。そののち、窒素雰囲気中において700℃で30分
間加熱し、第1の層13aの表面を10nmの厚さでイ
リジウムよりなる第2の層13bとした。
【0077】第2の層13bを形成したのち、その上
に、ビスマスとストロンチウムとタンタルとニオブと酸
素とからなり化学量論組成よりもビスマスを過剰に含む
層状結晶構造酸化物により膜厚が100nmの誘電体膜
14を形成した。この誘電体膜14の形成は第1の実施
例と同様にしてMOCVD法により行った。なお、ニオ
ブの原料としてはテトラ−イソプロポキシ−2,2,
6,6−テトラメチル−3,5−ヘプタンジオンニオブ
(Nb(O−iC3 7 4 (C11192 ))を用い
た。これによりアモルファス層を形成したのち、酸素雰
囲気中において750℃で30秒間加熱してRTA処理
を施し、更に酸素雰囲気中において750℃で1時間加
熱してアモルファス層を結晶化させた。
【0078】このようにして誘電体膜14を形成したの
ち、その上に、酸素ガスを用いた反応性スパッタリング
法により、白金を原子%で40%含み、イリジウムを原
子%で40%含み、酸素を原子%で20%含む酸化物よ
りなる上部電極15を100nmの膜厚で形成した。上
部電極15を形成したのち、酸素雰囲気中において70
0℃で30分間加熱して誘電体膜14の結晶性を向上さ
せた。そののち、上部電極15および誘電体膜14をイ
オンミリングにより選択的にエッチングし、キャパシタ
10を形成した。
【0079】なお、このキャパシタ10の上に酸化タン
タルよりなる絶縁膜を50nmの膜厚で形成したのち、
この絶縁膜にコンタクトホールをエッチングにより形成
し、酸素雰囲気中において600℃で30分間加熱し
た。そののち、引き出し電極を形成して、キャパシタ1
0の強誘電特性(誘電分極値2Prと250kV/cm
の電界を印加した場合のリーク電流)を測定した。その
結果、誘電分極値2Prは20.0μC/cm2 、リー
ク電流は3×10-8A/cm2 と良好な結果が得られ
た。すなわち、本実施例によっても十分な特性が得ら
れ、誘電体膜14は優れた結晶性を有していることが分
かった。
【0080】(第7の実施例)本実施例においても図2
を参照して説明する。まず、シリコンよりなる基板11
を用意し、その上に、珪化チタンの膜および窒化チタン
の膜をスパッタリング法により順次蒸着し、接合層12
を形成した。次いで、その上に、酸素ガスを用いた反応
性スパッタリング法により、酸化イリジウム(Ir
2 )よりなる第1の層13aを100nmの膜厚で形
成した。続いて、これら第1の層13aおよび接合層1
2をイオンミリングによりそれぞれエッチングし、突形
状に加工した。そののち、その表面に、酸素ガスを用い
た反応性スパッタリング法により、酸素を原子%で5%
含む酸化白金よりなる第2の層13bを20nmの膜厚
で形成した。
【0081】第2の層13bを形成したのち、その上
に、第6の実施例と同様の層状結晶構造酸化物よりなる
誘電体膜14を100nmの膜厚で形成した。ここで
は、第1の実施例と同様にしてMOCVD法によりアモ
ルファス層を形成したのち、酸素雰囲気中において70
0℃で30秒間加熱してRTA処理を施し、更に酸素雰
囲気中において700℃で1時間加熱してアモルファス
層を結晶化させた。
【0082】このようにして誘電体膜14を形成したの
ち、その上に、酸素ガスを用いた反応性スパッタリング
法により、酸素を原子%で5%含む酸化白金よりなる上
部電極15を100nmの膜厚で形成した。上部電極1
5を形成したのち、酸素雰囲気中において700℃で3
0分間加熱して誘電体膜14の結晶性を向上させた。そ
ののち、上部電極15および誘電体膜14をイオンミリ
ングにより選択的にエッチングし、キャパシタ10を形
成した。
【0083】なお、このキャパシタ10の上に二酸化ケ
イ素よりなる絶縁膜を100nmの膜厚で形成したの
ち、この絶縁膜にコンタクトホールをエッチングにより
形成し、酸素雰囲気中において600℃で30分間加熱
した。そののち、引き出し電極を形成して、キャパシタ
10の強誘電特性(誘電分極値2Prと250kV/c
mの電界を印加した場合のリーク電流)を測定した。そ
の結果、誘電分極値2Prは20.0μC/cm2 、リ
ーク電流は3×10-8A/cm2 と良好な結果が得られ
た。すなわち、本実施例によっても十分な特性が得ら
れ、誘電体膜14は優れた結晶性を有していることが分
かった。
【0084】(第8の実施例)本実施例においても図2
を参照して説明する。まず、シリコンよりなる基板11
を用意し、その上に、珪化チタンの膜および窒化チタン
の膜をスパッタリング法により順次蒸着し、接合層12
を形成した。次いで、その上に、酸素ガスを用いた反応
性スパッタリング法により、酸化ルテニウム(Ru
2 )よりなる第1の層13aを100nmの膜厚で形
成した。続いて、これら第1の層13aおよび接合層1
2をイオンミリングによりそれぞれエッチングし、突形
状に加工した。そののち、その表面に、酸素ガスを用い
た反応性スパッタリング法により、酸素を原子%で5%
含む酸化白金よりなる第2の層13bを20nmの膜厚
で形成した。
【0085】第2の層13bを形成したのち、その上
に、第6の実施例と同様の層状結晶構造酸化物よりなる
誘電体膜14を100nmの膜厚で形成した。ここで
は、第1の実施例と同様にしてMOCVD法によりアモ
ルファス層を形成したのち、酸素雰囲気中において70
0℃で30秒間加熱してRTA処理を施し、更に酸素雰
囲気中において700℃で1時間加熱してアモルファス
層を結晶化させた。
【0086】このようにして誘電体膜14を形成したの
ち、その上に、酸素ガスを用いた反応性スパッタリング
法により、酸素を原子%で5%含む酸化白金よりなる上
部電極15を100nmの膜厚で形成した。上部電極1
5を形成したのち、酸素雰囲気中において600℃で3
0分間加熱して誘電体膜14の結晶性を向上させた。そ
ののち、上部電極15および誘電体膜14をイオンミリ
ングにより選択的にエッチングし、キャパシタ10を形
成した。
【0087】なお、このキャパシタ10の上に二酸化ケ
イ素よりなる絶縁膜を100nmの膜厚で形成したの
ち、この絶縁膜にコンタクトホールをエッチングにより
形成し、酸素雰囲気中において600℃で30分間加熱
した。そののち、引き出し電極を形成して、キャパシタ
10の強誘電特性(誘電分極値2Prと250kV/c
mの電界を印加した場合のリーク電流)を測定した。そ
の結果、誘電分極値2Prは20.0μC/cm2 、リ
ーク電流は3×10-8A/cm2 と良好な結果が得られ
た。すなわち、本実施例によっても十分な特性が得ら
れ、誘電体膜14は優れた結晶性を有していることが分
かった。
【0088】なお、以上の各実施例では、具体的な例を
いくつか挙げて説明したが、本発明のキャパシタ10で
あれば上記実施例と同様の結果を得ることができる。す
なわち、第1の層13aをイリジウム,白金およびルテ
ニウムからなる群のうちの少なくとも1種と酸素とによ
り構成しかつ酸素の含有量が原子%で10%以上となる
ようにすると共に、第2の層13bをイリジウム,白金
およびルテニウムからなる群のうちの少なくとも1種、
あるいはその1種と酸素とにより構成しかつ酸素の含有
量が原子%で10%よりも少なくなるようにし、第2の
層13bの膜厚を3nm以上100nm以下とすれば、
誘電体膜14の結晶性を高めることができ、誘電体膜1
4の厚さを薄くしても良好な特性を得ることができる。
【0089】以上、実施の形態および各実施例を挙げて
本発明を説明したが、本発明はこれらの実施の形態およ
び各実施例に限定されるものではなく、種々変形可能で
ある。例えば、上記実施の形態および各実施例において
は、下部電極13が第1の層13aと第2の層13bと
を備える場合についてのみ説明したが、下部電極13に
代えて上部電極15が第1の層と第2の層とを備えるよ
うにしてもよく、下部電極13に加えて上部電極15も
第1の層と第2の層とを備えるようにしてもよい。
【0090】また、上記実施の形態および各実施例にお
いては、被電極接続部が誘電体膜14である場合につい
てのみ説明したが、本発明の電極は、種々の被電極接続
部に対して接続される場合に適用することができる。特
に、電極の表面に結晶を成長させて被電極接続部を形成
する場合において有効である。
【0091】更に、上記実施の形態においては、基板1
1に対して垂直方向にキャパシタ10とトランジスタ2
0とが形成されているメモリについて説明したが、本発
明は、基板に対して平行方向にキャパシタとトランジス
タとが並べて形成されているメモリについても適用する
ことができる。
【0092】加えて、上記実施の形態においては、キャ
パシタ10を1つのメモリに用いた場合について説明し
たが、本発明は、複数のメモリを集積したLSI(Larg
e Scale Integrated Circuit)メモリについても同様に
適用することができる。
【0093】
【発明の効果】以上説明したように本発明に係る電極に
よれば、被電極接続部との間における拡散の程度が異な
る第1の層と第2の層とを備えるようにしたので、電極
と被電極接続部との間において構成元素の拡散による劣
化層の生成を防止できると共に、その界面において構成
元素が拡散することにより例えば被電極接続部における
結晶の成長を補助することができるという効果を奏す
る。
【0094】また、本発明に係るキャパシタまたはメモ
リによれば、少なくとも一方の電極が、誘電体膜との間
における拡散の程度の異なる第1の層と第2の層とを備
えるようにしたので、電極と誘電体膜との間において構
成元素の拡散による劣化層の生成を防止できると共に、
その界面において構成元素が拡散することにより誘電体
膜における結晶の成長を補助し、誘電体膜の結晶性を向
上させることができる。よって、誘電体膜の厚さを薄く
しても優れた特性を得ることができるという効果を奏す
る。
【0095】更に、本発明に係る電極の製造方法によれ
ば、被電極接続部との間における拡散の程度が異なる第
1の層と第2の層とをそれぞれ形成するようにしたの
で、本発明の電極を容易に製造することができ、本発明
の電極を容易に実現することができるという効果を奏す
る。
【0096】また、本発明に係るキャパシタの製造方法
またはメモリの製造方法によれば、誘電体膜との間にお
ける拡散の程度が異なる第1の層と第2の層とを備えた
電極を形成し、その電極に接続させて誘電体膜を形成す
るようにしたので、加熱により電極と誘電体膜との間に
劣化層が生成されることを防止しつつ、それらの界面に
おいて構成元素を若干拡散させることにより結晶の成長
を助けることができ、誘電体膜の結晶性を向上させるこ
とができるという効果を奏する。
【図面の簡単な説明】
【図1】本発明の一実施の形態に係る電極を備えたキャ
パシタの構成を表す断面図である。
【図2】図1に示した電極およびキャパシタの変形例を
表す断面図である。
【図3】図1に示したキャパシタを用いたメモリの構成
を表す断面図である。
【図4】図2に示したキャパシタを用いたメモリの構成
を表す断面図である。
【図5】本発明の実施例において用いるMOCVD装置
を表す構成図である。
【符号の説明】
11…基板、12…接合層、13…下部電極、13a…
第1の層、13b…第2の層、14…誘電体膜、15…
上部電極、20…トランジスタ、21…ソース領域、2
2…ドレイン領域、23,24…LDD領域、25…ゲ
ート酸化膜、26…ゲート電極、27…ゲート側壁、3
1…フィールド酸化膜、32…層間絶縁膜、32a…コ
ンタクトホール、33…プラグ層、34…絶縁膜、40
…液体原料供給装置、41…容器、42…開閉弁、43
…液体混合バルブ、44…液体ポンプ、45…気化室、
50…ガス混合部、60…反応室、61…シャワーノズ
ル、62…載置台、63…ポンプ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 磯辺 千春 東京都品川区北品川6丁目7番35号 ソニ ー株式会社内

Claims (33)

    【特許請求の範囲】
  1. 【請求項1】 被電極接続部に対して接続される電極で
    あって、 被電極接続部との間において構成元素の拡散する程度が
    異なる第1の層と第2の層とを備えたことを特徴とする
    電極。
  2. 【請求項2】 前記第1の層は、被電極接続部との間に
    おいて構成元素の拡散する程度が前記第2の層よりも小
    さく、前記第2の層を介して被電極接続部と接続された
    ことを特徴とする請求項1記載の電極。
  3. 【請求項3】 前記第1の層はイリジウム(Ir),白
    金(Pt)およびルテニウム(Ru)からなる群のうち
    の少なくとも1種と酸素(O)とよりなりかつ酸素を原
    子%で10%以上含むと共に、前記第2の層はイリジウ
    ム,白金およびルテニウムからなる群のうちの少なくと
    も1種よりなることを特徴とする請求項1記載の電極。
  4. 【請求項4】 前記第1の層はイリジウム,白金および
    ルテニウムからなる群のうちの少なくとも1種と酸素と
    よりなりかつ酸素を原子%で10%以上含むと共に、前
    記第2の層はイリジウム,白金およびルテニウムからな
    る群のうちの少なくとも1種と酸素とよりなりかつ酸素
    を原子%で10%よりも少なく含むことを特徴とする請
    求項1記載の電極。
  5. 【請求項5】 前記第2の層は、厚さが3nm以上10
    0nm以下の範囲内であることを特徴とする請求項1記
    載の電極。
  6. 【請求項6】 前記第2の層は、厚さが5nm以上50
    nm以下の範囲内であることを特徴とする請求項1記載
    の電極。
  7. 【請求項7】 誘電体膜に一対の電極がそれぞれ接続さ
    れたキャパシタであって、 前記一対の電極のうちの少なくとも一方は、誘電体膜と
    の間において構成元素の拡散する程度が異なる第1の層
    と第2の層とを備えたことを特徴とするキャパシタ。
  8. 【請求項8】 前記第1の層は、誘電体膜との間におい
    て構成元素の拡散する程度が前記第2の層よりも小さ
    く、前記第2の層を介して誘電体膜と接続されたことを
    特徴とする請求項7記載のキャパシタ。
  9. 【請求項9】 前記第1の層はイリジウム,白金および
    ルテニウムからなる群のうちの少なくとも1種と酸素と
    よりなりかつ酸素を原子%で10%以上含むと共に、前
    記第2の層はイリジウム,白金およびルテニウムからな
    る群のうちの少なくとも1種よりなることを特徴とする
    請求項7記載のキャパシタ。
  10. 【請求項10】 前記第1の層はイリジウム,白金およ
    びルテニウムからなる群のうちの少なくとも1種と酸素
    とよりなりかつ酸素を原子%で10%以上含むと共に、
    前記第2の層はイリジウム,白金およびルテニウムから
    なる群のうちの少なくとも1種と酸素とよりなりかつ酸
    素を原子%で10%よりも少なく含むことを特徴とする
    請求項7記載のキャパシタ。
  11. 【請求項11】 前記第2の層は、厚さが3nm以上1
    00nm以下の範囲内であることを特徴とする請求項7
    記載のキャパシタ。
  12. 【請求項12】 前記第2の層は、厚さが5nm以上5
    0nm以下の範囲内であることを特徴とする請求項7記
    載のキャパシタ。
  13. 【請求項13】 前記誘電体膜は、ビスマス(Bi)
    と、第1の元素としてのカルシウム(Ca),バリウム
    (Ba),ストロンチウム(Sr),鉛(Pb)および
    ビスマスからなる群のうちの少なくとも1種と、第2の
    元素としての鉄(Fe),チタン(Ti),ニオブ(N
    b),タンタル(Ta)およびタングステン(W)から
    なる群のうちの少なくとも1種と、酸素とからなる層状
    結晶構造酸化物を含むことを特徴とする請求項7記載の
    キャパシタ。
  14. 【請求項14】 前記誘電体膜は、ビスマスと、第1の
    元素としてのストロンチウム,カルシウムおよびバリウ
    ムからなる群のうちの少なくとも1種と、第2の元素と
    してのチタン,タンタルおよびニオブからなる群のうち
    少なくとも1種と、酸素とからなる層状結晶構造酸化物
    を含むと共に、この層状結晶構造酸化物は組成式がBi
    x (Sr,Ca,Ba)y (Ti,Ta,Nb)2 9
    ±d (但し、1.70≦x≦2.50,0.60≦y≦
    1.20,0≦d≦1.00)であることを特徴とする
    請求項7記載のキャパシタ。
  15. 【請求項15】 前記誘電体膜は、鉛と、ジルコニウム
    (Zr)およびチタンのうちの少なくとも1種と、酸素
    とからなる酸化物を含むことを特徴とする請求項7記載
    のキャパシタ。
  16. 【請求項16】 前記誘電体膜は、バリウムおよびスト
    ロンチウムのうちの少なくとも1種と、チタンと、酸素
    とからなる酸化物を含むことを特徴とする請求項7記載
    のキャパシタ。
  17. 【請求項17】 誘電体膜に一対の電極がそれぞれ接続
    されたキャパシタを有するメモリであって、 前記キャパシタは、一対の電極のうちの少なくとも一方
    に、誘電体膜との間において構成元素の拡散する程度が
    異なる第1の層と第2の層とを備えたことを特徴とする
    メモリ。
  18. 【請求項18】 前記第1の層は、誘電体膜との間にお
    いて構成元素の拡散する程度が前記第2の層よりも小さ
    く、前記第2の層を介して誘電体膜と接続されたことを
    特徴とする請求項17記載のメモリ。
  19. 【請求項19】 前記第1の層はイリジウム,白金およ
    びルテニウムからなる群のうちの少なくとも1種と酸素
    とよりなりかつ酸素を原子%で10%以上含むと共に、
    前記第2の層はイリジウム,白金およびルテニウムから
    なる群のうちの少なくとも1種よりなることを特徴とす
    る請求項17記載のメモリ。
  20. 【請求項20】 前記第1の層はイリジウム,白金およ
    びルテニウムからなる群のうちの少なくとも1種と酸素
    とよりなりかつ酸素を原子%で10%以上含むと共に、
    前記第2の層はイリジウム,白金およびルテニウムから
    なる群のうちの少なくとも1種と酸素とよりなりかつ酸
    素を原子%で10%よりも少なく含むことを特徴とする
    請求項17記載のメモリ。
  21. 【請求項21】 前記第2の層は、厚さが3nm以上1
    00nm以下の範囲内であることを特徴とする請求項2
    0記載のメモリ。
  22. 【請求項22】 前記第2の層は、厚さが5nm以上5
    0nm以下の範囲内であることを特徴とする請求項20
    記載のメモリ。
  23. 【請求項23】 前記キャパシタにプラグ層を介して接
    続されたトランジスタを備えたことを特徴とする請求項
    17記載のメモリ。
  24. 【請求項24】 前記プラグ層は、シリコン(Si)あ
    るいはタングステン(W)よりなることを特徴とする請
    求項22記載のメモリ。
  25. 【請求項25】 被電極接続部に対して接続される電極
    の製造方法であって、 被電極接続部との間において構成元素の拡散する程度が
    異なる第1の層と第2の層とをそれぞれ形成する工程を
    含むことを特徴とする電極の製造方法。
  26. 【請求項26】 第1の層および第2の層をスパッタリ
    ング法によりそれぞれ形成することを特徴とする請求項
    24記載の電極の製造方法。
  27. 【請求項27】 第1の層を形成する工程と、 第1の層を還元雰囲気中において加熱することにより、
    第1の層の表面に第2の層を形成する工程とを含むこと
    を特徴とする請求項25記載の電極の製造方法。
  28. 【請求項28】 前記第1の層の形成工程では、イリジ
    ウム,白金およびルテニウムからなる群のうちの少なく
    とも1種と酸素とよりなる第1の層を形成すると共に、
    前記第2の層の形成工程では、イリジウム,白金および
    ルテニウムからなる群のうちの少なくとも1種よりなる
    第2の層あるいは第1の層よりも酸素の含有量が少ない
    第2の層を形成することを特徴とする請求項27記載の
    電極の製造方法。
  29. 【請求項29】 前記第2の層の形成工程では、第1の
    層を窒素雰囲気中において300℃以上800℃以下の
    範囲内において加熱することを特徴とする請求項27記
    載の電極の製造方法。
  30. 【請求項30】 誘電体膜に電極が接続されたキャパシ
    タの製造方法であって、 誘電体膜との間において構成元素の拡散する程度が異な
    る第1の層と第2の層とを備えた電極を形成する工程
    と、 第1の層と第2の層を備えた電極に接続させて誘電体膜
    を形成する工程とを含むことを特徴とするキャパシタの
    製造方法。
  31. 【請求項31】 前記誘電体膜の形成工程では、化学的
    気相成長法により誘電体膜を形成することを特徴とする
    請求項30記載のキャパシタの製造方法。
  32. 【請求項32】 誘電体膜に電極が接続されたキャパシ
    タを有するメモリの製造方法であって、 誘電体膜との間において構成元素の拡散する程度が異な
    る第1の層と第2の層とを備えたキャパシタの電極を形
    成する工程と、 第1の層と第2の層とを備えた電極に接続させてキャパ
    シタの誘電体膜を形成する工程とを含むことを特徴とす
    るメモリの製造方法。
  33. 【請求項33】 キャパシタにプラグ層を介して接続さ
    れたトランジスタを備えたメモリの製造方法であって、 トランジスタを形成する工程と、 トランジスタに接続させてプラグ層を形成する工程と、 プラグ層に電極を接続させてキャパシタを形成する工程
    とを含むことを特徴とする請求項32記載のメモリの製
    造方法。
JP10006133A 1998-01-14 1998-01-14 電極、キャパシタおよびメモリならびにそれらの製造方法 Pending JPH11204734A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10006133A JPH11204734A (ja) 1998-01-14 1998-01-14 電極、キャパシタおよびメモリならびにそれらの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10006133A JPH11204734A (ja) 1998-01-14 1998-01-14 電極、キャパシタおよびメモリならびにそれらの製造方法

Publications (1)

Publication Number Publication Date
JPH11204734A true JPH11204734A (ja) 1999-07-30

Family

ID=11630014

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10006133A Pending JPH11204734A (ja) 1998-01-14 1998-01-14 電極、キャパシタおよびメモリならびにそれらの製造方法

Country Status (1)

Country Link
JP (1) JPH11204734A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004296735A (ja) * 2003-03-26 2004-10-21 Seiko Epson Corp 強誘電体キャパシタの製造方法、強誘電体キャパシタ、記憶素子、電子素子、メモリ装置及び電子機器
US6818469B2 (en) * 2002-05-27 2004-11-16 Nec Corporation Thin film capacitor, method for manufacturing the same and printed circuit board incorporating the same
US7217970B2 (en) * 2000-08-31 2007-05-15 Micron Technology, Inc. Devices containing platinum-iridium films and methods of preparing such films and devices
US7226861B2 (en) 1998-08-26 2007-06-05 Micron Technology, Inc. Methods and apparatus for forming rhodium-containing layers
KR101256632B1 (ko) * 2010-06-29 2013-04-19 성균관대학교산학협력단 플렉서블 비휘발성 메모리 소자용 강유전체 캐패시터, 플렉서블 비휘발성 강유전체 메모리 소자 및 그의 제조 방법

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7226861B2 (en) 1998-08-26 2007-06-05 Micron Technology, Inc. Methods and apparatus for forming rhodium-containing layers
US7393785B2 (en) 1998-08-26 2008-07-01 Micron Technology, Inc. Methods and apparatus for forming rhodium-containing layers
US7217970B2 (en) * 2000-08-31 2007-05-15 Micron Technology, Inc. Devices containing platinum-iridium films and methods of preparing such films and devices
US6818469B2 (en) * 2002-05-27 2004-11-16 Nec Corporation Thin film capacitor, method for manufacturing the same and printed circuit board incorporating the same
JP2004296735A (ja) * 2003-03-26 2004-10-21 Seiko Epson Corp 強誘電体キャパシタの製造方法、強誘電体キャパシタ、記憶素子、電子素子、メモリ装置及び電子機器
JP4650602B2 (ja) * 2003-03-26 2011-03-16 セイコーエプソン株式会社 強誘電体キャパシタの製造方法
KR101256632B1 (ko) * 2010-06-29 2013-04-19 성균관대학교산학협력단 플렉서블 비휘발성 메모리 소자용 강유전체 캐패시터, 플렉서블 비휘발성 강유전체 메모리 소자 및 그의 제조 방법

Similar Documents

Publication Publication Date Title
US6180974B1 (en) Semiconductor storage device having a capacitor electrode formed of at least a platinum-rhodium oxide
JP4160638B2 (ja) 半導体装置
JP3373525B2 (ja) シリコン上に集積された多層強誘電体セルおよびペロブスカイト電子へテロ構造
JP3211809B2 (ja) 半導体記憶装置およびその製造方法
US20060073613A1 (en) Ferroelectric memory cells and methods for fabricating ferroelectric memory cells and ferroelectric capacitors thereof
US5686151A (en) Method of forming a metal oxide film
US20070045689A1 (en) Ferroelectric Structures Including Multilayer Lower Electrodes and Multilayer Upper Electrodes, and Methods of Manufacturing Same
KR100373079B1 (ko) 다층 전극을 갖는 납 게르마네이트 강유전성 구조 및 그의퇴적 방법
JPH11330411A (ja) 半導体記憶装置及びその製造方法
KR100504318B1 (ko) 전자재료,그제조방법,유전체커패시터,불휘발성메모리및반도체장치
KR20080098680A (ko) 반도체 장치 및 그 제조 방법
US20080217738A1 (en) Semiconductor device and method of manufacturing the same
US6544857B1 (en) Dielectric capacitor manufacturing method and semiconductor storage device manufacturing method
US6350643B1 (en) Reduced degradation of metal oxide ceramic due to diffusion of a mobile specie therefrom
US8664011B2 (en) Semiconductor device and method of manufacturing the semiconductor device
JP2003510839A (ja) バリア層を有する集積回路およびその製造方法
JP4214553B2 (ja) 誘電体キャパシタおよび不揮発性メモリ
JP3800294B2 (ja) 半導体装置およびその製造方法
JP2003007984A (ja) 拡散防止膜およびその製造方法および半導体記憶素子およびその製造方法
US6239459B1 (en) Capacitors, methods of forming capacitors and integrated circuitry
JPH09246490A (ja) 半導体装置及びその製造方法
JPH11204734A (ja) 電極、キャパシタおよびメモリならびにそれらの製造方法
US6812510B2 (en) Ferroelectric capacitor, process for manufacturing thereof and ferroelectric memory
JP3173451B2 (ja) 半導体装置及びその製造方法
JP2001326337A (ja) 誘電体膜の製造方法、キャパシタの製造方法および半導体装置の製造方法