JP3800294B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP3800294B2 JP3800294B2 JP30220799A JP30220799A JP3800294B2 JP 3800294 B2 JP3800294 B2 JP 3800294B2 JP 30220799 A JP30220799 A JP 30220799A JP 30220799 A JP30220799 A JP 30220799A JP 3800294 B2 JP3800294 B2 JP 3800294B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor device
- lower electrode
- auxiliary conductive
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 58
- 238000004519 manufacturing process Methods 0.000 title claims description 55
- 238000002425 crystallisation Methods 0.000 claims description 127
- 230000008025 crystallization Effects 0.000 claims description 127
- 230000015572 biosynthetic process Effects 0.000 claims description 107
- 239000013078 crystal Substances 0.000 claims description 70
- 238000000034 method Methods 0.000 claims description 61
- 239000000463 material Substances 0.000 claims description 60
- 239000010410 layer Substances 0.000 claims description 49
- 229910044991 metal oxide Inorganic materials 0.000 claims description 45
- 150000004706 metal oxides Chemical class 0.000 claims description 45
- 239000002994 raw material Substances 0.000 claims description 44
- 125000002524 organometallic group Chemical group 0.000 claims description 41
- 238000009792 diffusion process Methods 0.000 claims description 39
- 239000000758 substrate Substances 0.000 claims description 31
- 238000005530 etching Methods 0.000 claims description 27
- 229910052751 metal Inorganic materials 0.000 claims description 22
- 239000002184 metal Substances 0.000 claims description 21
- 239000004020 conductor Substances 0.000 claims description 18
- 238000001947 vapour-phase growth Methods 0.000 claims description 17
- 238000000151 deposition Methods 0.000 claims description 13
- 230000003197 catalytic effect Effects 0.000 claims description 11
- 229910052719 titanium Inorganic materials 0.000 claims description 11
- 229910052726 zirconium Inorganic materials 0.000 claims description 11
- 229910052741 iridium Inorganic materials 0.000 claims description 9
- 229910052697 platinum Inorganic materials 0.000 claims description 8
- 229910052707 ruthenium Inorganic materials 0.000 claims description 5
- 239000002344 surface layer Substances 0.000 claims description 3
- 238000007740 vapor deposition Methods 0.000 claims description 2
- 239000010408 film Substances 0.000 description 447
- 239000007789 gas Substances 0.000 description 72
- 239000003990 capacitor Substances 0.000 description 61
- 239000010936 titanium Substances 0.000 description 43
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 42
- 229910052814 silicon oxide Inorganic materials 0.000 description 36
- 235000012431 wafers Nutrition 0.000 description 33
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 23
- 239000000203 mixture Substances 0.000 description 22
- 229910052721 tungsten Inorganic materials 0.000 description 21
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 20
- 239000010937 tungsten Substances 0.000 description 20
- 239000007772 electrode material Substances 0.000 description 17
- 239000011229 interlayer Substances 0.000 description 17
- 238000004544 sputter deposition Methods 0.000 description 16
- 230000006911 nucleation Effects 0.000 description 15
- 238000010899 nucleation Methods 0.000 description 15
- 238000000926 separation method Methods 0.000 description 15
- 238000010586 diagram Methods 0.000 description 13
- 230000000694 effects Effects 0.000 description 13
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 13
- 229920005591 polysilicon Polymers 0.000 description 13
- 239000010949 copper Substances 0.000 description 12
- 238000000354 decomposition reaction Methods 0.000 description 12
- 229910052782 aluminium Inorganic materials 0.000 description 10
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 10
- 239000012535 impurity Substances 0.000 description 10
- 239000010409 thin film Substances 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 230000004888 barrier function Effects 0.000 description 9
- 238000001312 dry etching Methods 0.000 description 9
- 229910052710 silicon Inorganic materials 0.000 description 9
- 239000010703 silicon Substances 0.000 description 9
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 8
- 229910052796 boron Inorganic materials 0.000 description 8
- 230000008021 deposition Effects 0.000 description 8
- 230000001590 oxidative effect Effects 0.000 description 8
- 235000012239 silicon dioxide Nutrition 0.000 description 8
- 238000010438 heat treatment Methods 0.000 description 7
- 125000003253 isopropoxy group Chemical group [H]C([H])([H])C([H])(O*)C([H])([H])[H] 0.000 description 7
- 229910052760 oxygen Inorganic materials 0.000 description 7
- 239000001301 oxygen Substances 0.000 description 7
- 239000010453 quartz Substances 0.000 description 7
- 239000000470 constituent Substances 0.000 description 6
- 229910052745 lead Inorganic materials 0.000 description 6
- 230000015654 memory Effects 0.000 description 6
- 238000002161 passivation Methods 0.000 description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 5
- 239000012159 carrier gas Substances 0.000 description 5
- 238000002474 experimental method Methods 0.000 description 5
- 125000004213 tert-butoxy group Chemical group [H]C([H])([H])C(O*)(C([H])([H])[H])C([H])([H])[H] 0.000 description 5
- VXUYXOFXAQZZMF-UHFFFAOYSA-N titanium(IV) isopropoxide Chemical compound CC(C)O[Ti](OC(C)C)(OC(C)C)OC(C)C VXUYXOFXAQZZMF-UHFFFAOYSA-N 0.000 description 5
- MGWGWNFMUOTEHG-UHFFFAOYSA-N 4-(3,5-dimethylphenyl)-1,3-thiazol-2-amine Chemical compound CC1=CC(C)=CC(C=2N=C(N)SC=2)=C1 MGWGWNFMUOTEHG-UHFFFAOYSA-N 0.000 description 4
- 229910052788 barium Inorganic materials 0.000 description 4
- 239000005380 borophosphosilicate glass Substances 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 239000007769 metal material Substances 0.000 description 4
- 150000002739 metals Chemical class 0.000 description 4
- JCXJVPUVTGWSNB-UHFFFAOYSA-N nitrogen dioxide Inorganic materials O=[N]=O JCXJVPUVTGWSNB-UHFFFAOYSA-N 0.000 description 4
- 238000003980 solgel method Methods 0.000 description 4
- 229910052712 strontium Inorganic materials 0.000 description 4
- 238000009279 wet oxidation reaction Methods 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 229910004356 Ti Raw Inorganic materials 0.000 description 3
- 239000000919 ceramic Substances 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 3
- NKZSPGSOXYXWQA-UHFFFAOYSA-N dioxido(oxo)titanium;lead(2+) Chemical compound [Pb+2].[O-][Ti]([O-])=O NKZSPGSOXYXWQA-UHFFFAOYSA-N 0.000 description 3
- 238000001704 evaporation Methods 0.000 description 3
- 230000014759 maintenance of location Effects 0.000 description 3
- 239000012528 membrane Substances 0.000 description 3
- -1 oxygen ions Chemical class 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 238000007747 plating Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 239000007787 solid Substances 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910002367 SrTiO Inorganic materials 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 229910010293 ceramic material Inorganic materials 0.000 description 2
- 238000001816 cooling Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000002149 energy-dispersive X-ray emission spectroscopy Methods 0.000 description 2
- 230000002349 favourable effect Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 229910052735 hafnium Inorganic materials 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 229910052746 lanthanum Inorganic materials 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 229910052748 manganese Inorganic materials 0.000 description 2
- 229910052758 niobium Inorganic materials 0.000 description 2
- 239000012071 phase Substances 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 230000006641 stabilisation Effects 0.000 description 2
- 238000011105 stabilization Methods 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 229910016570 AlCu Inorganic materials 0.000 description 1
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- DSAJWYNOEDNPEQ-UHFFFAOYSA-N barium atom Chemical compound [Ba] DSAJWYNOEDNPEQ-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 229910052797 bismuth Inorganic materials 0.000 description 1
- BSDOQSMQCZQLDV-UHFFFAOYSA-N butan-1-olate;zirconium(4+) Chemical compound [Zr+4].CCCC[O-].CCCC[O-].CCCC[O-].CCCC[O-] BSDOQSMQCZQLDV-UHFFFAOYSA-N 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000003054 catalyst Substances 0.000 description 1
- 239000003985 ceramic capacitor Substances 0.000 description 1
- 150000001805 chlorine compounds Chemical class 0.000 description 1
- 238000004581 coalescence Methods 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000003795 desorption Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005621 ferroelectricity Effects 0.000 description 1
- 150000004678 hydrides Chemical class 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000007567 mass-production technique Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 239000013212 metal-organic material Substances 0.000 description 1
- 238000003801 milling Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910000510 noble metal Inorganic materials 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 238000005546 reactive sputtering Methods 0.000 description 1
- 230000009257 reactivity Effects 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- 238000007711 solidification Methods 0.000 description 1
- 230000008023 solidification Effects 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 230000002269 spontaneous effect Effects 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- CIOAGBVUUVVLOB-UHFFFAOYSA-N strontium atom Chemical compound [Sr] CIOAGBVUUVVLOB-UHFFFAOYSA-N 0.000 description 1
- VEALVRVVWBQVSL-UHFFFAOYSA-N strontium titanate Chemical compound [Sr+2].[O-][Ti]([O-])=O VEALVRVVWBQVSL-UHFFFAOYSA-N 0.000 description 1
- 238000007736 thin film deposition technique Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- 229910052845 zircon Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
- H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
- H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
- H01L21/02356—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment to change the morphology of the insulating layer, e.g. transformation of an amorphous layer into a crystalline layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
- H01L21/31691—Inorganic layers composed of oxides or glassy oxides or oxide based glass with perovskite structure
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/60—Capacitors
- H10D1/68—Capacitors having no potential barriers
- H10D1/682—Capacitors having no potential barriers having dielectrics comprising perovskite structures
- H10D1/684—Capacitors having no potential barriers having dielectrics comprising perovskite structures the dielectrics comprising multiple layers, e.g. comprising buffer layers, seed layers or gradient layers
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
- Formation Of Insulating Films (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は容量素子を有する半導体装置およびその製造方法に関し、特に有機金属材料ガスを用いた、半導体集積回路のキャパシタに用いられる高誘電体膜、強誘電体膜にかかわる構造およびその成膜方法に関するものである。
【０００２】
【従来の技術】
近年、強誘電体容量を利用した強誘電体メモリーや、高誘電体容量を利用したダイナミック・ランダム・アクセス・メモリー（ＤＲＡＭ）等が活発に研究開発されている。これらの強誘電体メモリーおよびＤＲＡＭは選択トランジスタを備えており、該選択トランジスタの一方の拡散層に接続された容量をメモリセルとして情報を蓄えている。強誘電体容量は容量絶縁膜としてＰｂ（Ｚｒ，Ｔｉ）Ｏ3（以下「ＰＺＴ」と呼ぶ）等の強誘電体膜を用いており、強誘電体を分極させることにより不揮発性の情報を蓄えることができる。一方、高誘電体容量は、容量絶縁膜として（Ｂａ，Ｓｒ）ＴｉＯ3（以下「ＢＳＴ」と呼ぶ）等の高誘電体薄膜を用いているため、容量のキャパシタンスを高めることができ、素子を微細化することが可能になる。半導体素子にこの様なセラミック材料を使用する上で、下部電極となる結晶化補助導電膜上に堆積されたこの様なセラミック材料を微細な容量として電気的に分離することが極めて重要である。
【０００３】
薄膜の堆積方法として従来ゾルゲル法、スパッタ法、ＣＶＤ法が報告されている。
【０００４】
ゾルゲル法は、有機溶剤に溶かした有機金属材料をスピンコート法によって、下部電極を形成したウエハー上に塗布し、酸素中アニールによって結晶化させる方法である。この方法では、固相内で結晶化が起こるために、結晶化に必要な温度は非常に高く、金属酸化物誘電体膜がＰＺＴの場合、十分な強誘電体特性を示す結晶化温度は６００℃であり、ＢＳＴの場合、充分な高誘電体特性を示す結晶化温度は６５０℃である。このときの結晶の配向性も不揃いであるといった欠点を有する。さらに、ゾルゲル法は大口径ウエハーに対応するのが難しく、また、段差被覆性が悪く、デバイスの高集積化には向かない。
【０００５】
次にスパッタ法は、ターゲットとして、成膜するセラミックスの焼結体を用い、Ａｒ＋Ｏ2プラズマを用いた反応性スパッタによって、電極を形成したウエハー上に成膜し、その後、酸素中アニールによって結晶化を行う方法である。ターゲットを大口径化することによって均一性が得られ、プラズマ投入パワーを上げることによって十分な成膜速度が得られる。しかし、スパッタ法においても、結晶化に高温を要するといった欠点があり、金属酸化物誘電体膜がＰＺＴの場合、十分な強誘電体特性を示す結晶化温度は６００℃であり、ＢＳＴの場合、充分な高誘電体特性を示す結晶化温度は６５０℃である。さらに、スパッタ法では組成が、ターゲットの組成によってほとんど決まってしまうために、組成を変化させるにはターゲットの交換が必要であり、工程的に不利である。
【０００６】
次にＣＶＤ法は、原料をガスの状態で加熱した基板を配した容器に輸送し、成膜するものである。ＣＶＤ法は、大口径ウエハーにおける均一性および表面段差に対する被覆性に優れ、ＵＬＳＩに応用する場合の量産化技術として有望であると考えられる。セラミックスの構成元素である金属はＢａ、Ｓｒ、Ｂｉ、Ｐｂ、Ｔｉ、Ｚｒ、Ｔａ、Ｌａなどで、適当な水素化物、塩化物が少なく、気相成長法には有機金属が用いられる。しかし、これらの有機金属は蒸気圧が低く、室温では固体もしくは液体のものが多く、キャリアガスを使った輸送方法が用いられている。
【０００７】
しかしながら、このような方法をとる場合、キャリアガス中の有機金属材料ガス流量を定量化し、かつ正確に流量を制御することが困難であるといった欠点がある。すなわち、キャリアガス中には、原料槽の温度で決定される飽和蒸気圧以上の有機金属原料ガスが含まれ、この流量はキャリアガス流量だけでなく、原料固体の表面積、恒温槽の温度等に依存するためである。また、ジャパン・ジャーナル・オブ・アプライド・フィジックス３２巻４１７５ページ（Ｊｐｎ． Ｊ．Ａｐｐｌ．Ｐｈｙｓ．Ｖｏｌ．３２（１９９３）Ｐ．４１７５）に掲載の、この成膜方法を用いたＰＴＯ（チタン酸鉛：ＰｂＴｉＯ3）の成膜についての記述によれば、ＰＴＯの成膜温度は５７０℃とやはり非常に高温であり、また、配向性も揃っていないといった欠点を有する。
【０００８】
これまでの強誘電体メモリーおよびＤＲＡＭの形成においては、上記のような成膜方法が用いられているが、酸素雰囲気中で６００℃程度以上の高温加熱が不可欠であり、また配向性の制御を行うことも困難であった。
【０００９】
半導体装置の構造的な側面について説明すると、強誘電体容量および高誘電体容量を機能させるためには、選択トランジスタの拡散層に容量のどちらか一方の電極を電気的に接続する必要がある。従来、ＤＲＡＭにおいては、選択トランジスタの一方の拡散層に接続されたポリシリコンを容量の一方の電極とし、該ポリシリコンの表面に容量の絶縁膜としてＳｉＯ2膜やＳｉ3Ｎ4膜等を形成し、容量とする構造が一般的である。しかしながら、セラミック薄膜は酸化物であるため、ポリシリコンの表面に直接形成しようとするとポリシリコンが酸化されるため、良好な薄膜を形成することができない。そのため、１９９５シンポジウム・オン・ブイエルエスアイ・ダイジェスト・オブ・テクニカル・ペーパーズ（１９９５ Ｓｙｍｐｏｓｉｕｍ ｏｎ ＶＬＳＩ Ｔｅｃｈｎｏｌｏｇｙ Ｄｉｇｅｓｔ ｏｆ ｔｅｃｈｎｉｃａｌ Ｐａｐｅｒｓ）ｐｐ．１２３ではＡｌ等からなるメタルの局所配線により、容量上部電極と拡散層とを接続するセル構造が述べられている。また、インターナショナル・エレクトロン・デバイス・ミーテイング・テクニカルダイジェスト（Ｉｎｔｅｒｎａｔｉｏｎａｌ ｅｌｅｃｔｒｏｎｄｅｖｉｃｅｓ ｍｅｅｔｉｎｇ ｔｅｃｈｎｉｃａｌ ｄｉｇｅｓｔ）１９９４， ｐ．８４３には、ポリシリコン上にＴｉＮバリアメタルを用いてＰＺＴ容量を形成する技術が述べられている。ＤＲＡＭについては、例えば、インターナショナル・エレクトロン・デバイス・ミーテイング・テクニカルダイジェスト（Ｉｎｔｅｒｎａｔｉｏｎａｌ ｅｌｅｃｔｒｏｎ ｄｅｖｉｃｅｓ ｍｅｅｔｉｎｇ ｔｅｃｈｎｉｃａｌ ｄｉｇｅｓｔ）１９９４， ｐ．８３１には、ポリシリコンプラグ上に形成されたＲｕＯ2／ＴｉＮ下部電極上にＳＴＯ（チタン酸ストロンチウム：ＳｒＴｉＯ3）薄膜を成膜し、容量を形成する技術が述べられている。
【００１０】
【発明が解決しようとする課題】
しかし、微細化を進めるに当たり、従来の強誘電体膜または高誘電体膜の製造方法では、前述したように高い結晶化温度が必要である問題と、次に説明するようなエッチング加工に伴う問題点があった。
【００１１】
従来、高誘電体もしくは強誘電体メモリー容量の加工は、まず図１７（Ａ）に示すように、半導体基板１１０上に素子分離領域１１１、ソース・ドレイン領域１１２、ゲート電極１１３等を形成した後、図１７（Ｂ）に示すように、層間絶縁膜１１４を堆積しメタルプラグ１１５を形成した上に、下部電極膜１０１、容量絶縁膜１０２および上部電極膜１０３を順次成膜する。その後、ドライエッチングによって、上部電極から下部電極膜まで切ることにより分離を行っていた。
【００１２】
高誘電体または強誘電体メモリー容量の下部電極としては、Ｐｔ、Ｉｒ、Ｒｕ等の貴金属やこれらの酸化物が用いられることが多く、これらの物質の反応性エッチングが難しいため、ミリングによる下部電極エッチングが一般的に行われる。そして、下部電極膜をエッチングするときは、容量絶縁膜１０２の端が露出した状態で行うことになる。しかし、図１７（Ｂ）までの工程の後、垂直にエッチングを進めて行った場合、下部電極膜のエッチング時にミリングによる下部電極膜のエッチング残差が生じ、これが容量絶縁膜１０２の露出した端に付着して容量ショートの原因となることが指摘されている。
【００１３】
そこで、図１７（Ｂ）までの工程後のエッチング方法として、図１７（Ｃ）に示すようにエッチング部にテーパ１０４を付けて容量絶縁膜膜端部をスパッタしながらエッチングすることにより容量ショートを避ける方法が一般的に用いられている。しかし、この方法では、容量絶縁膜端部には大きなエッチングダメージが入る。容量面積が小さくなると、このダメージ部の容量面積全体に対する比率が増えるため、エッチングによる容量の劣化が深刻な問題となる。また、テーパを設けてエッチングを行うため微細化には向かない。
【００１４】
そこで、本出願人は、特願平１１−０５３２３９号において、図１８（Ａ）に示すように、先に下部電極膜１０５をエッチングして所定形状の下部電極を形成した後、図１８（Ｂ）に示すように容量絶縁膜１０６および上部電極膜１０７を成膜し、上部電極膜のみエッチング除去して所定形状の上部電極とする方法を提案している。このような構造にすれば、図１７（Ｃ）に示したような容量絶縁膜１０６の端部のエッチングが不要となるため、先に述べた容量絶縁膜端部でのエッチングダメージを防ぐことができる。また、上部電極をプレート線として加工することが可能であり、従来のように上部電極上にさらにプレート線を配する必要が無く、製造コストの低減を図ることができる。さらに、プレート線形成時に誘起される強誘電体膜の劣化を最小にするという効果が得られる。また、エッチング時にテーパを設ける必要が無く、微細化に向いているという特長がある。
【００１５】
しかしこの方法でも、容量絶縁膜の形成をゾルゲル法、スパッタ法によって行う限り、６００℃以上の高い結晶化温度が必要である。このような高い温度を用いると、電極以外のシリコン酸化膜露出部分で、容量絶縁膜を構成している金属とシリコン酸化膜が反応し、先に分離した下部電極間が絶縁不良を起こすという問題点が生じる。また、金属は、シリコン酸化膜中を拡散し、下部トランジスタの特性を著しく劣化させるという問題が生じる。
【００１６】
一方、高い結晶化温度を必要としない方法として、本発明者は、特願平１０−２１９１８４号（本出願時未公開）にて、形成温度を４５０℃以下にできる金属酸化物誘電体膜の気相成長方法を提案している。この方法によれば、シリコン酸化膜露出部との反応を抑制でき、上述の問題点を解決することができる。
【００１７】
しかし、さらに詳細に検討を進めた結果、シリコン酸化膜上に所定の形状の下部電極を形成した後、有機金属原料による気相成長方法を用いて容量絶縁膜を成膜すると、微細に分離された下部電極上で容量絶縁膜の結晶化が起こらない箇所が生じる場合があった。セラミックス容量膜は結晶化することによってはじめて、高誘電率、強誘電性等の優れた特性を有するため、結晶化が起こらないと、微細な容量電極上で十分な容量もしくは自発分極が得られないという問題が生じる。
【００１８】
本発明は、このような技術をさらに改良するためになされたものであり、素子構造が微小化された場合であっても、特性および信頼性に優れた容量素子を有する半導体装置を提供することを目的とする。
【００１９】
また、本発明は、容量素子を有する半導体装置のノイズ耐性に優れた構造を提供することを目的とする。
【００２０】
さらに本発明は、素子構造が微小化された場合であっても、金属酸化物誘電体、特にペロブスカイト構造の結晶化を低温にて確実に行い、特性および信頼性に優れた容量素子を有する半導体装置の製造方法を提供することを目的とする。
【００２１】
さらに本発明は、容量素子を有する半導体装置のノイズ耐性に優れた構造の製造方法を提供することを目的とする。
【００２２】
【課題を解決するための手段】
本発明は、半導体基板上に、下部電極、ＡＢＯ3で表されるペロブスカイト型の金属酸化物誘電体膜および上部電極が順に積層された容量素子が複数個集まったアレイ領域を有する半導体装置において、有機金属原料による気相成長方法での前記金属酸化物誘電体膜の成膜の際に成膜活性種形成の触媒作用のある材料で形成された結晶化補助導電膜が、前記アレイ領域の最外周の下部電極から成膜活性種の拡散距離以下の距離を隔てて、アレイ領域から外側に結晶核形成可能な幅以上の幅で形成されていることを特徴とする半導体装置に関する。
【００２４】
本発明において、前記結晶化補助導電膜は、前記下部電極と同一レベルの平面内に形成されていても、高さの異なる平面内に形成されていても良い。
【００２５】
どちらの場合も、前記結晶化補助導電膜が、前記金属酸化物誘電体膜の成膜直前に露出している面内に形成されていることが好ましい。
【００２６】
さらに本発明は、半導体基板上に、下部電極、ＡＢＯ3で表されるペロブスカイト型の金属酸化物誘電体膜および上部電極が順に積層された容量素子が複数個集まったアレイ領域を有する半導体装置の製造方法において、絶縁膜上に、前記下部電極と、有機金属原料による気相成長方法での前記金属酸化物誘電体膜の成膜の際に成膜活性種形成の触媒作用のある材料で形成された結晶化補助導電膜を、前記アレイ領域の最外周の下部電極から成膜活性種の拡散距離以下の距離を隔てて、アレイ領域から外側に結晶核形成可能な幅以上の幅で形成し、その後、形成された下部電極および結晶化補助導電膜上に有機金属原料による気相成長方法で前記金属酸化物誘電体膜を成膜することを特徴とする半導体装置の製造方法に関する。
【００２８】
本発明の製造方法では、前記結晶化補助導電膜および前記下部電極を形成する材料として同一の導電材料を用い、前記絶縁膜上に、この導電材料を成膜した後、エッチングにより前記下部電極と前記結晶化補助導電膜を同時に所定パターン形状に形成することが好ましい。
【００２９】
また本発明の製造方法では、前記金属酸化物誘電体膜の成膜の際に、成膜初期の成膜条件である第一の成膜条件とその後の成膜条件である第二の成膜条件とが異なることが好ましい。
【００３０】
その方法として、前記第一の成膜条件で、金属酸化物誘電体の原料となる有機金属材料ガスのすべてを用いて、前記下部電極および前記結晶化補助導電膜上にペロブスカイト型結晶構造の初期核または初期層の形成を行い、第二の成膜条件で、この初期核または初期層上にさらにペロブスカイト型結晶構造の膜成長を行う製造方法を挙げることができる。
【００３１】
あるいは、前記第一の成膜条件で、金属酸化物誘電体の原料となる有機金属材料ガスの一部のみを用いて、前記導電性材料上にペロブスカイト型結晶構造の初期核または初期層の形成を行い、第二の成膜条件で、この初期核または初期層上にさらにペロブスカイト型結晶構造の膜成長を行う製造方法を挙げることができる。
【００３２】
【発明の実施の形態】
本発明者は、シリコン酸化膜上に複数の下部電極を形成した後、有機金属原料による気相成長方法を用いて容量絶縁膜を成膜すると、微細に分離された下部電極上で容量絶縁膜の結晶化が起こらない箇所が生じる理由について検討を進めた。
【００３３】
図１は、容量素子を形成する際の、所定の材料で形成された下部電極膜をエッチングして所定のパターンの下部電極を形成した段階を示す図である。図１（Ａ）はウェハー全体を示すもので、ウェハー３０１上に多数のチップ３０２が形成される。チップ３０２の中には、容量素子が多数形成された下部電極アレイ３０３が存在している。図１（Ｂ）は、その下部電極アレイ３０３部分の拡大図であり、図に示すように下部電極アレイ３０３の中には多数の下部電極３０４が設けられている。
【００３４】
実際の電子デバイスにおいて、下部電極面積はチップ面積に比べて１／１０から１／１０００程度と極めて小さく、下部電極を分離形成した状態（図１の状態）で、ウエハーの大半の領域は絶縁膜であるシリコン酸化膜が露出した状態になっている。
【００３５】
本発明者の検討では、下部電極の材料を用いて下部電極膜を広い面積で成膜した後に、その上に容量絶縁膜を形成すると容易に結晶化が起こるのに対して、シリコン酸化膜等の絶縁膜上では結晶化が起こりにくい。
【００３６】
金属酸化物誘電体膜の気相成長方法においては電極上で結晶核を形成することが重要である。すなわち、成長の初期段階で結晶核が生じないと、その後の結晶成長は起こらない。成長の初期段階では、有機金属原料ガスは下部電極上で反応分解するが、下部電極材料には特定の有機金属ガス分解に対して強い触媒作用があり、特定の有機金属ガスが、成膜に寄与する活性種に分解する反応を促進する働きがあると考えられる。シリコン酸化膜にはこのような触媒作用が乏しく、特定の有機金属ガスの活性種が激減する。これは、下部電極面積が小さくなったときも同様で、核形成に必要な元素組成が微細な電極上で得られないので結晶化が妨げられる。そして、下部電極表面が容量絶縁膜によって覆われてしまうと、触媒作用はなくなり、組成は容量膜上での原料ガスの分解効率によって支配される。このため、微細化された下部電極上に金属酸化物誘電体を成膜しようとすると、アレイの中央部では結晶化が進みやすいのに対して、下部電極アレイ周辺の下部電極上では特に結晶化が起こりにくい。
【００３７】
図２は、本発明における下部電極アレイおよび結晶化補助導電膜の１例を示したものである。このように、下部電極アレイ３０３の周囲に下部電極と同じように成膜活性種形成に触媒活性がある導電材料（即ち、結晶化補助導電膜３０５）を設けると、アレイ周辺の下部電極上でも結晶化が容易に進行する。これは、アレイの外側の結晶化補助導電膜においても成膜に寄与する活性種の分解反応が進むため、生じた活性種がアレイ周辺の下部電極に拡散によって広がり、アレイ周辺の下部電極上でも核形成に必要な組成が得られるためであると考えられる。
【００３８】
図３は、下部電極アレイの周辺を拡大した図（アレイ右上端部）である。アレイ端の下部電極から結晶化補助導電膜３０５までの距離ｄは、成膜活性種の拡散距離以下の距離である。成膜活性種の拡散距離とは、結晶核形成の際に必要な活性種が移動しうる距離であり、結晶化補助導電膜の触媒作用により分解反応が促進されて精製した活性種が２種以上あるときは、拡散距離の短い方の活性種の拡散距離によって規定される。この距離を越えた場所に結晶化補助導電膜を設けても効果が見られない。成膜活性種の拡散距離は、原料および成膜条件（圧力、温度）等によっても異なるが、距離ｄを大きくしていくとアレイ周辺の方から結晶化しない容量素子が現れてくるので、結晶化する最大の距離をもって「成膜活性種の拡散距離」として、実験的に容易に求めることができる。成膜時の圧力が高いときは活性種が動きにくいので、成膜活性種の拡散距離は小さくなり、圧力が低いときは、活性種が動きやすいので成膜活性種の拡散距離は長くなる。
【００３９】
鉛元素を含む酸化物誘電体を形成する場合は、１×１０-2〜１×１０Ｐａ程度の圧力、３００〜４５０℃程度の温度条件では、「成膜活性種の拡散距離」は、一般的には２０μｍ以下の範囲で見出すことができる。従って、アレイ端の下部電極から結晶化補助導電膜までの距離ｄは、好ましくは１０μｍ未満、特に好ましくは８μｍ以下、最も好ましくは５μｍ以下の範囲で適宜設定すればよい。
【００４０】
一方、距離ｄは、核形成の観点からはいくら狭く設定しても通常は問題なく、少なくとも下部電極と電気的に絶縁分離できるだけの距離以上であり、一般的には下部電極同士の分離幅（図３中のｑ）以上の距離とすればよい。従って、アレイ端の下部電極から結晶化補助導電膜までの距離ｄは、通常は下部電極同士の分離幅ｑ以上で１０μｍ未満、好ましくは５μｍ以下の範囲で適宜設定すればよい。
【００４１】
また、結晶化補助導電膜は、核形成に必要な活性種の量を与えるだけの面積が必要であり、下部電極アレイから外側方向に少なくとも一定の幅、即ち初期核形成が可能になる幅（以下、結晶核形成可能幅という。これは、成膜条件によっても変わる。）以上が必要である。従って、図３の結晶化補助導電膜３０５の幅Ｗは、この結晶核形成可能幅以上の長さが必要である。例えば幅Ｗを次第に狭くしていったときに、アレイ周辺の方から結晶化しない容量素子が現れてくるので、結晶化する最大の距離をもって「結晶核形成可能幅」として、実験的に容易に求めることができる。
【００４２】
鉛元素を含む酸化物誘電体を形成する場合は、上記と同じ１×１０-2〜１×１０Ｐａ程度の圧力、３００〜４５０℃程度の温度条件では、条件によっても多少異なるが、通常１５μｍ以上、好ましくは２０μｍ以上、さらに好ましくは３０μｍ以上である。幅Ｗを狭くしなければならない理由がない限り、１００μｍ以上、さらに５００μｍ以上としてもよい。さらに、導電膜が存在していると不都合な箇所を除いて、半導体装置全面を覆うように形成しても良い。
【００４３】
本発明において、下部電極と結晶化補助導電膜は、後述する実施例で示すように、共に同一レベルの平面内、即ち、平坦化された絶縁膜上に形成される場合が多いが、下部電極が形成される箇所と結晶化補助導電膜が形成される箇所で高低差があってもよい。つまり、アレイ周辺の下部電極と結晶化補助導電膜の距離が成膜活性種の拡散距離以下であれば、高低差があっても活性種の移動には影響がない。また、結晶化補助導電膜自体が高低差を有していても、本発明の条件を満たす限り、結晶化補助導電膜としての効果を奏することができる。
【００４４】
本発明の要旨はこのように、（ａ）下部電極と同材料の結晶化補助導電膜が、（ｂ）アレイ周辺の下部電極上でも結晶化が確実に起こることが保証される距離内に、（ｃ）結晶化が起こるだけ面積および形状で設られている点にある。従って、この要旨を満たす限り、結晶化補助導電膜は種々の形状をとることが可能であり、次に示すいくつかのパターン例に限らず、本発明の上記要旨を満たす限り本発明に含まれるものである。以下の例では、主としてアレイ右上端の拡大図で示す。
【００４５】
図４は、下部電極および結晶化補助導電膜のパターンの１例を示す図である。この例では、図３のパターンから角の結晶化補助導電膜を除いたものである。このようにしても、アレイ端（特に四角）の下部電極でも十分に結晶化が起こる。
【００４６】
図５（Ａ）は、下部電極アレイの周囲に、下部電極３０４と同じパターンの結晶化補助導電膜３０５（ダミーの下部電極）を形成したものである。このダミーの下部電極は、容量素子としては使用しない。この図では、アレイの外側にダミーの電極として３列だけ示しているが、ダミーの電極の集まりの幅Ｗが、外側に結晶核形成可能幅以上となるように設定する。このように、下部電極アレイの周囲に、アレイ中の下部電極と同一のパターン、ピッチで、結晶化補助導電膜としてダミー下部電極が形成されていると、下部電極アレイとダミー下部電極で熱の放射率パターンが同一となるので、成膜のための基板加熱時に下部電極アレイ内での熱分布が均一化される。また、成膜時の下部電極上での活性種濃度が、アレイ内で均一になるため、アレイ中心の下部電極と周辺の下部電極を比べても、金属酸化物誘電体膜の膜質や膜厚の均一性が極めて向上する効果が得られる。
【００４７】
また、図５（Ｂ）のように下部電極３０４より大きいパターンを多数形成して結晶化補助導電膜３０５としてもよい。また、図６に示すように、結晶化補助導電膜３０５に隙間（または開孔）が設けられていてもよい。
【００４８】
本発明では、図５、図６で示すように、結晶化補助導電膜が分離されていたり、隙間（または開孔）が設けられていてもよいが、このとき、分離幅Ｌ1（図５（Ｂ））、隙間Ｌ3（図６）は、前述の成膜活性種の拡散距離以下であることが好ましい。隙間Ｌ1、Ｌ3が活性種の拡散距離より大きいときは、アレイより遠くにある結晶化補助導電膜は、成膜には寄与しない。この場合、図６のアレイ側の結晶化補助導電膜幅Ｗ１が、結晶核形成可能幅以上の幅であれば、結晶化は問題なく起こる。このような場合は、部分的に幅が異なる結晶化補助導電膜が形成されている場合と同じである。
【００４９】
図５（Ｂ）のように結晶化補助導電膜が分離されて離散的に存在している場合に、図中Ｌ2で示した距離は、アレイ近傍で「アレイ領域の最外周の下部電極から成膜活性種の拡散距離以下の距離」という条件を満たしていればよい。
【００５０】
尚、下部電極アレイのパターン形状は、通常は図１に示すような正方形または長方形の下部電極をマトリックス状に配列する場合が多いが、このようなパターン限られるものではなく、その際、その周囲に設けられる結晶化補助導電膜の形状も、下部電極アレイのパターンに合わせて、アレイ領域の最外周の下部電極から成膜活性種の拡散距離以下の距離を隔てて、アレイ領域から外側に結晶核形成可能な幅以上の幅になるように適宜変更することができる。
【００５１】
尚、下部電極および結晶化補助導電膜は、層間絶縁膜等の絶縁膜上に形成され、下部電極は、絶縁膜中に設けられたコンタクトプラグ等により接続がとられている。絶縁膜としては、シリコン酸化膜、シリコン窒化膜、その他層間絶縁膜として用いられる絶縁膜等が用いられる。下部電極間の分離幅は０．０１μｍ以上あれば十分に電気的絶縁を保つことができる。しかし、分離幅が狭すぎると、誘電体膜中の電界により隣接容量同士が誤動作する可能性があり、最適条件を選ぶ必要がある。
【００５２】
本発明において、下部電極および結晶化補助導電膜は、単層膜または多層膜のどちらでも取りうるが、実際の半導体装置においては、種々の理由により多層膜である場合が多い。どちらの場合でも、下部電極および結晶化補助導電膜の表面層（金属酸化物誘電体膜を形成する面）が、有機金属材料を材料を用いた気相成長の際にの化学的に触媒として働きうる導電材料で形成されていればよい。このような導電材料としては、Ｐｔ、Ｉｒ、Ｒｕ、Ｔｉ、Ｗ等の高融点金属、その酸化物およびその窒化物等を挙げることができる。具体的にはＰｔ、Ｉｒ、Ｒｕ、ＩｒＯ2、ＲｕＯ2、ＴｉＮ、ＷＮが好ましく、特にＰｔ、Ｉｒ、Ｒｕ、ＩｒＯ2、ＲｕＯ2が好ましい。
【００５３】
多層構造としたときの下地層は、適宜選ぶことができるが、Ｐｔの下地が、Ｔｉの上にＴｉＮ積層したＰｔ／ＴｉＮ／Ｔｉ構造の場合、ＴｉＮがＴｉの拡散を抑えるバリアとして働く。さらに、この構造このＴｉＮが高度に（１１１）に配向した結晶構造をとるため、Ｐｔも（１１１）に配向するが、従来の成膜方法とは異なり、本願発明の気相成長方法を用いた場合、金属酸化物誘電体膜も配向しやすく、さらに結晶性も良いといった利点がある。コンタクトプラグ内にはＷも通常用いられており、さきの構造のさらに下層にＷ層を設けたＰｔ／ＴｉＮ／Ｔｉ／Ｗ構造も、本発明の下地電極および結晶化補助導電膜として好適に用いることができる。
【００５４】
本発明において、下部電極材料と結晶化補助導電膜材料を同一の材料で形成しても、異なる材料で形成してもどちらでもよい。しかし、製造工程の簡略化のためには同一の材料として、半導体基板上に形成された絶縁膜上に（絶縁膜は高低差を有していても良い。）、下部電極膜を成膜し、その後、下部電極をパターニングするのと同時に結晶化補助導電膜をパターニングすることが好ましい。
【００５５】
本発明で容量絶縁膜として用いられるＡＢＯ3で表されるペロブスカイト型の金属酸化物誘電体としては、ＳＴＯ〔ＳｒＴｉＯ3〕、ＢＴＯ〔ＢａＴｉＯ3〕、ＢＳＴ〔（Ｂａ，Ｓｒ）ＴｉＯ3〕、ＰＴＯ〔ＰｂＴｉＯ3〕、ＰＬＴ〔（Ｐｂ，Ｌａ）ＴｉＯ3〕、ＰＺＴ〔Ｐｂ（Ｚｒ，Ｔｉ）Ｏ3〕、ＰＬＺＴ〔（Ｐｂ，Ｌａ）（Ｚｒ，Ｔｉ）Ｏ3〕、ＰＮｂＴ〔（Ｐｂ，Ｎｂ）ＴｉＯ3〕、ＰＮｂＺＴ〔（Ｐｂ，Ｎｂ）（Ｚｒ，Ｔｉ）Ｏ3〕、およびこれらの金属酸化物中にＺｒが含まれる場合にはＺｒをＨｆ、ＭｎまたはＮｉの少なくとも１種によって置き換えた金属酸化物等をあげることができる。
【００５６】
この中でも、Ａ元素としてＰｂを含むものが好ましく、特にＰＴＯ、ＰＬＴ、ＰＬＺＴ、ＰＮｂＴ、ＰＮｂＺＴ、およびこれらの中でＺｒが含まれる場合にＺｒをＨｆ、ＭｎまたはＮｉの少なくとも１種によって置き換えた金属酸化物が好ましい。
【００５７】
本発明では、このようなＡＢＯ3で表されるペロブスカイト型結晶構造を有する金属酸化物誘電体膜を成長する方法として、結晶核の形成が結晶化補助導電膜により促進されるような成膜方法であれば、どのような成膜方法でも適用しうるが、成膜初期の第１の成膜条件と、その後の成膜における第２の成膜条件とが異なる成長方法が好ましい。即ち、従来のような導電性材料上に同一の条件で成膜を行う成長方法に対して、電極上にペロブスカイト型結晶構造の初期核形成または初期層形成を行う第一の成膜条件と、その後に、形成された初期核上にペロブスカイト型結晶構造の膜成長を行う第二の成膜条件とで成膜条件を変え、それぞれ最適な条件を選んで成膜することが好ましい。このような条件下で成膜することにより、配向性、結晶性、反転疲労ともに優れた薄膜を形成することが可能となる。ここで初期核とは、結晶核がアイランド状態で存在している状態であり、また、初期層とは、初期核が集まって連続層となった状態である。いずれの場合も、適当な条件で成膜することにより、良好な結晶核を含むものである。
【００５８】
このような成膜方法として、例えば、（ａ）第一の成膜条件で、金属酸化物誘電体の原料となる有機金属材料ガスのすべてを用いて、前記導電性材料上にペロブスカイト型結晶構造の初期核または初期層の形成を行い、第二の成膜条件で、この初期核または初期層の上にさらにペロブスカイト型結晶構造の膜成長を行う方法、および（ｂ）第一の成膜条件で、金属酸化物誘電体の原料となる有機金属材料ガスの一部のみを用いて、前記導電性材料上にペロブスカイト型結晶構造の初期核または初期層の形成を行い、第二の成膜条件で、この初期核または初期層上にさらにペロブスカイト型結晶構造の膜成長を行う方法を挙げることができる。
【００５９】
一般にペロブスカイト型結晶構造は、ＡＢＯ3で表されＡ元素はＡサイトに入り、Ｂ元素はＢサイトに入る。ここで、前記一般式中のＡ元素およびＢ元素としては複数の金属元素を含む場合もある。このようなペロブスカイト型結晶構造を有する金属酸化物誘電体膜を導電性材料上に気相成長を行う場合、上記（ａ）の金属酸化物誘電体膜を構成する元素の原料ガス種を全部用いて、第一の成膜条件で成膜する場合は、第一の成膜条件で初期核または膜厚方向に数分子程度結晶化した初期層のいずれかのペロブスカイト型結晶を形成した後に、自己制御性をもった原料ガス供給条件である第二の成膜条件で、さらに該初期核または該初期層の上に結晶を成長させることによって、導電性材料との界面より、配向性の揃ったペロブスカイト型結晶構造の成膜が可能となる。
【００６０】
ここで自己制御性のある成膜条件とは、組成が自発的に化学量論比に合い、配向の揃ったペロブスカイト型結晶構造が発生する原料ガス供給条件がある。例えば、ＰＺＴを成膜する場合の自己制御性をもった成膜条件について図１６を用いて説明する。この図には、はじめにＰｂ（ＤＰＭ）2流量０．２ＳＣＣＭ、Ｚｒ（ＯｔＢｕ）4流量０．０５ＳＣＣＭ、Ｔｉ（ＯｉＰｒ）4流量０．２５ＳＣＣＭ、ＮＯ2流量３．０ＳＣＣＭの条件で４０秒間成膜した後、Ｚｒ（ＯｔＢｕ）4流量０．２２５ＳＣＣＭ、Ｔｉ（ＯｉＰｒ）4流量０．２ＳＣＣＭ、ＮＯ2流量３．０ＳＣＣＭを一定にして、Ｐｂ原料流量を変化させたときの膜中の（Ｔｉ＋Ｚｒ）／Ｐｂ組成比の変化が示されている。
【００６１】
この時の成長中の真空容器内のガスの全圧は、５×１０-1Ｐａとした。基板としてはシリコン酸化膜を５００ｎｍ形成したシリコンウエハー上に、スパッタ法によりＰｔ膜を２００ｎｍ形成したものを用いた。成膜時間は６００秒間とし、この時の成長膜厚は約１００ｎｍであった。組成比は蛍光Ｘ線による組成分析より求めた。組成比はＰｂ流量が０．１５ＳＣＣＭのときに化学量論比に達するが、その後、Ｐｂ流量を０．２５ＳＣＣＭまで増加させても化学量論比を保っており、配向性の揃ったペロブスカイト構造の結晶ができていることがわかる。
【００６２】
このように一定の成膜条件内でＡ、ＢサイトすなわちＰｂとＺｒ、Ｔｉの組成を化学量論比に合わせる自己制御的な成膜が可能であることがわかる。これは、次のような原理に基づく、Ｐｂ有機金属材料ガスは、ＰＺＴ表面で分解し、酸化されてＰｂＯとなる。ＰＺＴ上のＰｂＯの付着係数は低く、Ｐｂ有機金属材料ガスをＰＺＴ表面に流すだけでは成膜は起こらない。ここに、ＴｉおよびＺｒを供給すると、表面上のＰｂＯは気相中に脱離する前に表面上でＴｉもしくはＺｒと結合し、表面上に固定される。従って、ある程度過剰にＰｂ原料を送ってもＴｉ、Ｚｒと結合できないＰｂは気相中に脱離するので、化学量論比が一致する自己制御領域があるのである。
【００６３】
ＰｔやＩｒといった電極上にＰＺＴ、ＢＳＴ等のペロブスカイト金属酸化物誘電体薄膜を成膜する上で最も重要であるのは、ＰｔやＩｒといった結晶構造が異なる基板上にペロブスカイトの結晶核を発生させることである。電極上へのペロブスカイト金属酸化物誘電体薄膜は、はじめに電極上で原料ガスの分解が起こり、構成元素の活性種が吸着し、これが合体して結晶核を形成し、この結晶核が成長し、合体層状化するという成長様式を取る。特に、結晶核が成長する時、構成元素の膜形成活性種の電極表面上での濃度は、下地電極上での原料の分解効率および付着係数、さらには、電極中へのこれらの拡散によって決まり、この表面濃度を成膜しようとしている物質の化学量論比に合わせなければ、ペロブスカイトの結晶核発生を起こすことができない。下地電極上での原料ガスの分解効率、および付着係数はＰＺＴ結晶状とは異なり、たとえ、厚膜形成後の膜の組成を化学量論比に合わせるように成膜条件を決定したとしても、結晶成長で最も重要である下部電極上での結晶発生時に化学量論比が合わないために結晶化しないのである。
【００６４】
さらに本発明者は、Ａサイトに入るＡ元素は、電極を構成する導電性材料と合金化しやすく、電極中に拡散しやすいことを見い出した。したがって、拡散により界面付近でＡ元素が欠乏する減少を防ぐために、第一の成膜条件については、Ａ元素を多めに供給することが好ましい。このときのＡ元素の増加量は、自己制御性のあるガス供給条件で成膜する第二の成膜条件を基準として、第一の成膜条件では、Ｂ元素に対するＡ元素の供給量を、１０倍程度までは、増加させることができる。このとき、Ａ元素またはＢ元素がいくつかの元素で構成される多元系の場合は、それらの供給量の総和により決められる。例えば、ＰＺＴを成膜する場合、下部電極および結晶化補助導電膜上でＰＺＴの核発生を起こすときの第一成膜条件を、その後ＰＺＴ結晶核上にＰＺＴを自己制御的に成膜するときの第二の成膜条件よりも、Ｐｂ原料の供給量が多くなるように最適化することによって、構成元素の活性種の表面の濃度を成膜しようとしている物質の化学量論比に合わせ、電極上で結晶核を発生させ、この結晶核上に良好な結晶を成長する。
【００６５】
すなわち、構成元素の中でＡ元素であるＰｂが最も下地電極と反応しやすく電極から喪失しやすい。Ｐｂと下地電極との反応は、成膜温度、および電極材料で決まり、成膜温度を高くするほど、電極との反応が大きくなるために、ＰＺＴの核発生を起こすときの成膜条件におけるＰｂの供給量を多くすることが好ましい。また、Ｐｔは、ＩｒやＲｕと比較して、Ｐｂとの反応性が大きいために、より多くのＰｂ原料を供給する必要がある。ＢＳＴの場合もＰｂほど顕著ではないが、同様に、Ｂａ原料を多く供給する必要がある。
【００６６】
特にＢ元素として、ＺｒとＴｉと両方の元素を用いる場合、Ｚｒ原料をＴｉ原料に比べて少なくする方が結晶性のよいＰＺＴ結晶核を形成できることを見い出した。これは、電極上におけるＺｒ原料の分解効率がＴｉ原料に比べて大きいからである。
【００６７】
次に前述の（ｂ）の方法では、第一の成膜条件でＡ元素またはＢ元素の原料ガスの一部を用いて初期核または初期層の形成を行って、さらに第二の成膜条件でその初期核または初期層上に成膜することができる。これは、初期核または初期層形成時には、より単純な組成を持つ物質の方が、ペロブスカイトの核発生を起こすための成膜条件を制御しやすいからである。
【００６８】
例えば、ＰＺＴを成膜する場合、ＰＴＯ、ＢＳＴの場合は、ＢＴＯもしくはＳＴＯのように単純な組成を持つ２元系の物質の方が、ペロブスカイトの核発生を起こすための成膜条件を制御しやすい。これは、組成比の制御が特に２元だけで済むためである。このような核形成を行う上で、形成された核が成長して連続膜になる前（即ち、初期核が形成されている状態）にＰＺＴまたはＢＳＴの自己制御領域における第二の成膜条件に変えて成膜を行っても良いし、また連続膜（即ち、初期層の状態）になってから第二の成膜条件に変えても良い。電極上で一旦ペロブスカイト型の結晶核ができてしまえば、構成元素の成膜活性種は、自己制御的にこの結晶核を中心に、結晶成長するために、結晶核上にＰＺＴを自己制御的に成膜するときの第二の成膜条件を変えることによって良好な結晶を得ることができる。
【００６９】
また、第一の成膜条件での初期核または初期膜の形成時間を制御することにより、初期核上に成長する金属酸化物膜の結晶粒径（グレインサイズ）を制御できる。、このような結晶粒径の制御を特に厳密に行うためには、第一の成膜条件で連続膜となる前の初期核形成まででとどめておくことが好ましい。
【００７０】
ここで用いる有機金属材料ガスは、強誘電体または高誘電体特性を有するＡＢＯ3で表されるペロブスカイト型結晶構造を形成する際に必要な有機金属の原料ガスであり、例えばＰＺＴ膜であれば、鉛ビスジピバロイルメタナート（Ｐｂ（ＤＰＭ）2）、テトラターシャリーブトキシジルコン（Ｚｒ（ＯｔＢｕ）4）、テトライソプロポキシチタン（Ｔｉ（ＯｉＰｒ）4）等のガスが一例として挙げられる。例えば、ＢＳＴ膜であれば、バリウムビスジピバロイルメタナート（Ｂａ（ＤＰＭ）2）、ストロンチウムビスジピバロイルメタナート（Ｓｒ（ＤＰＭ）2）、テトライソプロポキシチタン（Ｔｉ（ＯｉＰｒ）4）等のガスが挙げられる。
【００７１】
また、有機金属材料ガスが、導電性材料上で合金化しないように表面上で十分酸化させ、酸素欠損を起こさせないために、有機金属材料ガスの他に、酸化ガスを使用することが好ましく、酸化ガスとして、二酸化窒素、オゾン、酸素、酸素イオン、酸素ラジカルを用いることができ、特に酸化力の強い二酸化窒素が好ましい。
【００７２】
本発明の成膜時の圧力は、成膜方法に合わせた圧力を適宜用いることができるが、前述の（ａ）および（ｂ）による方法では、成膜時の全圧を１Ｐａ以下にすることが好ましく、低圧にすることにより、低温での成膜が可能であり、さらに高度に配向した膜の成膜が可能である。尚、成膜速度等を考慮すると、圧力は１×１０-1Ｐａ以上が好ましい。これらの圧力範囲では、４５０℃以下であっても、ほぼ１００％のＰＺＴが、ＰＺＴ（１００）の方位に配向していることを見い出した。この温度は、従来方法の成膜温度とに比べて、１５０℃程度以上の低い成膜温度である。
【００７３】
次に本発明の異なる態様を説明する。この態様では、金属酸化物誘電体膜の成膜の際に成膜活性種形成の触媒作用のある材料で形成された結晶化補助導電膜が、半導体装置面積の１０％以上を被覆するように設けられている。結晶化補助導電膜の面積を大きくすると、成膜室内の原料ガス分圧を安定化することができる。
【００７４】
気相成長において成膜の再現性を得るためには成膜室内の原料ガス分圧を一定に保つ必要がある。下部電極上で核形成が起こる時、成膜室内の原料ガス分圧は、マスフローコントローラを介して成膜室内に供給される原料ガス量とポンプによって排気される量および基板上で成膜に消費される量によって決まる。下部電極表面における原料ガスの分解効率とシリコン酸化膜等の絶縁膜上における原料ガスの分解効率は大きく異なり、先に述べたように下部電極を先に加工して、基板上の下部電極とシリコン酸化膜の比率が大きく変わった場合、成膜室内の原料ガス分圧が大きく変化し、成膜の再現性が得られなくなる。
【００７５】
実際の電子デバイス製造工程では、様々な下部電極パターン上への成膜が必要であるが、パターンが変わることにより、下部電極とシリコン酸化膜等の絶縁膜の比率が変わり、原料ガス分圧が変化する。
【００７６】
そこで本発明のように、下部電極と同じように成膜の際に触媒作用のある材料で形成された結晶化補助導電膜の面積を大きくすると、下部電極の占める比率が変化しても、ウエハー上における下部電極材料（＝下部電極＋結晶化補助導電膜）が占める面積割合はほとんど変化しない。従って、成膜室内の原料ガス分圧は、デバイスパターンによらず安定し、再現性のよい成膜ができる。
【００７７】
一般に、容量素子アレイの占める面積は、チップとして切り出した半導体装置の１／１０〜１／１０００程度であり、最近は微細化にともない１／１０００程度が多くなってきている。従って、結晶化補助導電膜の面積を半導体装置面積の１０％以上とすることで、成膜の安定化を図ることができる。成膜の安定化は結晶化補助導電膜の面積を大きくするほど効果が大きいので、２０％以上、特に４０％以上、さらに６０％以上とすることが好ましい。
【００７８】
この場合、結晶化補助導電膜のパターン形状はどのようなものであってもよい。また、この場合も下部電極と結晶化補助導電膜が同一レベルの平面内にあることが多いが、金属酸化物誘電体膜の成膜直前に表面に露出している限り、下部電極と結晶化補助導電膜の間にどのような高低差があってもよい。パターンの例として、例えば図１〜図６等において、アレイ周囲の結晶化補助導電膜の面積やパターンの繰り返しを大きくすれば、前述の結晶化の効果と成膜の安定化の効果の両方が得られる。
【００７９】
この態様における結晶化補助導電膜の材料、製造方法等は前述のアレイ領域の最外周の下部電極から成膜活性種の拡散距離以下の距離に設けて結晶化を改良するための態様の場合と全く同様である。
【００８０】
さらに、結晶化補助導電膜に対して特定の電位を与えることも可能であり、例えば結晶化補助導電膜を接地すると、電子デバイスが高速動作時に生ずる外部ノイズによる読み取り誤動作が減少させることができる。これは、下部配線部において生じた電界が、接地された結晶化補助導電膜によって遮蔽され、容量部に影響を及ぼしにくくなるためであると推察される。
【００８１】
このような目的で用いるときには、結晶化補助導電膜の面積は特にできるだけ大きいほうが好ましい。
【００８２】
【実施例】
以下に実施例を示して、本発明をさらに具体的に説明する。
【００８３】
（成膜装置）
本発明で用いる薄膜気相成長装置の一例について概略図を図７に示す。この装置は交換室、真空容器、原料供給系を備えており、交換室には複数枚の８インチウエハーが収納できる。
【００８４】
真空容器４０６の材質は熱伝導の良いものが好ましく、例えば、アルミニウム、ステンレス等を使用できるが、特に熱伝導性の良いアルミニウムが好ましい。真空容器は、壁加熱手段であるヒータ４１６によって所定の温度に加熱できるようになっている。真空容器を熱伝導の良い材料によって形成することにより、真空容器内壁を均一に加熱することができる。
【００８５】
石英製のサセプター４０３の上には、ウエハー４１７がデバイスが形成面を上向きにして設置される。石英製サセプター４０３には、直径５ｍｍの穴４０１が３点開いており、これを通して、石英製ピン４０２が上下して、ウエハーを搬送機からサセプター４０３に乗せ替える。ウエハーが石英製サセプター上にのった後は、これらのピン用の穴はウエハー自身によって塞がれる。石英製サセプター上にウエハーが設置された状態で、ウエハー下部のヒータ室４０５と上部の成長ガスの導入される真空容器４０６は分離される。
【００８６】
真空容器４０６の内壁は、前記のヒーター４１６（壁加熱手段）により、有機金属材料ガスが十分な蒸気圧を持つ温度以上でかつ有機金属材料ガスの分解温度以下の温度に設定できる。すなわち、有機金属材料ガスは数種の原料を含むため、有機金属材料ガスの一部または全部が液化または固化または非平衡的に付着することにより、あるいは有機金属材料ガスが分解することにより、ウエハーに作用する有機金属材料ガスの組成比のバランスがくずれ、結晶構造が崩れることを防ぐことができる。また、壁に有機金属材料や分解物が付着し難いので、それが剥がれて生じるパーティクルの発生を防止することができる。そこで、有機金属材料ガスが内壁上で凝縮しない十分な脱離速度を持つ温度以上で、かつ分解する温度以下に制御することが好ましい。
【００８７】
この図で示した装置の例では、真空容器の排気ラインとして、メイン排気ライン４１０とサブ排気ライン４１１の２つが設けられている。メイン排気ラインはメインゲートバルブ４１２を介してターボポンプ４０７につながっている。サブ排気ライン４１１はバルブ４１３を介し、さらに水冷トラップ４１４を通してターボポンプ４０７につながっている。成膜中はメインゲートバルブ４１２を閉じ、バルブ４１３を開けて、サブ排気ライン４１１を通して排気する。このような構成をとることによって、ターボポンプ４０７中での有機金属材料ガスの固化、液化を妨ぐことができるので、ターボポンプ４０７の寿命を延ばすことができる効果が得られる。また、サブ排気ライン４１１と、水冷トラップ４１４の間にコンダクタンスを調節できるバルブ４１５を導入し、このコンダクタンスを調節することによって、真空容器内の成膜ガスの全圧を変化させても良い。有機金属材料ガスを流さないときは、メインゲートバルブ４１２も開けることによって排気速度を高め、より高真空を維持できるという効果が得られる。また、これを使って、真空容器内の有機金属材料ガス分圧を急激に下げることができるという効果も得られる。メインゲートバルブ４１２、バルブ４１３は真空容器４０６内に埋め込んであり、均一に加熱できるようになっている。
【００８８】
図８には原料供給系の一部の概略図を示す。有機金属材料ガスは室温では固体または液体であり、シリンダー５０１内に保存される。シリンダー５０１上にはバルブ５０２があり、バルブ５０２と供給系間のフランジ５０３より切り離し原料を交換することができる。
【００８９】
シリンダー５０１からの配管はストップバルブ５０５を介してマスフローコントローラ５０４につながり、その後二股に分岐し、それぞれストップバルブ５０６，５０７を介して真空容器５０８および水冷トラップ５０９を介してポンプ５１２につながっている。これらの配管、マスフローコントローラ５０４、バルブ５０２，５０５，５０６，５０７等の原料供給系の有機金属材料ガスが接触する部分には加熱手段５１３が設けられており、有機金属材料ガスが液化したり固化したりしないように、十分な蒸気圧を持つ温度以上でかつ有機金属材料ガスの分解温度以下の温度に設定することができる。本発明で用いる装置においては、マスフローコントローラにより原料ガスの流量を調節するが、キャリアガスを使用しないで直接原料ガスの流量を制御することが好ましいためであり、本発明はマスフローコントローラによる流量制御には限定されるものではない。
【００９０】
成膜時は、まず、バルブ５０２，５０５，５０６を開け、シリンダー５０１内の有機金属材料ガスの自圧によってマスフローコントローラ５０４を駆動し、ポンプ５１２にガスを排気して、この間にマスフローコントローラ５０４のガス流量の安定化を図る。次ぎに、バルブ５０６を閉じ、バルブ５０７を開けることによって正確に流量をコントロールされた有機金属材料ガスを真空容器内に供給することができる。それぞれの有機金属材料ガスおよび酸化ガスは、独立した原料供給用配管４１８（図７）で真空容器に導入され、真空容器内ではじめて混合される。すなわち、酸化ガスと有機金属材料ガスが、真空容器に導入される前に接触しない構造となっている。
【００９１】
以上説明したような装置を用いることにより、成膜に必要な有機金属材料ガスおよび酸化ガスのみを真空容器内に導入することが可能になり、本発明の成膜条件を容易に実現できる。
【００９２】
容量電極上への有機金属材料ガスを用いた気相成長方法において、酸化ガスとして二酸化窒素を用いることが可能である。酸化ガスの配管に二酸化窒素を流せば良い。
【００９３】
成膜中の真空容器の全圧については、サブ排気ライン４１１（図７）の排気量とマスフローコントローラ５０４（図８）の流量を調節することにより、１Ｐａ以下にすることが可能である。
【００９４】
例えば、ＰＺＴ膜の成膜を例にとって本発明の成膜方法の実施形態について説明する。ＰＺＴを成膜するときの代表的な原料、原料温度、マスフローコントローラ温度はＰｂ原料として鉛ビスジピバロイルメタナート（Ｐｂ（ＤＰＭ）2）、原料温度１７７℃、マスフローコントローラ温度２００℃、Ｚｒ原料としてテトラターシャリーブトキシジルコン（Ｚｒ（ＯｔＢｕ）4）、原料温度７０℃、マスフローコントローラ温度１５０℃、Ｔｉ原料としてテトライソプロポキシチタン（Ｔｉ（ＯｉＰｒ）4）、原料温度７５℃、マスフローコントローラ温度１５０℃であり、ＮＯ2のマスフロー温度は１５０℃、真空容器の内壁温度は１８０℃である。
【００９５】
（成膜実験−１）
実験には、図１に示す下部電極のパターンを用いた。シリコン酸化膜上に下部電極としてＰｔを用いて２μｍ角、隣接する下部電極間の距離２μｍとして、１００個×１００個のアレイとして０．４ｍｍ角の領域内に形成した。分離されたそれぞれの下部電極にはＷのプラグとこれに接続するＡｌ配線があり、個々の容量の電気特性が測定できる様になっている。この容量アレイが、４×４ｍｍのチップ内に１個ずつ配置されており、６インチウエハー全面に形成されている。
【００９６】
図１のように下部電極アレイ領域にのみＰｔを有する基板と、図２のように下部電極アレイの周囲に、周辺下部電極から２μｍだけ離した結晶化補助導電膜３０４をＰｔを用いて大きな面積に設け、アレイ領域以外のチップ部分全面をＰｔで覆う基板とを用意した。そして、基板表面にＰＺＴを成膜し、上部電極を形成してから容量素子を完成し、個々の容量素子の特性を比較した。
【００９７】
成膜温度４３０℃で、はじめに第１の成膜条件としてビスジピバロイルメタナート鉛（Ｐｂ（ＤＰＭ）2）流量０．２ＳＣＣＭ、チタンイソプロポキシド（Ｔｉ（ＯｉＰｒ）4）流量０．２５ＳＣＣＭ、ＮＯ2流量３．０ＳＣＣＭの条件で４０秒間成膜し、アイランド状のチタン酸鉛の結晶核を形成した後、第２の成膜条件としてＰｂ（ＤＰＭ）2流量０．２５ＳＣＣＭ、ジルコニウムブトキシド（Ｚｒ（ＯｔＢｕ）4）流量０．２２５ＳＣＣＭ、Ｔｉ（ＯｉＰｒ）4流量０．２ＳＣＣＭ、ＮＯ2流量３．０ＳＣＣＭの条件で１２００秒間成膜し、ＰＺＴを２００ｎｍ厚に成膜した。また、この時の成長中の真空容器内のガスの全圧は、５×１０-1Ｐａとした。この成膜条件はＰｔを６インチウエハー全面に形成した時、この基板上で良好なＰＺＴ結晶が得られ、従って良好なヒステリシス特性が得られる条件である。尚、第１の成膜条件でアイランド状ではなく、層状になるまでチタン酸鉛の結晶核を形成してもよい。
【００９８】
図９に、２μｍ角容量のヒステリシス特性を比較した結果を示す。アレイ部以外のチップ部分全面にもＰｔを有する基板の場合には、図９（ｂ）に示すように良好なヒステリシス特性が得られ、２μｍ角の微細なＰｔ下部電極上で良好なＰＺＴ結晶が形成されていることがわかる。一方、アレイ領域にのみＰｔを有する基板の場合には、図９（ａ）に示すようにヒステリシス特性は得られず、ＰＺＴ結晶は形成されていない。
【００９９】
つまり、微細化された電極上では、従来の方法では、ＰＺＴの結晶化が起こらないのに対して、本発明ではウエハー全面を下部電極材料で覆った場合と同一の成膜条件で、微細に分離された下部電極上に誘電体膜結晶を形成でき、良好な電気特性が得られることがわかる。
【０１００】
実際に、電子デバイスでは下部の配線との接続孔が必要であるため、先にこの部分の結晶化補助導電膜を取り除く場合も有る。そこで、アレイ部以外のチップ部に形成した下部電極材料に２μｍ角の穴をランダムに１００個開孔し下地シリコン酸化膜を露出させた基板を用いて同様の実験を行ったが、全面を下地電極材料によって覆った場合と同様に２μｍ角下地電極上で良好なヒステリシス特性が得られた。
【０１０１】
従って、アレイ領域の周囲ウエハー全面に渡って、下部電極と同じ材料で形成された結晶化補助導電膜の広い領域があることが本質であって、その電極材料膜中に微細なシリコン酸化膜開口領域があっても、微細に分離された下部電極上に誘電体膜結晶を形成でき、良好な電気特性が得られる。
【０１０２】
（成膜実験−２）
次に、Ｐｔの下部電極の大きさを０．５μｍ角、１μｍ角、２μｍ角、５μｍ角、１０μｍ角、５０μｍ角、１００μｍ角に変更したときの特性を比較した。下部電極間の分離幅は、すべて２μｍと一定にし、また下部電極アレイ領域の大きさも０．４ｍｍ角と一定にした。容量アレイが、４×４ｍｍのチップ内に１個ずつ配置されており、６インチウエハー全面に形成され、個々の容量の特性が測れるようになっている点は成膜実験−１と同じである。その他の条件は成膜実験−１と同様にして、ＰＺＴを２００ｎｍの厚さに成膜した。
【０１０３】
図１０は、アレイ領域の下部電極のみをＰｔで形成した場合の容量のヒステリシス特性を示し、図１１は、下部電極アレイ以外のチップ部分全面にＰｔの結晶化補助導電膜を設けた場合の容量のヒステリシス特性を示すグラフである。
【０１０４】
図１１の結果から明らかに、Ｐｔ結晶化補助導電膜を設けた場合は、下部電極が０．５μｍ角まで小さくなったときでも良好なヒステリシス特性が得られ、パターン依存性がないことがわかる。一方、図１０の結果からわかるように、Ｐｔで下部電極のみを形成した基板の場合には、５０μｍ角以上ではヒステリシス特性が得られるものの、１０μｍ角以下ではヒステリシス特性は得られず、パターン依存性が大きい。
【０１０５】
次に、この時の２μｍ角と１００μｍ角の下地電極上のＰＺＴ組成をＥＤＸ法（エネルギー分散Ｘ線分光分析法）によって調べた。Ｐｔ結晶化補助導電膜を形成した基板の場合には、２μｍ角、１００μｍ角共ＰＺＴの化学的量論比が合っているが、Ｐｔ結晶化補助導電膜を設けなかった基板の場合には、１００μｍ角ではＰＺＴの化学的量論比が合っているものの、２μｍ角ではＰｂが不足していた。従って、特にＰＺＴとＰｔという組み合わせでは、ウエハー内の下部電極の他の大部分がＰｔによって覆われた状態にすることによって、微少電極上におけるＰｂの組成を増大させる効果があることがわかる。
【０１０６】
（成膜実験−３）
この成膜実験では、６インチウエハーの中心に、図２、図３に示すような０．４ｍｍ角の下部電極アレイ領域とそれを取り囲む幅２ｍｍのＰｔ結晶化補助導電膜を設け、アレイ部内の下部電極間の分離幅（ｑ）と、アレイ周辺の下部電極とＰｔ結晶化補助導電膜との距離（ｄ）を等しくし、その距離（ｄ（＝ｑ））を変化させて、各容量素子のヒステリシス特性を比較した。下部電極自体の大きさは２×２μｍ角一定とした。その他の条件は成膜実験−１と同様にして、ＰＺＴを２００ｎｍの厚さに成膜した。
【０１０７】
図１２に、ヒステリシス特性を比較した結果を示す。この図から、この成膜条件では分離部分の距離が１０μｍ以上では良好なヒステリシス特性が得られないことがわかる。Ｐｔ上で分解形成された活性種は、拡散によって、微細に分離されたＰｔ下部電極上に供給されるが、分離領域のシリコン酸化膜上における活性種の付着係数が小さいために、シリコン酸化膜上で再蒸発を起こすと考えられる。４３０℃の成膜温度では、活性種が再蒸発せずに拡散によって広がることができる距離が１０μｍ未満であり、それ以上分離領域幅が広がると、活性種が微細に分離されたＰｔ下部電極上に十分到達することができず、組成が化学的量論比からはずれ、結晶化が起こらないものと推察される。従って、この分離部の最大値は基板温度によって変化し、基板温度が高くなると減少する傾向にある。これは、酸化膜上における活性種の再蒸発が促進されるからであると考えられる。
【０１０８】
（デバイス製造例１）
デバイス製造例１を、図１３を参照しながら説明する。まず、ウエット酸化によりシリコン基板６００に分離用酸化膜６０６を形成して、素子領域を区画分離した。その後、ボロン、リン等の不純物をイオン注入し、ｎ型およびｐ型のウェルを形成した。この後、ゲートおよび拡散層を以下のように形成した。まず、ゲート酸化膜６０１をウエット酸化によって形成した後、ゲートとなるポリシリコン６０２を成膜し、エッチングした。このポリシリコン膜上にシリコン酸化膜を成膜した後、エッチバックして、側壁酸化膜６０３を形成した。次に、ボロン、砒素等の不純物をイオン注入し、ｎ型およびｐ型の拡散層６０５を形成した。さらに、この上にＴｉ膜を成膜した後、シリコンと反応させ、未反応のＴｉをエッチングにより除去することにより、ゲート６０４および拡散層６０５の表面をシリサイド化した。以上の工程により、図１３（Ａ）に示すような、分離用酸化膜６０６によって分離されたｎ型およびｐ型のＭＯＳ型トランジスタがシリコン基板上に形成される。
【０１０９】
次にコンタクトおよび下部電極を図１３（Ｂ）に示すように形成した。先ず、第一層間絶縁膜６０７としてシリコン酸化膜又はボロン等の不純物を含んだシリコン酸化膜（ＢＰＳＧ）を成膜した後、ＣＭＰ法により平坦化した。次に、コンタクトをエッチングにより開口した後、ｎ型およびｐ型それぞれの拡散層に対して不純物を注入し、７５０℃で１０秒の熱処理を行った。この後、バリアメタルとしてＴｉおよびＴｉＮを成膜した。
【０１１０】
この上にタングステンをＣＶＤ法により成膜した後、ＣＭＰによりタングステンのプラグ６０８を形成した。タングステンのプラグは、タングステンのＣＶＤ後、エッチバックによって形成しても良い。この上に、容量下部電極層として、Ｔｉ膜６０９およびＴｉＮ膜６１０を連続してスパッタし、その上に厚さ１００ｎｍのＰｔ膜６１１を形成した。このとき、Ｐｔ膜は３００℃程度の高温でスパッタすることが好ましい。
【０１１１】
次に、ドライエッチングにより下部電極をそれぞれ分離すると共に、下部配線引出しのための開口部、およびその他デバイス構造上、下部電極材料膜（Ｐｔ／ＴｉＮ／Ｔｉ膜）が存在してはならない箇所の下部電極材料膜を除去する以外は、ウエハー全面に下部電極材料膜が残るようにして結晶化補助導電膜６１５を形成した。このときの下部電極パターンは、下部電極の大きさが１μｍ角で、下部電極同士の分離距離が１．５μｍで、２５０×２５０μｍの範囲に１００×１００個が配列されたパターンである。そして結晶化補助導電膜がアレイ領域の周辺を取り囲んでおり（図２のように）、周辺下部電極と結晶化補助導電膜との間の距離は２μｍとした。
【０１１２】
次に、この表面に図１３（Ｃ）に示すように、ＰＺＴ膜６１２を厚さ２００ｎｍに形成した。このＰＺＴ膜の成膜条件は、（成膜実験−１）と同じである。
【０１１３】
次に、図１３（Ｄ）に示すように、ＩｒＯ2膜６１３およびＩｒ膜６１４をスパッタリング法により成膜し、ドライエッチングによって、容量上部電極層とこれをつなぐプレート線を形成し、ＰＺＴを容量絶縁膜として有する容量素子を完成した。この上に、パッシベーション膜６１７としてシリコン酸化膜およびＳｉＯＮ膜を形成した後、配線パッド部を開口し、電気特性の評価を行った。
【０１１４】
このように形成した容量の電気特性を評価するために、１μｍ角のＰＺＴ容量を５０００個並列接続し、その特性を測定したところ、反転と非反転電荷の差として１０μＣ／ｃｍ2以上の値が得られ、良好な誘電特性を示した。疲労特性および保持特性等も良好であった。また、ゲート長０．２６μｍのトランジスタにおける特性を評価したところ、ｐ型、ｎ型ともにしきい値Ｖｔのばらつきはウエハー全面で１０％以下であり、良好であった。さらに、０．４μｍ角の容量下部コンタクトの抵抗を、コンタクト・チェーンにより測定したところ、コンタクト１個当たりの抵抗は１０Ωｃｍ以下であり良好であった。また、ノイズに対する耐性も高かった。また、上述のような工程をとることによって、上部電極をプレート線と共用させることができるため、他にプレート線を形成する必要が無く、製造コストの低減およびプレート線形成時に誘起される誘電体膜の劣化を最小に抑えることができるという効果が得られる。
【０１１５】
（デバイスの製造例２）
デバイス製造例２を、図１４を参照しながら説明する。タングステンのプラグの作製までは、デバイス製造例１と同様に行い、この上に、Ｔｉ、ＴｉＮを成膜した。その後スパッタ法によりＡｌＣｕを成膜し、ドライエッチング法により第一のアルミ配線７０１を形成し、図１４（Ａ）に示すようなｎ型およびｐ型のＭＯＳ型トランジスタ上に第一のアルミ配線を有する構造を形成した。
【０１１６】
次にビアおよび第二のアルミ配線を図１４（Ｂ）に示すように形成した。先ず、第二層間絶縁膜７０２としてシリコン酸化膜又はボロン等の不純物を含んだシリコン酸化膜（ＢＰＳＧ）を成膜した後、ＣＭＰ法により平坦化した。
【０１１７】
次に、ビアホールをエッチングにより開口した後、バリアメタルとしてＴｉおよびＴｉＮを成膜した。この上にタングステンをＣＶＤ法により成膜した後、ＣＭＰによりタングステンのプラグ７０３を形成した。タングステンのプラグは、タングステンのＣＶＤ後、エッチバックによって形成しても良い。この上に、ＴｉおよびＴｉＮをスパッタ法により形成し、さらに銅添加アルミニウム膜をスパッタ法により形成した後、ドライエッチング法により第二のアルミ配線７０４を形成した。さらにその上に、第三層間絶縁膜７０５としてシリコン酸化膜またはボロン等の不純物を含んだシリコン酸化膜（ＢＰＳＧ）を成膜した後、ＣＭＰ法により平坦化した。次にビアホールをエッチングにより開口した後、バリアメタルとしてＴｉおよびＴｉＮを成膜した。この上にタングステンをＣＶＤ法により成膜した後、ＣＭＰ法によりタングステンのプラグ７０６を形成した。タングステンのプラグは、タングステンのＣＶＤ後、エッチバックによって形成しても良い。
【０１１８】
このアルミ配線、層間膜、ビア形成を繰り返すことによって、所望の数の配線層を形成することができる。最後のタングステンプラグ上に、Ｔｉ膜７０７、ＴｉＮ膜７０８を連続してスパッタし、その上に１００ｎｍのＰｔ膜７０９を形成した。このとき、Ｐｔ膜は３００℃程度の高温でスパッタすることが好ましい。
【０１１９】
次に、デバイス製造例１と同様に、ドライエッチングにより下部電極をそれぞれ分離すると共に、下部配線引出しのための開口部、およびその他デバイス構造上、下部電極材料膜（Ｐｔ／ＴｉＮ／Ｔｉ膜）が存在してはならない箇所の下部電極材料膜を除去する以外は、ウエハー全面に下部電極材料膜が残るようにして結晶化補助導電膜７１０を形成した。このときのパターンはデバイス製造例１と同じにした。
【０１２０】
次に、図１４（Ｃ）に示すように、ＰＺＴ膜７１１をデバイス製造例１と同様の条件で厚さ２００ｎｍで全面に形成した。その後ＩｒＯ2膜７１３およびＩｒ膜７１４をスパッタリング法により成膜し、続いてドライエッチングして、容量上部電極層とこれをつなぐプレート線を形成し、ＰＺＴを容量絶縁膜として有する容量素子を完成した。この上に、パッシベーション膜７１７としてシリコン酸化膜およびＳｉＯＮ膜を形成した後、配線パッド部を開口し、電気特性の評価を行った。
【０１２１】
このように製造した容量の評価を、デバイス製造例１と同様に行った。その結果、反転と非反転電荷の差として１０μＣ／ｃｍ2以上の値が得られ、良好な誘電特性を示し、疲労特性および保持特性等も良好であった。また、ゲート長０．２６μｍのトランジスタにおける特性を評価は、ｐ型、ｎ型ともにしきい値Ｖｔのばらつきはウエハー全面で１０％以下であり、良好であった。さらに、０．４μｍ角の容量下部コンタクトの抵抗を、コンタクト・チェーンにより測定した結果、コンタクト１個当たりの抵抗は１０Ωｃｍ以下であり良好であった。また、ノイズに対する耐性も高かった。
【０１２２】
（デバイス製造例３）
この製造例では、下部配線を銅配線としたものである。図１５を参照しながら説明する。まず、ウエット酸化によりシリコン基板に分離用酸化膜８０６を形成した。その後、ボロン、リン等の不純物をイオン注入し、ｎ型およびｐ型のウェルを形成した。この後、ゲートおよび拡散層を以下のように形成した。図１５（Ａ）に示すように、まず、ゲート酸化膜８０１をウエット酸化によって形成した後、ゲートとなるポリシリコン８０２を成膜し、エッチングした。このポリシリコン膜上にシリコン酸化膜を成膜した後、エッチバックして、側壁酸化膜を形成した（図示を省略した。）。次に、ボロン、砒素等の不純物をイオン注入し、ｎ型およびｐ型の拡散層を形成した。さらに、この上にＴｉ膜を成膜した後、シリコンと反応させ、未反応のＴｉをエッチングにより除去することにより、Ｔｉシリサイドをゲート８０４および拡散層８０５に形成した。このまでの工程により、分離用酸化膜８０６によって分離されたｎ型およびｐ型のＭＯＳ型トランジスタがシリコン基板上に形成される。
【０１２３】
このような構造の上に、第一層間絶縁膜８０７としてシリコン酸化膜又はボロン等の不純物を含んだシリコン酸化膜（ＢＰＳＧ）を成膜した後、ＣＭＰ法により平坦化した。次に、配線溝８０８およびコンタクトホール８０９をエッチングにより開口した。その後、開口よりｎ型およびｐ型それぞれの拡散層に対して不純物を注入し、７５０℃で１０秒の熱処理を行った。ここまでの工程により、図１５（Ａ）の構造が形成される。
【０１２４】
次に、図１５（Ｂ）に示すように、バリアメタルとしてＴａを成膜し、この上にＣｕをスパッタ法により成膜した後、これをシード層としてメッキ法によりＣｕをコンタクトおよび配線溝内に埋め、さらに、ＣＭＰによりＣｕ配線８１０を分離した。さらにこの上に第二層間絶縁膜８１１としてシリコン酸化膜およびＣＭＰのエッチストッパ膜としてシリコン窒化膜を形成後、配線溝８１２およびスルーホール８１３をエッチングにより開口した。
【０１２５】
次に図１５（Ｃ）に示すように、この後、バリアメタルとしてＴａを成膜し、この上にＣｕをスパッタ法により成膜した後、これをシード層としてメッキ法によりＣｕをコンタクトおよび配線溝内に埋め、さらに、ＣＭＰにより配線を分離した。このデュアルダマシンプロセスを繰り返すことによって、所望の数の配線層を形成することができる。この上にさらに第三層間絶縁膜８１４としてシリコン酸化膜およびＣＭＰのエッチストッパ膜としてシリコン窒化膜を形成後、スルーホール部をエッチングにより開口した。この後、バリアメタルとしてＴａを成膜した。この上にＣｕをスパッタ法により成膜した後、これをシード層としてメッキ法によりＣｕをスルーホール部内に埋めた。さらに、ＣＭＰによりプラグ８１５を分離した。このプラグの形成にはタングステンを用いても良い。タングステンプラグを形成する場合には、メッキ法の変わりにＣＶＤ法によってスルーホールを埋める。また、バリアメタルとしてＴｉＮ／Ｔｉを用いる。
【０１２６】
最後のプラグ上に、Ｔｉ膜８２４、ＴｉＮ膜８２５を連続してスパッタし、その上に１００ｎｍのＰｔ膜８２６を形成した。このとき、Ｐｔ膜は３００℃程度の高温でスパッタすることが好ましい。
【０１２７】
次に、デバイス製造例１と同様に、ドライエッチングにより下部電極をそれぞれ分離すると共に、下部配線引出しのための開口部、およびその他デバイス構造上、下部電極材料膜（Ｐｔ／ＴｉＮ／Ｔｉ膜）が存在してはならない箇所の下部電極材料膜を除去する以外は、ウエハー全面に下部電極材料膜が残るようにして結晶化補助導電膜７１０を形成した。このときのパターンはデバイス製造例１と同じにした。
【０１２８】
次に、ＰＺＴ膜８２７をデバイス製造例１と同様の条件で厚さ２００ｎｍで全面に形成した。その後、ＩｒＯ2膜８２８およびＩｒ膜８２９をスパッタリング法により成膜し、ドライエッチングによって、容量上部電極層とこれをつなぐプレート線を形成し、ＰＺＴを容量絶縁膜として有する容量素子を完成した。この上に、パッシベーション膜８３０としてシリコン酸化膜およびＳｉＯＮ膜を形成した後、配線パッド部を開口し、電気特性の評価を行った。
【０１２９】
このように製造した容量の評価を、デバイス製造例１と同様に行った。その結果、反転と非反転電荷の差として１０μＣ／ｃｍ2以上の値が得られ、良好な誘電特性を示し、疲労特性および保持特性等も良好であった。また、ゲート長０．２６μｍのトランジスタにおける特性を評価は、ｐ型、ｎ型ともにしきい値Ｖｔのばらつきはウエハー全面で１０％以下であり、良好であった。さらに、０．４μｍ角の容量下部コンタクトの抵抗を、コンタクト・チェーンにより測定した結果、コンタクト１個当たりの抵抗は１０Ωｃｍ以下であり良好であった。また、ノイズに対する耐性も高かった。
【０１３０】
以上のデバイスの製造例１〜３においてタングステンもしくは銅を用いたコンタクトについて述べたが、同様にポリシリコンを用いたコンタクトにおいても、強誘電体容量特性、トランジスタ特性、コンタクト抵抗ともに良好であった。
【０１３１】
【発明の効果】
本発明によれば、素子構造が微小化された場合であっても、特性および信頼性に優れた容量素子を有する半導体装置を提供することができる。
【０１３２】
また、本発明によれば、容量素子を有する半導体装置のノイズ耐性に優れた構造を提供することができる。
【０１３３】
さらに本発明によれば、素子構造が微小化された場合であっても、金属酸化物誘電体、特にペロブスカイト構造の結晶化を低温にて確実に行い、特性および信頼性に優れた容量素子を有する半導体装置の生産性の良い製造方法を提供することができる。
【０１３４】
さらに本発明によれば、容量素子を有する半導体装置のノイズ耐性に優れた構造の製造方法を提供することができる。
【図面の簡単な説明】
【図１】半導体ウエハー上のチップおよび下部電極アレイの配列を模式的に示す図（Ａ）、および下部電極アレイの拡大図（Ｂ）である。
【図２】下部電極アレイと結晶化補助導電膜のパターンの１例を示す図である。
【図３】下部電極アレイと結晶化補助導電膜のパターンの１例を示す図である。
【図４】下部電極アレイと結晶化補助導電膜のパターンの１例を示す図である。
【図５】下部電極アレイと結晶化補助導電膜のパターンの１例を示す図である。
【図６】下部電極アレイと結晶化補助導電膜のパターンの１例を示す図である。
【図７】本発明で用いる薄膜気相成長装置の真空容器の断面を示す概略図である。
【図８】本発明で用いる薄膜気相成長装置の原料供給系を示す概略図である。
【図９】結晶化補助導電膜の有無による容量素子のヒステリシス特性の比較を示す図である。
【図１０】結晶化補助導電膜を用いなかったときの容量素子のステリシス特性の示す図である。
【図１１】結晶化補助導電膜を用いたときの容量素子のステリシス特性の示す図である。
【図１２】下部電極の分離幅および下部電極と結晶化補助導電膜の距離を変化させた時の容量素子のヒステリシス特性の比較を示す図である。
【図１３】デバイス製造例１の製造工程を示す模式図である。
【図１４】デバイス製造例２の製造工程を示す模式図である。
【図１５】デバイス製造例３の製造工程を示す模式図である。
【図１６】Ｐｂ原料流量を変化させたときの膜中の（Ｔｉ＋Ｚｒ）／Ｐｂ組成比の変化を示すグラフである。
【図１７】従来の容量加工工程を示す概略図である。
【図１８】従来の容量加工工程を示す概略図である。
【符号の説明】
１０１ 下部電極
１０２ 容量絶縁膜
１０３ 上部電極
１０４ テーパー部
１０５ 下部電極
１０６ 容量絶縁膜
１０７ 上部電極
１１０ 半導体基板
１１１ 素子分離領域
１１２ ソース・ドレイン領域
１１３ ゲート電極
１１４ 層間絶縁膜
１１５ メタルプラグ
３０１ ウェハー
３０２ チップ
３０３ アレイ領域
３０４ 下部電極
３０５ 結晶化補助導電膜
４０１ 石英製ピン用の穴
４０２ 石英製ピン
４０３ サセプター
４０５ ヒータ室
４０６ 真空容器
４０７ ターボモレキュラポンプ
４０８ ターボモレキュラポンプ
４０９ 加熱機構
４１０ メイン排気ライン
４１１ サブ排気ライン
４１２ メインゲートバルブ
４１３ バルブ
４１４ 水冷トラップ
４１５ コンダクタンスを調節できるバルブ
４１６ ヒータ
４１７ ウエハー
４１８ 原料供給用配管
５０１ シリンダー
５０２ バルブ
５０３ フランジ
５０４ マスフローコントローラ
５０５ ストップバルブ
５０６ ストップバルブ
５０７ ストップバルブ
５０８ 真空容器
５０９ 水冷トラップ
５１０ 真空計
５１２ ポンプ
６００ シリコン基板
６０１ ゲート酸化膜
６０２ ゲートポリシリコン
６０３ 側壁酸化膜
６０４ ゲート
６０５ 拡散層
６０６ 分離用酸化膜
６０７ 第一層間絶縁膜
６０８ タングステンプラグ
６０９ Ｔｉ膜
６１０ ＴｉＮ膜
６１１ Ｐｔ層
６１２ ＰＺＴ膜
６１３ ＩｒＯ2膜
６１４ Ｉｒ膜
６１７ パッシベーション膜
７０１ 第一のアルミ配線
７０２ 第二層間絶縁膜
７０３ タングステンプラグ
７０４ 第ニのアルミ配線
７０５ 第三層間絶縁膜
７０６ タングステンプラグ
７０７ Ｔｉ膜
７０８ ＴｉＮ膜
７０９ Ｐｔ膜
７１０ 結晶化補助導電膜
７１１ ＰＺＴ膜
７１３ ＩｒＯ2膜
７１４ Ｉｒ膜
７１７ パッシベーション膜
８０１ ゲート酸化膜
８０２ ゲートポリシリコン
８０４ ゲート
８０５ 拡散層
８０６ 分離用酸化膜
８０７ 第一層間絶縁膜
８０８ 配線溝
８０９ コンタクトホール
８１０ Ｃｕ配線
８１１ 第二層間絶縁膜
８１２ 配線溝
８１３ スルーホール
８１４ 第三層間絶縁膜
８１５ プラグ
８２４ Ｔｉ膜
８２５ ＴｉＮ膜
８２６ Ｐｔ膜
８２７ ＰＺＴ膜
８２８ ＩｒＯ2膜
８２９ Ｉｒ膜
８３０ パッシベーション膜
【発明の属する技術分野】
本発明は容量素子を有する半導体装置およびその製造方法に関し、特に有機金属材料ガスを用いた、半導体集積回路のキャパシタに用いられる高誘電体膜、強誘電体膜にかかわる構造およびその成膜方法に関するものである。
【０００２】
【従来の技術】
近年、強誘電体容量を利用した強誘電体メモリーや、高誘電体容量を利用したダイナミック・ランダム・アクセス・メモリー（ＤＲＡＭ）等が活発に研究開発されている。これらの強誘電体メモリーおよびＤＲＡＭは選択トランジスタを備えており、該選択トランジスタの一方の拡散層に接続された容量をメモリセルとして情報を蓄えている。強誘電体容量は容量絶縁膜としてＰｂ（Ｚｒ，Ｔｉ）Ｏ3（以下「ＰＺＴ」と呼ぶ）等の強誘電体膜を用いており、強誘電体を分極させることにより不揮発性の情報を蓄えることができる。一方、高誘電体容量は、容量絶縁膜として（Ｂａ，Ｓｒ）ＴｉＯ3（以下「ＢＳＴ」と呼ぶ）等の高誘電体薄膜を用いているため、容量のキャパシタンスを高めることができ、素子を微細化することが可能になる。半導体素子にこの様なセラミック材料を使用する上で、下部電極となる結晶化補助導電膜上に堆積されたこの様なセラミック材料を微細な容量として電気的に分離することが極めて重要である。
【０００３】
薄膜の堆積方法として従来ゾルゲル法、スパッタ法、ＣＶＤ法が報告されている。
【０００４】
ゾルゲル法は、有機溶剤に溶かした有機金属材料をスピンコート法によって、下部電極を形成したウエハー上に塗布し、酸素中アニールによって結晶化させる方法である。この方法では、固相内で結晶化が起こるために、結晶化に必要な温度は非常に高く、金属酸化物誘電体膜がＰＺＴの場合、十分な強誘電体特性を示す結晶化温度は６００℃であり、ＢＳＴの場合、充分な高誘電体特性を示す結晶化温度は６５０℃である。このときの結晶の配向性も不揃いであるといった欠点を有する。さらに、ゾルゲル法は大口径ウエハーに対応するのが難しく、また、段差被覆性が悪く、デバイスの高集積化には向かない。
【０００５】
次にスパッタ法は、ターゲットとして、成膜するセラミックスの焼結体を用い、Ａｒ＋Ｏ2プラズマを用いた反応性スパッタによって、電極を形成したウエハー上に成膜し、その後、酸素中アニールによって結晶化を行う方法である。ターゲットを大口径化することによって均一性が得られ、プラズマ投入パワーを上げることによって十分な成膜速度が得られる。しかし、スパッタ法においても、結晶化に高温を要するといった欠点があり、金属酸化物誘電体膜がＰＺＴの場合、十分な強誘電体特性を示す結晶化温度は６００℃であり、ＢＳＴの場合、充分な高誘電体特性を示す結晶化温度は６５０℃である。さらに、スパッタ法では組成が、ターゲットの組成によってほとんど決まってしまうために、組成を変化させるにはターゲットの交換が必要であり、工程的に不利である。
【０００６】
次にＣＶＤ法は、原料をガスの状態で加熱した基板を配した容器に輸送し、成膜するものである。ＣＶＤ法は、大口径ウエハーにおける均一性および表面段差に対する被覆性に優れ、ＵＬＳＩに応用する場合の量産化技術として有望であると考えられる。セラミックスの構成元素である金属はＢａ、Ｓｒ、Ｂｉ、Ｐｂ、Ｔｉ、Ｚｒ、Ｔａ、Ｌａなどで、適当な水素化物、塩化物が少なく、気相成長法には有機金属が用いられる。しかし、これらの有機金属は蒸気圧が低く、室温では固体もしくは液体のものが多く、キャリアガスを使った輸送方法が用いられている。
【０００７】
しかしながら、このような方法をとる場合、キャリアガス中の有機金属材料ガス流量を定量化し、かつ正確に流量を制御することが困難であるといった欠点がある。すなわち、キャリアガス中には、原料槽の温度で決定される飽和蒸気圧以上の有機金属原料ガスが含まれ、この流量はキャリアガス流量だけでなく、原料固体の表面積、恒温槽の温度等に依存するためである。また、ジャパン・ジャーナル・オブ・アプライド・フィジックス３２巻４１７５ページ（Ｊｐｎ． Ｊ．Ａｐｐｌ．Ｐｈｙｓ．Ｖｏｌ．３２（１９９３）Ｐ．４１７５）に掲載の、この成膜方法を用いたＰＴＯ（チタン酸鉛：ＰｂＴｉＯ3）の成膜についての記述によれば、ＰＴＯの成膜温度は５７０℃とやはり非常に高温であり、また、配向性も揃っていないといった欠点を有する。
【０００８】
これまでの強誘電体メモリーおよびＤＲＡＭの形成においては、上記のような成膜方法が用いられているが、酸素雰囲気中で６００℃程度以上の高温加熱が不可欠であり、また配向性の制御を行うことも困難であった。
【０００９】
半導体装置の構造的な側面について説明すると、強誘電体容量および高誘電体容量を機能させるためには、選択トランジスタの拡散層に容量のどちらか一方の電極を電気的に接続する必要がある。従来、ＤＲＡＭにおいては、選択トランジスタの一方の拡散層に接続されたポリシリコンを容量の一方の電極とし、該ポリシリコンの表面に容量の絶縁膜としてＳｉＯ2膜やＳｉ3Ｎ4膜等を形成し、容量とする構造が一般的である。しかしながら、セラミック薄膜は酸化物であるため、ポリシリコンの表面に直接形成しようとするとポリシリコンが酸化されるため、良好な薄膜を形成することができない。そのため、１９９５シンポジウム・オン・ブイエルエスアイ・ダイジェスト・オブ・テクニカル・ペーパーズ（１９９５ Ｓｙｍｐｏｓｉｕｍ ｏｎ ＶＬＳＩ Ｔｅｃｈｎｏｌｏｇｙ Ｄｉｇｅｓｔ ｏｆ ｔｅｃｈｎｉｃａｌ Ｐａｐｅｒｓ）ｐｐ．１２３ではＡｌ等からなるメタルの局所配線により、容量上部電極と拡散層とを接続するセル構造が述べられている。また、インターナショナル・エレクトロン・デバイス・ミーテイング・テクニカルダイジェスト（Ｉｎｔｅｒｎａｔｉｏｎａｌ ｅｌｅｃｔｒｏｎｄｅｖｉｃｅｓ ｍｅｅｔｉｎｇ ｔｅｃｈｎｉｃａｌ ｄｉｇｅｓｔ）１９９４， ｐ．８４３には、ポリシリコン上にＴｉＮバリアメタルを用いてＰＺＴ容量を形成する技術が述べられている。ＤＲＡＭについては、例えば、インターナショナル・エレクトロン・デバイス・ミーテイング・テクニカルダイジェスト（Ｉｎｔｅｒｎａｔｉｏｎａｌ ｅｌｅｃｔｒｏｎ ｄｅｖｉｃｅｓ ｍｅｅｔｉｎｇ ｔｅｃｈｎｉｃａｌ ｄｉｇｅｓｔ）１９９４， ｐ．８３１には、ポリシリコンプラグ上に形成されたＲｕＯ2／ＴｉＮ下部電極上にＳＴＯ（チタン酸ストロンチウム：ＳｒＴｉＯ3）薄膜を成膜し、容量を形成する技術が述べられている。
【００１０】
【発明が解決しようとする課題】
しかし、微細化を進めるに当たり、従来の強誘電体膜または高誘電体膜の製造方法では、前述したように高い結晶化温度が必要である問題と、次に説明するようなエッチング加工に伴う問題点があった。
【００１１】
従来、高誘電体もしくは強誘電体メモリー容量の加工は、まず図１７（Ａ）に示すように、半導体基板１１０上に素子分離領域１１１、ソース・ドレイン領域１１２、ゲート電極１１３等を形成した後、図１７（Ｂ）に示すように、層間絶縁膜１１４を堆積しメタルプラグ１１５を形成した上に、下部電極膜１０１、容量絶縁膜１０２および上部電極膜１０３を順次成膜する。その後、ドライエッチングによって、上部電極から下部電極膜まで切ることにより分離を行っていた。
【００１２】
高誘電体または強誘電体メモリー容量の下部電極としては、Ｐｔ、Ｉｒ、Ｒｕ等の貴金属やこれらの酸化物が用いられることが多く、これらの物質の反応性エッチングが難しいため、ミリングによる下部電極エッチングが一般的に行われる。そして、下部電極膜をエッチングするときは、容量絶縁膜１０２の端が露出した状態で行うことになる。しかし、図１７（Ｂ）までの工程の後、垂直にエッチングを進めて行った場合、下部電極膜のエッチング時にミリングによる下部電極膜のエッチング残差が生じ、これが容量絶縁膜１０２の露出した端に付着して容量ショートの原因となることが指摘されている。
【００１３】
そこで、図１７（Ｂ）までの工程後のエッチング方法として、図１７（Ｃ）に示すようにエッチング部にテーパ１０４を付けて容量絶縁膜膜端部をスパッタしながらエッチングすることにより容量ショートを避ける方法が一般的に用いられている。しかし、この方法では、容量絶縁膜端部には大きなエッチングダメージが入る。容量面積が小さくなると、このダメージ部の容量面積全体に対する比率が増えるため、エッチングによる容量の劣化が深刻な問題となる。また、テーパを設けてエッチングを行うため微細化には向かない。
【００１４】
そこで、本出願人は、特願平１１−０５３２３９号において、図１８（Ａ）に示すように、先に下部電極膜１０５をエッチングして所定形状の下部電極を形成した後、図１８（Ｂ）に示すように容量絶縁膜１０６および上部電極膜１０７を成膜し、上部電極膜のみエッチング除去して所定形状の上部電極とする方法を提案している。このような構造にすれば、図１７（Ｃ）に示したような容量絶縁膜１０６の端部のエッチングが不要となるため、先に述べた容量絶縁膜端部でのエッチングダメージを防ぐことができる。また、上部電極をプレート線として加工することが可能であり、従来のように上部電極上にさらにプレート線を配する必要が無く、製造コストの低減を図ることができる。さらに、プレート線形成時に誘起される強誘電体膜の劣化を最小にするという効果が得られる。また、エッチング時にテーパを設ける必要が無く、微細化に向いているという特長がある。
【００１５】
しかしこの方法でも、容量絶縁膜の形成をゾルゲル法、スパッタ法によって行う限り、６００℃以上の高い結晶化温度が必要である。このような高い温度を用いると、電極以外のシリコン酸化膜露出部分で、容量絶縁膜を構成している金属とシリコン酸化膜が反応し、先に分離した下部電極間が絶縁不良を起こすという問題点が生じる。また、金属は、シリコン酸化膜中を拡散し、下部トランジスタの特性を著しく劣化させるという問題が生じる。
【００１６】
一方、高い結晶化温度を必要としない方法として、本発明者は、特願平１０−２１９１８４号（本出願時未公開）にて、形成温度を４５０℃以下にできる金属酸化物誘電体膜の気相成長方法を提案している。この方法によれば、シリコン酸化膜露出部との反応を抑制でき、上述の問題点を解決することができる。
【００１７】
しかし、さらに詳細に検討を進めた結果、シリコン酸化膜上に所定の形状の下部電極を形成した後、有機金属原料による気相成長方法を用いて容量絶縁膜を成膜すると、微細に分離された下部電極上で容量絶縁膜の結晶化が起こらない箇所が生じる場合があった。セラミックス容量膜は結晶化することによってはじめて、高誘電率、強誘電性等の優れた特性を有するため、結晶化が起こらないと、微細な容量電極上で十分な容量もしくは自発分極が得られないという問題が生じる。
【００１８】
本発明は、このような技術をさらに改良するためになされたものであり、素子構造が微小化された場合であっても、特性および信頼性に優れた容量素子を有する半導体装置を提供することを目的とする。
【００１９】
また、本発明は、容量素子を有する半導体装置のノイズ耐性に優れた構造を提供することを目的とする。
【００２０】
さらに本発明は、素子構造が微小化された場合であっても、金属酸化物誘電体、特にペロブスカイト構造の結晶化を低温にて確実に行い、特性および信頼性に優れた容量素子を有する半導体装置の製造方法を提供することを目的とする。
【００２１】
さらに本発明は、容量素子を有する半導体装置のノイズ耐性に優れた構造の製造方法を提供することを目的とする。
【００２２】
【課題を解決するための手段】
本発明は、半導体基板上に、下部電極、ＡＢＯ3で表されるペロブスカイト型の金属酸化物誘電体膜および上部電極が順に積層された容量素子が複数個集まったアレイ領域を有する半導体装置において、有機金属原料による気相成長方法での前記金属酸化物誘電体膜の成膜の際に成膜活性種形成の触媒作用のある材料で形成された結晶化補助導電膜が、前記アレイ領域の最外周の下部電極から成膜活性種の拡散距離以下の距離を隔てて、アレイ領域から外側に結晶核形成可能な幅以上の幅で形成されていることを特徴とする半導体装置に関する。
【００２４】
本発明において、前記結晶化補助導電膜は、前記下部電極と同一レベルの平面内に形成されていても、高さの異なる平面内に形成されていても良い。
【００２５】
どちらの場合も、前記結晶化補助導電膜が、前記金属酸化物誘電体膜の成膜直前に露出している面内に形成されていることが好ましい。
【００２６】
さらに本発明は、半導体基板上に、下部電極、ＡＢＯ3で表されるペロブスカイト型の金属酸化物誘電体膜および上部電極が順に積層された容量素子が複数個集まったアレイ領域を有する半導体装置の製造方法において、絶縁膜上に、前記下部電極と、有機金属原料による気相成長方法での前記金属酸化物誘電体膜の成膜の際に成膜活性種形成の触媒作用のある材料で形成された結晶化補助導電膜を、前記アレイ領域の最外周の下部電極から成膜活性種の拡散距離以下の距離を隔てて、アレイ領域から外側に結晶核形成可能な幅以上の幅で形成し、その後、形成された下部電極および結晶化補助導電膜上に有機金属原料による気相成長方法で前記金属酸化物誘電体膜を成膜することを特徴とする半導体装置の製造方法に関する。
【００２８】
本発明の製造方法では、前記結晶化補助導電膜および前記下部電極を形成する材料として同一の導電材料を用い、前記絶縁膜上に、この導電材料を成膜した後、エッチングにより前記下部電極と前記結晶化補助導電膜を同時に所定パターン形状に形成することが好ましい。
【００２９】
また本発明の製造方法では、前記金属酸化物誘電体膜の成膜の際に、成膜初期の成膜条件である第一の成膜条件とその後の成膜条件である第二の成膜条件とが異なることが好ましい。
【００３０】
その方法として、前記第一の成膜条件で、金属酸化物誘電体の原料となる有機金属材料ガスのすべてを用いて、前記下部電極および前記結晶化補助導電膜上にペロブスカイト型結晶構造の初期核または初期層の形成を行い、第二の成膜条件で、この初期核または初期層上にさらにペロブスカイト型結晶構造の膜成長を行う製造方法を挙げることができる。
【００３１】
あるいは、前記第一の成膜条件で、金属酸化物誘電体の原料となる有機金属材料ガスの一部のみを用いて、前記導電性材料上にペロブスカイト型結晶構造の初期核または初期層の形成を行い、第二の成膜条件で、この初期核または初期層上にさらにペロブスカイト型結晶構造の膜成長を行う製造方法を挙げることができる。
【００３２】
【発明の実施の形態】
本発明者は、シリコン酸化膜上に複数の下部電極を形成した後、有機金属原料による気相成長方法を用いて容量絶縁膜を成膜すると、微細に分離された下部電極上で容量絶縁膜の結晶化が起こらない箇所が生じる理由について検討を進めた。
【００３３】
図１は、容量素子を形成する際の、所定の材料で形成された下部電極膜をエッチングして所定のパターンの下部電極を形成した段階を示す図である。図１（Ａ）はウェハー全体を示すもので、ウェハー３０１上に多数のチップ３０２が形成される。チップ３０２の中には、容量素子が多数形成された下部電極アレイ３０３が存在している。図１（Ｂ）は、その下部電極アレイ３０３部分の拡大図であり、図に示すように下部電極アレイ３０３の中には多数の下部電極３０４が設けられている。
【００３４】
実際の電子デバイスにおいて、下部電極面積はチップ面積に比べて１／１０から１／１０００程度と極めて小さく、下部電極を分離形成した状態（図１の状態）で、ウエハーの大半の領域は絶縁膜であるシリコン酸化膜が露出した状態になっている。
【００３５】
本発明者の検討では、下部電極の材料を用いて下部電極膜を広い面積で成膜した後に、その上に容量絶縁膜を形成すると容易に結晶化が起こるのに対して、シリコン酸化膜等の絶縁膜上では結晶化が起こりにくい。
【００３６】
金属酸化物誘電体膜の気相成長方法においては電極上で結晶核を形成することが重要である。すなわち、成長の初期段階で結晶核が生じないと、その後の結晶成長は起こらない。成長の初期段階では、有機金属原料ガスは下部電極上で反応分解するが、下部電極材料には特定の有機金属ガス分解に対して強い触媒作用があり、特定の有機金属ガスが、成膜に寄与する活性種に分解する反応を促進する働きがあると考えられる。シリコン酸化膜にはこのような触媒作用が乏しく、特定の有機金属ガスの活性種が激減する。これは、下部電極面積が小さくなったときも同様で、核形成に必要な元素組成が微細な電極上で得られないので結晶化が妨げられる。そして、下部電極表面が容量絶縁膜によって覆われてしまうと、触媒作用はなくなり、組成は容量膜上での原料ガスの分解効率によって支配される。このため、微細化された下部電極上に金属酸化物誘電体を成膜しようとすると、アレイの中央部では結晶化が進みやすいのに対して、下部電極アレイ周辺の下部電極上では特に結晶化が起こりにくい。
【００３７】
図２は、本発明における下部電極アレイおよび結晶化補助導電膜の１例を示したものである。このように、下部電極アレイ３０３の周囲に下部電極と同じように成膜活性種形成に触媒活性がある導電材料（即ち、結晶化補助導電膜３０５）を設けると、アレイ周辺の下部電極上でも結晶化が容易に進行する。これは、アレイの外側の結晶化補助導電膜においても成膜に寄与する活性種の分解反応が進むため、生じた活性種がアレイ周辺の下部電極に拡散によって広がり、アレイ周辺の下部電極上でも核形成に必要な組成が得られるためであると考えられる。
【００３８】
図３は、下部電極アレイの周辺を拡大した図（アレイ右上端部）である。アレイ端の下部電極から結晶化補助導電膜３０５までの距離ｄは、成膜活性種の拡散距離以下の距離である。成膜活性種の拡散距離とは、結晶核形成の際に必要な活性種が移動しうる距離であり、結晶化補助導電膜の触媒作用により分解反応が促進されて精製した活性種が２種以上あるときは、拡散距離の短い方の活性種の拡散距離によって規定される。この距離を越えた場所に結晶化補助導電膜を設けても効果が見られない。成膜活性種の拡散距離は、原料および成膜条件（圧力、温度）等によっても異なるが、距離ｄを大きくしていくとアレイ周辺の方から結晶化しない容量素子が現れてくるので、結晶化する最大の距離をもって「成膜活性種の拡散距離」として、実験的に容易に求めることができる。成膜時の圧力が高いときは活性種が動きにくいので、成膜活性種の拡散距離は小さくなり、圧力が低いときは、活性種が動きやすいので成膜活性種の拡散距離は長くなる。
【００３９】
鉛元素を含む酸化物誘電体を形成する場合は、１×１０-2〜１×１０Ｐａ程度の圧力、３００〜４５０℃程度の温度条件では、「成膜活性種の拡散距離」は、一般的には２０μｍ以下の範囲で見出すことができる。従って、アレイ端の下部電極から結晶化補助導電膜までの距離ｄは、好ましくは１０μｍ未満、特に好ましくは８μｍ以下、最も好ましくは５μｍ以下の範囲で適宜設定すればよい。
【００４０】
一方、距離ｄは、核形成の観点からはいくら狭く設定しても通常は問題なく、少なくとも下部電極と電気的に絶縁分離できるだけの距離以上であり、一般的には下部電極同士の分離幅（図３中のｑ）以上の距離とすればよい。従って、アレイ端の下部電極から結晶化補助導電膜までの距離ｄは、通常は下部電極同士の分離幅ｑ以上で１０μｍ未満、好ましくは５μｍ以下の範囲で適宜設定すればよい。
【００４１】
また、結晶化補助導電膜は、核形成に必要な活性種の量を与えるだけの面積が必要であり、下部電極アレイから外側方向に少なくとも一定の幅、即ち初期核形成が可能になる幅（以下、結晶核形成可能幅という。これは、成膜条件によっても変わる。）以上が必要である。従って、図３の結晶化補助導電膜３０５の幅Ｗは、この結晶核形成可能幅以上の長さが必要である。例えば幅Ｗを次第に狭くしていったときに、アレイ周辺の方から結晶化しない容量素子が現れてくるので、結晶化する最大の距離をもって「結晶核形成可能幅」として、実験的に容易に求めることができる。
【００４２】
鉛元素を含む酸化物誘電体を形成する場合は、上記と同じ１×１０-2〜１×１０Ｐａ程度の圧力、３００〜４５０℃程度の温度条件では、条件によっても多少異なるが、通常１５μｍ以上、好ましくは２０μｍ以上、さらに好ましくは３０μｍ以上である。幅Ｗを狭くしなければならない理由がない限り、１００μｍ以上、さらに５００μｍ以上としてもよい。さらに、導電膜が存在していると不都合な箇所を除いて、半導体装置全面を覆うように形成しても良い。
【００４３】
本発明において、下部電極と結晶化補助導電膜は、後述する実施例で示すように、共に同一レベルの平面内、即ち、平坦化された絶縁膜上に形成される場合が多いが、下部電極が形成される箇所と結晶化補助導電膜が形成される箇所で高低差があってもよい。つまり、アレイ周辺の下部電極と結晶化補助導電膜の距離が成膜活性種の拡散距離以下であれば、高低差があっても活性種の移動には影響がない。また、結晶化補助導電膜自体が高低差を有していても、本発明の条件を満たす限り、結晶化補助導電膜としての効果を奏することができる。
【００４４】
本発明の要旨はこのように、（ａ）下部電極と同材料の結晶化補助導電膜が、（ｂ）アレイ周辺の下部電極上でも結晶化が確実に起こることが保証される距離内に、（ｃ）結晶化が起こるだけ面積および形状で設られている点にある。従って、この要旨を満たす限り、結晶化補助導電膜は種々の形状をとることが可能であり、次に示すいくつかのパターン例に限らず、本発明の上記要旨を満たす限り本発明に含まれるものである。以下の例では、主としてアレイ右上端の拡大図で示す。
【００４５】
図４は、下部電極および結晶化補助導電膜のパターンの１例を示す図である。この例では、図３のパターンから角の結晶化補助導電膜を除いたものである。このようにしても、アレイ端（特に四角）の下部電極でも十分に結晶化が起こる。
【００４６】
図５（Ａ）は、下部電極アレイの周囲に、下部電極３０４と同じパターンの結晶化補助導電膜３０５（ダミーの下部電極）を形成したものである。このダミーの下部電極は、容量素子としては使用しない。この図では、アレイの外側にダミーの電極として３列だけ示しているが、ダミーの電極の集まりの幅Ｗが、外側に結晶核形成可能幅以上となるように設定する。このように、下部電極アレイの周囲に、アレイ中の下部電極と同一のパターン、ピッチで、結晶化補助導電膜としてダミー下部電極が形成されていると、下部電極アレイとダミー下部電極で熱の放射率パターンが同一となるので、成膜のための基板加熱時に下部電極アレイ内での熱分布が均一化される。また、成膜時の下部電極上での活性種濃度が、アレイ内で均一になるため、アレイ中心の下部電極と周辺の下部電極を比べても、金属酸化物誘電体膜の膜質や膜厚の均一性が極めて向上する効果が得られる。
【００４７】
また、図５（Ｂ）のように下部電極３０４より大きいパターンを多数形成して結晶化補助導電膜３０５としてもよい。また、図６に示すように、結晶化補助導電膜３０５に隙間（または開孔）が設けられていてもよい。
【００４８】
本発明では、図５、図６で示すように、結晶化補助導電膜が分離されていたり、隙間（または開孔）が設けられていてもよいが、このとき、分離幅Ｌ1（図５（Ｂ））、隙間Ｌ3（図６）は、前述の成膜活性種の拡散距離以下であることが好ましい。隙間Ｌ1、Ｌ3が活性種の拡散距離より大きいときは、アレイより遠くにある結晶化補助導電膜は、成膜には寄与しない。この場合、図６のアレイ側の結晶化補助導電膜幅Ｗ１が、結晶核形成可能幅以上の幅であれば、結晶化は問題なく起こる。このような場合は、部分的に幅が異なる結晶化補助導電膜が形成されている場合と同じである。
【００４９】
図５（Ｂ）のように結晶化補助導電膜が分離されて離散的に存在している場合に、図中Ｌ2で示した距離は、アレイ近傍で「アレイ領域の最外周の下部電極から成膜活性種の拡散距離以下の距離」という条件を満たしていればよい。
【００５０】
尚、下部電極アレイのパターン形状は、通常は図１に示すような正方形または長方形の下部電極をマトリックス状に配列する場合が多いが、このようなパターン限られるものではなく、その際、その周囲に設けられる結晶化補助導電膜の形状も、下部電極アレイのパターンに合わせて、アレイ領域の最外周の下部電極から成膜活性種の拡散距離以下の距離を隔てて、アレイ領域から外側に結晶核形成可能な幅以上の幅になるように適宜変更することができる。
【００５１】
尚、下部電極および結晶化補助導電膜は、層間絶縁膜等の絶縁膜上に形成され、下部電極は、絶縁膜中に設けられたコンタクトプラグ等により接続がとられている。絶縁膜としては、シリコン酸化膜、シリコン窒化膜、その他層間絶縁膜として用いられる絶縁膜等が用いられる。下部電極間の分離幅は０．０１μｍ以上あれば十分に電気的絶縁を保つことができる。しかし、分離幅が狭すぎると、誘電体膜中の電界により隣接容量同士が誤動作する可能性があり、最適条件を選ぶ必要がある。
【００５２】
本発明において、下部電極および結晶化補助導電膜は、単層膜または多層膜のどちらでも取りうるが、実際の半導体装置においては、種々の理由により多層膜である場合が多い。どちらの場合でも、下部電極および結晶化補助導電膜の表面層（金属酸化物誘電体膜を形成する面）が、有機金属材料を材料を用いた気相成長の際にの化学的に触媒として働きうる導電材料で形成されていればよい。このような導電材料としては、Ｐｔ、Ｉｒ、Ｒｕ、Ｔｉ、Ｗ等の高融点金属、その酸化物およびその窒化物等を挙げることができる。具体的にはＰｔ、Ｉｒ、Ｒｕ、ＩｒＯ2、ＲｕＯ2、ＴｉＮ、ＷＮが好ましく、特にＰｔ、Ｉｒ、Ｒｕ、ＩｒＯ2、ＲｕＯ2が好ましい。
【００５３】
多層構造としたときの下地層は、適宜選ぶことができるが、Ｐｔの下地が、Ｔｉの上にＴｉＮ積層したＰｔ／ＴｉＮ／Ｔｉ構造の場合、ＴｉＮがＴｉの拡散を抑えるバリアとして働く。さらに、この構造このＴｉＮが高度に（１１１）に配向した結晶構造をとるため、Ｐｔも（１１１）に配向するが、従来の成膜方法とは異なり、本願発明の気相成長方法を用いた場合、金属酸化物誘電体膜も配向しやすく、さらに結晶性も良いといった利点がある。コンタクトプラグ内にはＷも通常用いられており、さきの構造のさらに下層にＷ層を設けたＰｔ／ＴｉＮ／Ｔｉ／Ｗ構造も、本発明の下地電極および結晶化補助導電膜として好適に用いることができる。
【００５４】
本発明において、下部電極材料と結晶化補助導電膜材料を同一の材料で形成しても、異なる材料で形成してもどちらでもよい。しかし、製造工程の簡略化のためには同一の材料として、半導体基板上に形成された絶縁膜上に（絶縁膜は高低差を有していても良い。）、下部電極膜を成膜し、その後、下部電極をパターニングするのと同時に結晶化補助導電膜をパターニングすることが好ましい。
【００５５】
本発明で容量絶縁膜として用いられるＡＢＯ3で表されるペロブスカイト型の金属酸化物誘電体としては、ＳＴＯ〔ＳｒＴｉＯ3〕、ＢＴＯ〔ＢａＴｉＯ3〕、ＢＳＴ〔（Ｂａ，Ｓｒ）ＴｉＯ3〕、ＰＴＯ〔ＰｂＴｉＯ3〕、ＰＬＴ〔（Ｐｂ，Ｌａ）ＴｉＯ3〕、ＰＺＴ〔Ｐｂ（Ｚｒ，Ｔｉ）Ｏ3〕、ＰＬＺＴ〔（Ｐｂ，Ｌａ）（Ｚｒ，Ｔｉ）Ｏ3〕、ＰＮｂＴ〔（Ｐｂ，Ｎｂ）ＴｉＯ3〕、ＰＮｂＺＴ〔（Ｐｂ，Ｎｂ）（Ｚｒ，Ｔｉ）Ｏ3〕、およびこれらの金属酸化物中にＺｒが含まれる場合にはＺｒをＨｆ、ＭｎまたはＮｉの少なくとも１種によって置き換えた金属酸化物等をあげることができる。
【００５６】
この中でも、Ａ元素としてＰｂを含むものが好ましく、特にＰＴＯ、ＰＬＴ、ＰＬＺＴ、ＰＮｂＴ、ＰＮｂＺＴ、およびこれらの中でＺｒが含まれる場合にＺｒをＨｆ、ＭｎまたはＮｉの少なくとも１種によって置き換えた金属酸化物が好ましい。
【００５７】
本発明では、このようなＡＢＯ3で表されるペロブスカイト型結晶構造を有する金属酸化物誘電体膜を成長する方法として、結晶核の形成が結晶化補助導電膜により促進されるような成膜方法であれば、どのような成膜方法でも適用しうるが、成膜初期の第１の成膜条件と、その後の成膜における第２の成膜条件とが異なる成長方法が好ましい。即ち、従来のような導電性材料上に同一の条件で成膜を行う成長方法に対して、電極上にペロブスカイト型結晶構造の初期核形成または初期層形成を行う第一の成膜条件と、その後に、形成された初期核上にペロブスカイト型結晶構造の膜成長を行う第二の成膜条件とで成膜条件を変え、それぞれ最適な条件を選んで成膜することが好ましい。このような条件下で成膜することにより、配向性、結晶性、反転疲労ともに優れた薄膜を形成することが可能となる。ここで初期核とは、結晶核がアイランド状態で存在している状態であり、また、初期層とは、初期核が集まって連続層となった状態である。いずれの場合も、適当な条件で成膜することにより、良好な結晶核を含むものである。
【００５８】
このような成膜方法として、例えば、（ａ）第一の成膜条件で、金属酸化物誘電体の原料となる有機金属材料ガスのすべてを用いて、前記導電性材料上にペロブスカイト型結晶構造の初期核または初期層の形成を行い、第二の成膜条件で、この初期核または初期層の上にさらにペロブスカイト型結晶構造の膜成長を行う方法、および（ｂ）第一の成膜条件で、金属酸化物誘電体の原料となる有機金属材料ガスの一部のみを用いて、前記導電性材料上にペロブスカイト型結晶構造の初期核または初期層の形成を行い、第二の成膜条件で、この初期核または初期層上にさらにペロブスカイト型結晶構造の膜成長を行う方法を挙げることができる。
【００５９】
一般にペロブスカイト型結晶構造は、ＡＢＯ3で表されＡ元素はＡサイトに入り、Ｂ元素はＢサイトに入る。ここで、前記一般式中のＡ元素およびＢ元素としては複数の金属元素を含む場合もある。このようなペロブスカイト型結晶構造を有する金属酸化物誘電体膜を導電性材料上に気相成長を行う場合、上記（ａ）の金属酸化物誘電体膜を構成する元素の原料ガス種を全部用いて、第一の成膜条件で成膜する場合は、第一の成膜条件で初期核または膜厚方向に数分子程度結晶化した初期層のいずれかのペロブスカイト型結晶を形成した後に、自己制御性をもった原料ガス供給条件である第二の成膜条件で、さらに該初期核または該初期層の上に結晶を成長させることによって、導電性材料との界面より、配向性の揃ったペロブスカイト型結晶構造の成膜が可能となる。
【００６０】
ここで自己制御性のある成膜条件とは、組成が自発的に化学量論比に合い、配向の揃ったペロブスカイト型結晶構造が発生する原料ガス供給条件がある。例えば、ＰＺＴを成膜する場合の自己制御性をもった成膜条件について図１６を用いて説明する。この図には、はじめにＰｂ（ＤＰＭ）2流量０．２ＳＣＣＭ、Ｚｒ（ＯｔＢｕ）4流量０．０５ＳＣＣＭ、Ｔｉ（ＯｉＰｒ）4流量０．２５ＳＣＣＭ、ＮＯ2流量３．０ＳＣＣＭの条件で４０秒間成膜した後、Ｚｒ（ＯｔＢｕ）4流量０．２２５ＳＣＣＭ、Ｔｉ（ＯｉＰｒ）4流量０．２ＳＣＣＭ、ＮＯ2流量３．０ＳＣＣＭを一定にして、Ｐｂ原料流量を変化させたときの膜中の（Ｔｉ＋Ｚｒ）／Ｐｂ組成比の変化が示されている。
【００６１】
この時の成長中の真空容器内のガスの全圧は、５×１０-1Ｐａとした。基板としてはシリコン酸化膜を５００ｎｍ形成したシリコンウエハー上に、スパッタ法によりＰｔ膜を２００ｎｍ形成したものを用いた。成膜時間は６００秒間とし、この時の成長膜厚は約１００ｎｍであった。組成比は蛍光Ｘ線による組成分析より求めた。組成比はＰｂ流量が０．１５ＳＣＣＭのときに化学量論比に達するが、その後、Ｐｂ流量を０．２５ＳＣＣＭまで増加させても化学量論比を保っており、配向性の揃ったペロブスカイト構造の結晶ができていることがわかる。
【００６２】
このように一定の成膜条件内でＡ、ＢサイトすなわちＰｂとＺｒ、Ｔｉの組成を化学量論比に合わせる自己制御的な成膜が可能であることがわかる。これは、次のような原理に基づく、Ｐｂ有機金属材料ガスは、ＰＺＴ表面で分解し、酸化されてＰｂＯとなる。ＰＺＴ上のＰｂＯの付着係数は低く、Ｐｂ有機金属材料ガスをＰＺＴ表面に流すだけでは成膜は起こらない。ここに、ＴｉおよびＺｒを供給すると、表面上のＰｂＯは気相中に脱離する前に表面上でＴｉもしくはＺｒと結合し、表面上に固定される。従って、ある程度過剰にＰｂ原料を送ってもＴｉ、Ｚｒと結合できないＰｂは気相中に脱離するので、化学量論比が一致する自己制御領域があるのである。
【００６３】
ＰｔやＩｒといった電極上にＰＺＴ、ＢＳＴ等のペロブスカイト金属酸化物誘電体薄膜を成膜する上で最も重要であるのは、ＰｔやＩｒといった結晶構造が異なる基板上にペロブスカイトの結晶核を発生させることである。電極上へのペロブスカイト金属酸化物誘電体薄膜は、はじめに電極上で原料ガスの分解が起こり、構成元素の活性種が吸着し、これが合体して結晶核を形成し、この結晶核が成長し、合体層状化するという成長様式を取る。特に、結晶核が成長する時、構成元素の膜形成活性種の電極表面上での濃度は、下地電極上での原料の分解効率および付着係数、さらには、電極中へのこれらの拡散によって決まり、この表面濃度を成膜しようとしている物質の化学量論比に合わせなければ、ペロブスカイトの結晶核発生を起こすことができない。下地電極上での原料ガスの分解効率、および付着係数はＰＺＴ結晶状とは異なり、たとえ、厚膜形成後の膜の組成を化学量論比に合わせるように成膜条件を決定したとしても、結晶成長で最も重要である下部電極上での結晶発生時に化学量論比が合わないために結晶化しないのである。
【００６４】
さらに本発明者は、Ａサイトに入るＡ元素は、電極を構成する導電性材料と合金化しやすく、電極中に拡散しやすいことを見い出した。したがって、拡散により界面付近でＡ元素が欠乏する減少を防ぐために、第一の成膜条件については、Ａ元素を多めに供給することが好ましい。このときのＡ元素の増加量は、自己制御性のあるガス供給条件で成膜する第二の成膜条件を基準として、第一の成膜条件では、Ｂ元素に対するＡ元素の供給量を、１０倍程度までは、増加させることができる。このとき、Ａ元素またはＢ元素がいくつかの元素で構成される多元系の場合は、それらの供給量の総和により決められる。例えば、ＰＺＴを成膜する場合、下部電極および結晶化補助導電膜上でＰＺＴの核発生を起こすときの第一成膜条件を、その後ＰＺＴ結晶核上にＰＺＴを自己制御的に成膜するときの第二の成膜条件よりも、Ｐｂ原料の供給量が多くなるように最適化することによって、構成元素の活性種の表面の濃度を成膜しようとしている物質の化学量論比に合わせ、電極上で結晶核を発生させ、この結晶核上に良好な結晶を成長する。
【００６５】
すなわち、構成元素の中でＡ元素であるＰｂが最も下地電極と反応しやすく電極から喪失しやすい。Ｐｂと下地電極との反応は、成膜温度、および電極材料で決まり、成膜温度を高くするほど、電極との反応が大きくなるために、ＰＺＴの核発生を起こすときの成膜条件におけるＰｂの供給量を多くすることが好ましい。また、Ｐｔは、ＩｒやＲｕと比較して、Ｐｂとの反応性が大きいために、より多くのＰｂ原料を供給する必要がある。ＢＳＴの場合もＰｂほど顕著ではないが、同様に、Ｂａ原料を多く供給する必要がある。
【００６６】
特にＢ元素として、ＺｒとＴｉと両方の元素を用いる場合、Ｚｒ原料をＴｉ原料に比べて少なくする方が結晶性のよいＰＺＴ結晶核を形成できることを見い出した。これは、電極上におけるＺｒ原料の分解効率がＴｉ原料に比べて大きいからである。
【００６７】
次に前述の（ｂ）の方法では、第一の成膜条件でＡ元素またはＢ元素の原料ガスの一部を用いて初期核または初期層の形成を行って、さらに第二の成膜条件でその初期核または初期層上に成膜することができる。これは、初期核または初期層形成時には、より単純な組成を持つ物質の方が、ペロブスカイトの核発生を起こすための成膜条件を制御しやすいからである。
【００６８】
例えば、ＰＺＴを成膜する場合、ＰＴＯ、ＢＳＴの場合は、ＢＴＯもしくはＳＴＯのように単純な組成を持つ２元系の物質の方が、ペロブスカイトの核発生を起こすための成膜条件を制御しやすい。これは、組成比の制御が特に２元だけで済むためである。このような核形成を行う上で、形成された核が成長して連続膜になる前（即ち、初期核が形成されている状態）にＰＺＴまたはＢＳＴの自己制御領域における第二の成膜条件に変えて成膜を行っても良いし、また連続膜（即ち、初期層の状態）になってから第二の成膜条件に変えても良い。電極上で一旦ペロブスカイト型の結晶核ができてしまえば、構成元素の成膜活性種は、自己制御的にこの結晶核を中心に、結晶成長するために、結晶核上にＰＺＴを自己制御的に成膜するときの第二の成膜条件を変えることによって良好な結晶を得ることができる。
【００６９】
また、第一の成膜条件での初期核または初期膜の形成時間を制御することにより、初期核上に成長する金属酸化物膜の結晶粒径（グレインサイズ）を制御できる。、このような結晶粒径の制御を特に厳密に行うためには、第一の成膜条件で連続膜となる前の初期核形成まででとどめておくことが好ましい。
【００７０】
ここで用いる有機金属材料ガスは、強誘電体または高誘電体特性を有するＡＢＯ3で表されるペロブスカイト型結晶構造を形成する際に必要な有機金属の原料ガスであり、例えばＰＺＴ膜であれば、鉛ビスジピバロイルメタナート（Ｐｂ（ＤＰＭ）2）、テトラターシャリーブトキシジルコン（Ｚｒ（ＯｔＢｕ）4）、テトライソプロポキシチタン（Ｔｉ（ＯｉＰｒ）4）等のガスが一例として挙げられる。例えば、ＢＳＴ膜であれば、バリウムビスジピバロイルメタナート（Ｂａ（ＤＰＭ）2）、ストロンチウムビスジピバロイルメタナート（Ｓｒ（ＤＰＭ）2）、テトライソプロポキシチタン（Ｔｉ（ＯｉＰｒ）4）等のガスが挙げられる。
【００７１】
また、有機金属材料ガスが、導電性材料上で合金化しないように表面上で十分酸化させ、酸素欠損を起こさせないために、有機金属材料ガスの他に、酸化ガスを使用することが好ましく、酸化ガスとして、二酸化窒素、オゾン、酸素、酸素イオン、酸素ラジカルを用いることができ、特に酸化力の強い二酸化窒素が好ましい。
【００７２】
本発明の成膜時の圧力は、成膜方法に合わせた圧力を適宜用いることができるが、前述の（ａ）および（ｂ）による方法では、成膜時の全圧を１Ｐａ以下にすることが好ましく、低圧にすることにより、低温での成膜が可能であり、さらに高度に配向した膜の成膜が可能である。尚、成膜速度等を考慮すると、圧力は１×１０-1Ｐａ以上が好ましい。これらの圧力範囲では、４５０℃以下であっても、ほぼ１００％のＰＺＴが、ＰＺＴ（１００）の方位に配向していることを見い出した。この温度は、従来方法の成膜温度とに比べて、１５０℃程度以上の低い成膜温度である。
【００７３】
次に本発明の異なる態様を説明する。この態様では、金属酸化物誘電体膜の成膜の際に成膜活性種形成の触媒作用のある材料で形成された結晶化補助導電膜が、半導体装置面積の１０％以上を被覆するように設けられている。結晶化補助導電膜の面積を大きくすると、成膜室内の原料ガス分圧を安定化することができる。
【００７４】
気相成長において成膜の再現性を得るためには成膜室内の原料ガス分圧を一定に保つ必要がある。下部電極上で核形成が起こる時、成膜室内の原料ガス分圧は、マスフローコントローラを介して成膜室内に供給される原料ガス量とポンプによって排気される量および基板上で成膜に消費される量によって決まる。下部電極表面における原料ガスの分解効率とシリコン酸化膜等の絶縁膜上における原料ガスの分解効率は大きく異なり、先に述べたように下部電極を先に加工して、基板上の下部電極とシリコン酸化膜の比率が大きく変わった場合、成膜室内の原料ガス分圧が大きく変化し、成膜の再現性が得られなくなる。
【００７５】
実際の電子デバイス製造工程では、様々な下部電極パターン上への成膜が必要であるが、パターンが変わることにより、下部電極とシリコン酸化膜等の絶縁膜の比率が変わり、原料ガス分圧が変化する。
【００７６】
そこで本発明のように、下部電極と同じように成膜の際に触媒作用のある材料で形成された結晶化補助導電膜の面積を大きくすると、下部電極の占める比率が変化しても、ウエハー上における下部電極材料（＝下部電極＋結晶化補助導電膜）が占める面積割合はほとんど変化しない。従って、成膜室内の原料ガス分圧は、デバイスパターンによらず安定し、再現性のよい成膜ができる。
【００７７】
一般に、容量素子アレイの占める面積は、チップとして切り出した半導体装置の１／１０〜１／１０００程度であり、最近は微細化にともない１／１０００程度が多くなってきている。従って、結晶化補助導電膜の面積を半導体装置面積の１０％以上とすることで、成膜の安定化を図ることができる。成膜の安定化は結晶化補助導電膜の面積を大きくするほど効果が大きいので、２０％以上、特に４０％以上、さらに６０％以上とすることが好ましい。
【００７８】
この場合、結晶化補助導電膜のパターン形状はどのようなものであってもよい。また、この場合も下部電極と結晶化補助導電膜が同一レベルの平面内にあることが多いが、金属酸化物誘電体膜の成膜直前に表面に露出している限り、下部電極と結晶化補助導電膜の間にどのような高低差があってもよい。パターンの例として、例えば図１〜図６等において、アレイ周囲の結晶化補助導電膜の面積やパターンの繰り返しを大きくすれば、前述の結晶化の効果と成膜の安定化の効果の両方が得られる。
【００７９】
この態様における結晶化補助導電膜の材料、製造方法等は前述のアレイ領域の最外周の下部電極から成膜活性種の拡散距離以下の距離に設けて結晶化を改良するための態様の場合と全く同様である。
【００８０】
さらに、結晶化補助導電膜に対して特定の電位を与えることも可能であり、例えば結晶化補助導電膜を接地すると、電子デバイスが高速動作時に生ずる外部ノイズによる読み取り誤動作が減少させることができる。これは、下部配線部において生じた電界が、接地された結晶化補助導電膜によって遮蔽され、容量部に影響を及ぼしにくくなるためであると推察される。
【００８１】
このような目的で用いるときには、結晶化補助導電膜の面積は特にできるだけ大きいほうが好ましい。
【００８２】
【実施例】
以下に実施例を示して、本発明をさらに具体的に説明する。
【００８３】
（成膜装置）
本発明で用いる薄膜気相成長装置の一例について概略図を図７に示す。この装置は交換室、真空容器、原料供給系を備えており、交換室には複数枚の８インチウエハーが収納できる。
【００８４】
真空容器４０６の材質は熱伝導の良いものが好ましく、例えば、アルミニウム、ステンレス等を使用できるが、特に熱伝導性の良いアルミニウムが好ましい。真空容器は、壁加熱手段であるヒータ４１６によって所定の温度に加熱できるようになっている。真空容器を熱伝導の良い材料によって形成することにより、真空容器内壁を均一に加熱することができる。
【００８５】
石英製のサセプター４０３の上には、ウエハー４１７がデバイスが形成面を上向きにして設置される。石英製サセプター４０３には、直径５ｍｍの穴４０１が３点開いており、これを通して、石英製ピン４０２が上下して、ウエハーを搬送機からサセプター４０３に乗せ替える。ウエハーが石英製サセプター上にのった後は、これらのピン用の穴はウエハー自身によって塞がれる。石英製サセプター上にウエハーが設置された状態で、ウエハー下部のヒータ室４０５と上部の成長ガスの導入される真空容器４０６は分離される。
【００８６】
真空容器４０６の内壁は、前記のヒーター４１６（壁加熱手段）により、有機金属材料ガスが十分な蒸気圧を持つ温度以上でかつ有機金属材料ガスの分解温度以下の温度に設定できる。すなわち、有機金属材料ガスは数種の原料を含むため、有機金属材料ガスの一部または全部が液化または固化または非平衡的に付着することにより、あるいは有機金属材料ガスが分解することにより、ウエハーに作用する有機金属材料ガスの組成比のバランスがくずれ、結晶構造が崩れることを防ぐことができる。また、壁に有機金属材料や分解物が付着し難いので、それが剥がれて生じるパーティクルの発生を防止することができる。そこで、有機金属材料ガスが内壁上で凝縮しない十分な脱離速度を持つ温度以上で、かつ分解する温度以下に制御することが好ましい。
【００８７】
この図で示した装置の例では、真空容器の排気ラインとして、メイン排気ライン４１０とサブ排気ライン４１１の２つが設けられている。メイン排気ラインはメインゲートバルブ４１２を介してターボポンプ４０７につながっている。サブ排気ライン４１１はバルブ４１３を介し、さらに水冷トラップ４１４を通してターボポンプ４０７につながっている。成膜中はメインゲートバルブ４１２を閉じ、バルブ４１３を開けて、サブ排気ライン４１１を通して排気する。このような構成をとることによって、ターボポンプ４０７中での有機金属材料ガスの固化、液化を妨ぐことができるので、ターボポンプ４０７の寿命を延ばすことができる効果が得られる。また、サブ排気ライン４１１と、水冷トラップ４１４の間にコンダクタンスを調節できるバルブ４１５を導入し、このコンダクタンスを調節することによって、真空容器内の成膜ガスの全圧を変化させても良い。有機金属材料ガスを流さないときは、メインゲートバルブ４１２も開けることによって排気速度を高め、より高真空を維持できるという効果が得られる。また、これを使って、真空容器内の有機金属材料ガス分圧を急激に下げることができるという効果も得られる。メインゲートバルブ４１２、バルブ４１３は真空容器４０６内に埋め込んであり、均一に加熱できるようになっている。
【００８８】
図８には原料供給系の一部の概略図を示す。有機金属材料ガスは室温では固体または液体であり、シリンダー５０１内に保存される。シリンダー５０１上にはバルブ５０２があり、バルブ５０２と供給系間のフランジ５０３より切り離し原料を交換することができる。
【００８９】
シリンダー５０１からの配管はストップバルブ５０５を介してマスフローコントローラ５０４につながり、その後二股に分岐し、それぞれストップバルブ５０６，５０７を介して真空容器５０８および水冷トラップ５０９を介してポンプ５１２につながっている。これらの配管、マスフローコントローラ５０４、バルブ５０２，５０５，５０６，５０７等の原料供給系の有機金属材料ガスが接触する部分には加熱手段５１３が設けられており、有機金属材料ガスが液化したり固化したりしないように、十分な蒸気圧を持つ温度以上でかつ有機金属材料ガスの分解温度以下の温度に設定することができる。本発明で用いる装置においては、マスフローコントローラにより原料ガスの流量を調節するが、キャリアガスを使用しないで直接原料ガスの流量を制御することが好ましいためであり、本発明はマスフローコントローラによる流量制御には限定されるものではない。
【００９０】
成膜時は、まず、バルブ５０２，５０５，５０６を開け、シリンダー５０１内の有機金属材料ガスの自圧によってマスフローコントローラ５０４を駆動し、ポンプ５１２にガスを排気して、この間にマスフローコントローラ５０４のガス流量の安定化を図る。次ぎに、バルブ５０６を閉じ、バルブ５０７を開けることによって正確に流量をコントロールされた有機金属材料ガスを真空容器内に供給することができる。それぞれの有機金属材料ガスおよび酸化ガスは、独立した原料供給用配管４１８（図７）で真空容器に導入され、真空容器内ではじめて混合される。すなわち、酸化ガスと有機金属材料ガスが、真空容器に導入される前に接触しない構造となっている。
【００９１】
以上説明したような装置を用いることにより、成膜に必要な有機金属材料ガスおよび酸化ガスのみを真空容器内に導入することが可能になり、本発明の成膜条件を容易に実現できる。
【００９２】
容量電極上への有機金属材料ガスを用いた気相成長方法において、酸化ガスとして二酸化窒素を用いることが可能である。酸化ガスの配管に二酸化窒素を流せば良い。
【００９３】
成膜中の真空容器の全圧については、サブ排気ライン４１１（図７）の排気量とマスフローコントローラ５０４（図８）の流量を調節することにより、１Ｐａ以下にすることが可能である。
【００９４】
例えば、ＰＺＴ膜の成膜を例にとって本発明の成膜方法の実施形態について説明する。ＰＺＴを成膜するときの代表的な原料、原料温度、マスフローコントローラ温度はＰｂ原料として鉛ビスジピバロイルメタナート（Ｐｂ（ＤＰＭ）2）、原料温度１７７℃、マスフローコントローラ温度２００℃、Ｚｒ原料としてテトラターシャリーブトキシジルコン（Ｚｒ（ＯｔＢｕ）4）、原料温度７０℃、マスフローコントローラ温度１５０℃、Ｔｉ原料としてテトライソプロポキシチタン（Ｔｉ（ＯｉＰｒ）4）、原料温度７５℃、マスフローコントローラ温度１５０℃であり、ＮＯ2のマスフロー温度は１５０℃、真空容器の内壁温度は１８０℃である。
【００９５】
（成膜実験−１）
実験には、図１に示す下部電極のパターンを用いた。シリコン酸化膜上に下部電極としてＰｔを用いて２μｍ角、隣接する下部電極間の距離２μｍとして、１００個×１００個のアレイとして０．４ｍｍ角の領域内に形成した。分離されたそれぞれの下部電極にはＷのプラグとこれに接続するＡｌ配線があり、個々の容量の電気特性が測定できる様になっている。この容量アレイが、４×４ｍｍのチップ内に１個ずつ配置されており、６インチウエハー全面に形成されている。
【００９６】
図１のように下部電極アレイ領域にのみＰｔを有する基板と、図２のように下部電極アレイの周囲に、周辺下部電極から２μｍだけ離した結晶化補助導電膜３０４をＰｔを用いて大きな面積に設け、アレイ領域以外のチップ部分全面をＰｔで覆う基板とを用意した。そして、基板表面にＰＺＴを成膜し、上部電極を形成してから容量素子を完成し、個々の容量素子の特性を比較した。
【００９７】
成膜温度４３０℃で、はじめに第１の成膜条件としてビスジピバロイルメタナート鉛（Ｐｂ（ＤＰＭ）2）流量０．２ＳＣＣＭ、チタンイソプロポキシド（Ｔｉ（ＯｉＰｒ）4）流量０．２５ＳＣＣＭ、ＮＯ2流量３．０ＳＣＣＭの条件で４０秒間成膜し、アイランド状のチタン酸鉛の結晶核を形成した後、第２の成膜条件としてＰｂ（ＤＰＭ）2流量０．２５ＳＣＣＭ、ジルコニウムブトキシド（Ｚｒ（ＯｔＢｕ）4）流量０．２２５ＳＣＣＭ、Ｔｉ（ＯｉＰｒ）4流量０．２ＳＣＣＭ、ＮＯ2流量３．０ＳＣＣＭの条件で１２００秒間成膜し、ＰＺＴを２００ｎｍ厚に成膜した。また、この時の成長中の真空容器内のガスの全圧は、５×１０-1Ｐａとした。この成膜条件はＰｔを６インチウエハー全面に形成した時、この基板上で良好なＰＺＴ結晶が得られ、従って良好なヒステリシス特性が得られる条件である。尚、第１の成膜条件でアイランド状ではなく、層状になるまでチタン酸鉛の結晶核を形成してもよい。
【００９８】
図９に、２μｍ角容量のヒステリシス特性を比較した結果を示す。アレイ部以外のチップ部分全面にもＰｔを有する基板の場合には、図９（ｂ）に示すように良好なヒステリシス特性が得られ、２μｍ角の微細なＰｔ下部電極上で良好なＰＺＴ結晶が形成されていることがわかる。一方、アレイ領域にのみＰｔを有する基板の場合には、図９（ａ）に示すようにヒステリシス特性は得られず、ＰＺＴ結晶は形成されていない。
【００９９】
つまり、微細化された電極上では、従来の方法では、ＰＺＴの結晶化が起こらないのに対して、本発明ではウエハー全面を下部電極材料で覆った場合と同一の成膜条件で、微細に分離された下部電極上に誘電体膜結晶を形成でき、良好な電気特性が得られることがわかる。
【０１００】
実際に、電子デバイスでは下部の配線との接続孔が必要であるため、先にこの部分の結晶化補助導電膜を取り除く場合も有る。そこで、アレイ部以外のチップ部に形成した下部電極材料に２μｍ角の穴をランダムに１００個開孔し下地シリコン酸化膜を露出させた基板を用いて同様の実験を行ったが、全面を下地電極材料によって覆った場合と同様に２μｍ角下地電極上で良好なヒステリシス特性が得られた。
【０１０１】
従って、アレイ領域の周囲ウエハー全面に渡って、下部電極と同じ材料で形成された結晶化補助導電膜の広い領域があることが本質であって、その電極材料膜中に微細なシリコン酸化膜開口領域があっても、微細に分離された下部電極上に誘電体膜結晶を形成でき、良好な電気特性が得られる。
【０１０２】
（成膜実験−２）
次に、Ｐｔの下部電極の大きさを０．５μｍ角、１μｍ角、２μｍ角、５μｍ角、１０μｍ角、５０μｍ角、１００μｍ角に変更したときの特性を比較した。下部電極間の分離幅は、すべて２μｍと一定にし、また下部電極アレイ領域の大きさも０．４ｍｍ角と一定にした。容量アレイが、４×４ｍｍのチップ内に１個ずつ配置されており、６インチウエハー全面に形成され、個々の容量の特性が測れるようになっている点は成膜実験−１と同じである。その他の条件は成膜実験−１と同様にして、ＰＺＴを２００ｎｍの厚さに成膜した。
【０１０３】
図１０は、アレイ領域の下部電極のみをＰｔで形成した場合の容量のヒステリシス特性を示し、図１１は、下部電極アレイ以外のチップ部分全面にＰｔの結晶化補助導電膜を設けた場合の容量のヒステリシス特性を示すグラフである。
【０１０４】
図１１の結果から明らかに、Ｐｔ結晶化補助導電膜を設けた場合は、下部電極が０．５μｍ角まで小さくなったときでも良好なヒステリシス特性が得られ、パターン依存性がないことがわかる。一方、図１０の結果からわかるように、Ｐｔで下部電極のみを形成した基板の場合には、５０μｍ角以上ではヒステリシス特性が得られるものの、１０μｍ角以下ではヒステリシス特性は得られず、パターン依存性が大きい。
【０１０５】
次に、この時の２μｍ角と１００μｍ角の下地電極上のＰＺＴ組成をＥＤＸ法（エネルギー分散Ｘ線分光分析法）によって調べた。Ｐｔ結晶化補助導電膜を形成した基板の場合には、２μｍ角、１００μｍ角共ＰＺＴの化学的量論比が合っているが、Ｐｔ結晶化補助導電膜を設けなかった基板の場合には、１００μｍ角ではＰＺＴの化学的量論比が合っているものの、２μｍ角ではＰｂが不足していた。従って、特にＰＺＴとＰｔという組み合わせでは、ウエハー内の下部電極の他の大部分がＰｔによって覆われた状態にすることによって、微少電極上におけるＰｂの組成を増大させる効果があることがわかる。
【０１０６】
（成膜実験−３）
この成膜実験では、６インチウエハーの中心に、図２、図３に示すような０．４ｍｍ角の下部電極アレイ領域とそれを取り囲む幅２ｍｍのＰｔ結晶化補助導電膜を設け、アレイ部内の下部電極間の分離幅（ｑ）と、アレイ周辺の下部電極とＰｔ結晶化補助導電膜との距離（ｄ）を等しくし、その距離（ｄ（＝ｑ））を変化させて、各容量素子のヒステリシス特性を比較した。下部電極自体の大きさは２×２μｍ角一定とした。その他の条件は成膜実験−１と同様にして、ＰＺＴを２００ｎｍの厚さに成膜した。
【０１０７】
図１２に、ヒステリシス特性を比較した結果を示す。この図から、この成膜条件では分離部分の距離が１０μｍ以上では良好なヒステリシス特性が得られないことがわかる。Ｐｔ上で分解形成された活性種は、拡散によって、微細に分離されたＰｔ下部電極上に供給されるが、分離領域のシリコン酸化膜上における活性種の付着係数が小さいために、シリコン酸化膜上で再蒸発を起こすと考えられる。４３０℃の成膜温度では、活性種が再蒸発せずに拡散によって広がることができる距離が１０μｍ未満であり、それ以上分離領域幅が広がると、活性種が微細に分離されたＰｔ下部電極上に十分到達することができず、組成が化学的量論比からはずれ、結晶化が起こらないものと推察される。従って、この分離部の最大値は基板温度によって変化し、基板温度が高くなると減少する傾向にある。これは、酸化膜上における活性種の再蒸発が促進されるからであると考えられる。
【０１０８】
（デバイス製造例１）
デバイス製造例１を、図１３を参照しながら説明する。まず、ウエット酸化によりシリコン基板６００に分離用酸化膜６０６を形成して、素子領域を区画分離した。その後、ボロン、リン等の不純物をイオン注入し、ｎ型およびｐ型のウェルを形成した。この後、ゲートおよび拡散層を以下のように形成した。まず、ゲート酸化膜６０１をウエット酸化によって形成した後、ゲートとなるポリシリコン６０２を成膜し、エッチングした。このポリシリコン膜上にシリコン酸化膜を成膜した後、エッチバックして、側壁酸化膜６０３を形成した。次に、ボロン、砒素等の不純物をイオン注入し、ｎ型およびｐ型の拡散層６０５を形成した。さらに、この上にＴｉ膜を成膜した後、シリコンと反応させ、未反応のＴｉをエッチングにより除去することにより、ゲート６０４および拡散層６０５の表面をシリサイド化した。以上の工程により、図１３（Ａ）に示すような、分離用酸化膜６０６によって分離されたｎ型およびｐ型のＭＯＳ型トランジスタがシリコン基板上に形成される。
【０１０９】
次にコンタクトおよび下部電極を図１３（Ｂ）に示すように形成した。先ず、第一層間絶縁膜６０７としてシリコン酸化膜又はボロン等の不純物を含んだシリコン酸化膜（ＢＰＳＧ）を成膜した後、ＣＭＰ法により平坦化した。次に、コンタクトをエッチングにより開口した後、ｎ型およびｐ型それぞれの拡散層に対して不純物を注入し、７５０℃で１０秒の熱処理を行った。この後、バリアメタルとしてＴｉおよびＴｉＮを成膜した。
【０１１０】
この上にタングステンをＣＶＤ法により成膜した後、ＣＭＰによりタングステンのプラグ６０８を形成した。タングステンのプラグは、タングステンのＣＶＤ後、エッチバックによって形成しても良い。この上に、容量下部電極層として、Ｔｉ膜６０９およびＴｉＮ膜６１０を連続してスパッタし、その上に厚さ１００ｎｍのＰｔ膜６１１を形成した。このとき、Ｐｔ膜は３００℃程度の高温でスパッタすることが好ましい。
【０１１１】
次に、ドライエッチングにより下部電極をそれぞれ分離すると共に、下部配線引出しのための開口部、およびその他デバイス構造上、下部電極材料膜（Ｐｔ／ＴｉＮ／Ｔｉ膜）が存在してはならない箇所の下部電極材料膜を除去する以外は、ウエハー全面に下部電極材料膜が残るようにして結晶化補助導電膜６１５を形成した。このときの下部電極パターンは、下部電極の大きさが１μｍ角で、下部電極同士の分離距離が１．５μｍで、２５０×２５０μｍの範囲に１００×１００個が配列されたパターンである。そして結晶化補助導電膜がアレイ領域の周辺を取り囲んでおり（図２のように）、周辺下部電極と結晶化補助導電膜との間の距離は２μｍとした。
【０１１２】
次に、この表面に図１３（Ｃ）に示すように、ＰＺＴ膜６１２を厚さ２００ｎｍに形成した。このＰＺＴ膜の成膜条件は、（成膜実験−１）と同じである。
【０１１３】
次に、図１３（Ｄ）に示すように、ＩｒＯ2膜６１３およびＩｒ膜６１４をスパッタリング法により成膜し、ドライエッチングによって、容量上部電極層とこれをつなぐプレート線を形成し、ＰＺＴを容量絶縁膜として有する容量素子を完成した。この上に、パッシベーション膜６１７としてシリコン酸化膜およびＳｉＯＮ膜を形成した後、配線パッド部を開口し、電気特性の評価を行った。
【０１１４】
このように形成した容量の電気特性を評価するために、１μｍ角のＰＺＴ容量を５０００個並列接続し、その特性を測定したところ、反転と非反転電荷の差として１０μＣ／ｃｍ2以上の値が得られ、良好な誘電特性を示した。疲労特性および保持特性等も良好であった。また、ゲート長０．２６μｍのトランジスタにおける特性を評価したところ、ｐ型、ｎ型ともにしきい値Ｖｔのばらつきはウエハー全面で１０％以下であり、良好であった。さらに、０．４μｍ角の容量下部コンタクトの抵抗を、コンタクト・チェーンにより測定したところ、コンタクト１個当たりの抵抗は１０Ωｃｍ以下であり良好であった。また、ノイズに対する耐性も高かった。また、上述のような工程をとることによって、上部電極をプレート線と共用させることができるため、他にプレート線を形成する必要が無く、製造コストの低減およびプレート線形成時に誘起される誘電体膜の劣化を最小に抑えることができるという効果が得られる。
【０１１５】
（デバイスの製造例２）
デバイス製造例２を、図１４を参照しながら説明する。タングステンのプラグの作製までは、デバイス製造例１と同様に行い、この上に、Ｔｉ、ＴｉＮを成膜した。その後スパッタ法によりＡｌＣｕを成膜し、ドライエッチング法により第一のアルミ配線７０１を形成し、図１４（Ａ）に示すようなｎ型およびｐ型のＭＯＳ型トランジスタ上に第一のアルミ配線を有する構造を形成した。
【０１１６】
次にビアおよび第二のアルミ配線を図１４（Ｂ）に示すように形成した。先ず、第二層間絶縁膜７０２としてシリコン酸化膜又はボロン等の不純物を含んだシリコン酸化膜（ＢＰＳＧ）を成膜した後、ＣＭＰ法により平坦化した。
【０１１７】
次に、ビアホールをエッチングにより開口した後、バリアメタルとしてＴｉおよびＴｉＮを成膜した。この上にタングステンをＣＶＤ法により成膜した後、ＣＭＰによりタングステンのプラグ７０３を形成した。タングステンのプラグは、タングステンのＣＶＤ後、エッチバックによって形成しても良い。この上に、ＴｉおよびＴｉＮをスパッタ法により形成し、さらに銅添加アルミニウム膜をスパッタ法により形成した後、ドライエッチング法により第二のアルミ配線７０４を形成した。さらにその上に、第三層間絶縁膜７０５としてシリコン酸化膜またはボロン等の不純物を含んだシリコン酸化膜（ＢＰＳＧ）を成膜した後、ＣＭＰ法により平坦化した。次にビアホールをエッチングにより開口した後、バリアメタルとしてＴｉおよびＴｉＮを成膜した。この上にタングステンをＣＶＤ法により成膜した後、ＣＭＰ法によりタングステンのプラグ７０６を形成した。タングステンのプラグは、タングステンのＣＶＤ後、エッチバックによって形成しても良い。
【０１１８】
このアルミ配線、層間膜、ビア形成を繰り返すことによって、所望の数の配線層を形成することができる。最後のタングステンプラグ上に、Ｔｉ膜７０７、ＴｉＮ膜７０８を連続してスパッタし、その上に１００ｎｍのＰｔ膜７０９を形成した。このとき、Ｐｔ膜は３００℃程度の高温でスパッタすることが好ましい。
【０１１９】
次に、デバイス製造例１と同様に、ドライエッチングにより下部電極をそれぞれ分離すると共に、下部配線引出しのための開口部、およびその他デバイス構造上、下部電極材料膜（Ｐｔ／ＴｉＮ／Ｔｉ膜）が存在してはならない箇所の下部電極材料膜を除去する以外は、ウエハー全面に下部電極材料膜が残るようにして結晶化補助導電膜７１０を形成した。このときのパターンはデバイス製造例１と同じにした。
【０１２０】
次に、図１４（Ｃ）に示すように、ＰＺＴ膜７１１をデバイス製造例１と同様の条件で厚さ２００ｎｍで全面に形成した。その後ＩｒＯ2膜７１３およびＩｒ膜７１４をスパッタリング法により成膜し、続いてドライエッチングして、容量上部電極層とこれをつなぐプレート線を形成し、ＰＺＴを容量絶縁膜として有する容量素子を完成した。この上に、パッシベーション膜７１７としてシリコン酸化膜およびＳｉＯＮ膜を形成した後、配線パッド部を開口し、電気特性の評価を行った。
【０１２１】
このように製造した容量の評価を、デバイス製造例１と同様に行った。その結果、反転と非反転電荷の差として１０μＣ／ｃｍ2以上の値が得られ、良好な誘電特性を示し、疲労特性および保持特性等も良好であった。また、ゲート長０．２６μｍのトランジスタにおける特性を評価は、ｐ型、ｎ型ともにしきい値Ｖｔのばらつきはウエハー全面で１０％以下であり、良好であった。さらに、０．４μｍ角の容量下部コンタクトの抵抗を、コンタクト・チェーンにより測定した結果、コンタクト１個当たりの抵抗は１０Ωｃｍ以下であり良好であった。また、ノイズに対する耐性も高かった。
【０１２２】
（デバイス製造例３）
この製造例では、下部配線を銅配線としたものである。図１５を参照しながら説明する。まず、ウエット酸化によりシリコン基板に分離用酸化膜８０６を形成した。その後、ボロン、リン等の不純物をイオン注入し、ｎ型およびｐ型のウェルを形成した。この後、ゲートおよび拡散層を以下のように形成した。図１５（Ａ）に示すように、まず、ゲート酸化膜８０１をウエット酸化によって形成した後、ゲートとなるポリシリコン８０２を成膜し、エッチングした。このポリシリコン膜上にシリコン酸化膜を成膜した後、エッチバックして、側壁酸化膜を形成した（図示を省略した。）。次に、ボロン、砒素等の不純物をイオン注入し、ｎ型およびｐ型の拡散層を形成した。さらに、この上にＴｉ膜を成膜した後、シリコンと反応させ、未反応のＴｉをエッチングにより除去することにより、Ｔｉシリサイドをゲート８０４および拡散層８０５に形成した。このまでの工程により、分離用酸化膜８０６によって分離されたｎ型およびｐ型のＭＯＳ型トランジスタがシリコン基板上に形成される。
【０１２３】
このような構造の上に、第一層間絶縁膜８０７としてシリコン酸化膜又はボロン等の不純物を含んだシリコン酸化膜（ＢＰＳＧ）を成膜した後、ＣＭＰ法により平坦化した。次に、配線溝８０８およびコンタクトホール８０９をエッチングにより開口した。その後、開口よりｎ型およびｐ型それぞれの拡散層に対して不純物を注入し、７５０℃で１０秒の熱処理を行った。ここまでの工程により、図１５（Ａ）の構造が形成される。
【０１２４】
次に、図１５（Ｂ）に示すように、バリアメタルとしてＴａを成膜し、この上にＣｕをスパッタ法により成膜した後、これをシード層としてメッキ法によりＣｕをコンタクトおよび配線溝内に埋め、さらに、ＣＭＰによりＣｕ配線８１０を分離した。さらにこの上に第二層間絶縁膜８１１としてシリコン酸化膜およびＣＭＰのエッチストッパ膜としてシリコン窒化膜を形成後、配線溝８１２およびスルーホール８１３をエッチングにより開口した。
【０１２５】
次に図１５（Ｃ）に示すように、この後、バリアメタルとしてＴａを成膜し、この上にＣｕをスパッタ法により成膜した後、これをシード層としてメッキ法によりＣｕをコンタクトおよび配線溝内に埋め、さらに、ＣＭＰにより配線を分離した。このデュアルダマシンプロセスを繰り返すことによって、所望の数の配線層を形成することができる。この上にさらに第三層間絶縁膜８１４としてシリコン酸化膜およびＣＭＰのエッチストッパ膜としてシリコン窒化膜を形成後、スルーホール部をエッチングにより開口した。この後、バリアメタルとしてＴａを成膜した。この上にＣｕをスパッタ法により成膜した後、これをシード層としてメッキ法によりＣｕをスルーホール部内に埋めた。さらに、ＣＭＰによりプラグ８１５を分離した。このプラグの形成にはタングステンを用いても良い。タングステンプラグを形成する場合には、メッキ法の変わりにＣＶＤ法によってスルーホールを埋める。また、バリアメタルとしてＴｉＮ／Ｔｉを用いる。
【０１２６】
最後のプラグ上に、Ｔｉ膜８２４、ＴｉＮ膜８２５を連続してスパッタし、その上に１００ｎｍのＰｔ膜８２６を形成した。このとき、Ｐｔ膜は３００℃程度の高温でスパッタすることが好ましい。
【０１２７】
次に、デバイス製造例１と同様に、ドライエッチングにより下部電極をそれぞれ分離すると共に、下部配線引出しのための開口部、およびその他デバイス構造上、下部電極材料膜（Ｐｔ／ＴｉＮ／Ｔｉ膜）が存在してはならない箇所の下部電極材料膜を除去する以外は、ウエハー全面に下部電極材料膜が残るようにして結晶化補助導電膜７１０を形成した。このときのパターンはデバイス製造例１と同じにした。
【０１２８】
次に、ＰＺＴ膜８２７をデバイス製造例１と同様の条件で厚さ２００ｎｍで全面に形成した。その後、ＩｒＯ2膜８２８およびＩｒ膜８２９をスパッタリング法により成膜し、ドライエッチングによって、容量上部電極層とこれをつなぐプレート線を形成し、ＰＺＴを容量絶縁膜として有する容量素子を完成した。この上に、パッシベーション膜８３０としてシリコン酸化膜およびＳｉＯＮ膜を形成した後、配線パッド部を開口し、電気特性の評価を行った。
【０１２９】
このように製造した容量の評価を、デバイス製造例１と同様に行った。その結果、反転と非反転電荷の差として１０μＣ／ｃｍ2以上の値が得られ、良好な誘電特性を示し、疲労特性および保持特性等も良好であった。また、ゲート長０．２６μｍのトランジスタにおける特性を評価は、ｐ型、ｎ型ともにしきい値Ｖｔのばらつきはウエハー全面で１０％以下であり、良好であった。さらに、０．４μｍ角の容量下部コンタクトの抵抗を、コンタクト・チェーンにより測定した結果、コンタクト１個当たりの抵抗は１０Ωｃｍ以下であり良好であった。また、ノイズに対する耐性も高かった。
【０１３０】
以上のデバイスの製造例１〜３においてタングステンもしくは銅を用いたコンタクトについて述べたが、同様にポリシリコンを用いたコンタクトにおいても、強誘電体容量特性、トランジスタ特性、コンタクト抵抗ともに良好であった。
【０１３１】
【発明の効果】
本発明によれば、素子構造が微小化された場合であっても、特性および信頼性に優れた容量素子を有する半導体装置を提供することができる。
【０１３２】
また、本発明によれば、容量素子を有する半導体装置のノイズ耐性に優れた構造を提供することができる。
【０１３３】
さらに本発明によれば、素子構造が微小化された場合であっても、金属酸化物誘電体、特にペロブスカイト構造の結晶化を低温にて確実に行い、特性および信頼性に優れた容量素子を有する半導体装置の生産性の良い製造方法を提供することができる。
【０１３４】
さらに本発明によれば、容量素子を有する半導体装置のノイズ耐性に優れた構造の製造方法を提供することができる。
【図面の簡単な説明】
【図１】半導体ウエハー上のチップおよび下部電極アレイの配列を模式的に示す図（Ａ）、および下部電極アレイの拡大図（Ｂ）である。
【図２】下部電極アレイと結晶化補助導電膜のパターンの１例を示す図である。
【図３】下部電極アレイと結晶化補助導電膜のパターンの１例を示す図である。
【図４】下部電極アレイと結晶化補助導電膜のパターンの１例を示す図である。
【図５】下部電極アレイと結晶化補助導電膜のパターンの１例を示す図である。
【図６】下部電極アレイと結晶化補助導電膜のパターンの１例を示す図である。
【図７】本発明で用いる薄膜気相成長装置の真空容器の断面を示す概略図である。
【図８】本発明で用いる薄膜気相成長装置の原料供給系を示す概略図である。
【図９】結晶化補助導電膜の有無による容量素子のヒステリシス特性の比較を示す図である。
【図１０】結晶化補助導電膜を用いなかったときの容量素子のステリシス特性の示す図である。
【図１１】結晶化補助導電膜を用いたときの容量素子のステリシス特性の示す図である。
【図１２】下部電極の分離幅および下部電極と結晶化補助導電膜の距離を変化させた時の容量素子のヒステリシス特性の比較を示す図である。
【図１３】デバイス製造例１の製造工程を示す模式図である。
【図１４】デバイス製造例２の製造工程を示す模式図である。
【図１５】デバイス製造例３の製造工程を示す模式図である。
【図１６】Ｐｂ原料流量を変化させたときの膜中の（Ｔｉ＋Ｚｒ）／Ｐｂ組成比の変化を示すグラフである。
【図１７】従来の容量加工工程を示す概略図である。
【図１８】従来の容量加工工程を示す概略図である。
【符号の説明】
１０１ 下部電極
１０２ 容量絶縁膜
１０３ 上部電極
１０４ テーパー部
１０５ 下部電極
１０６ 容量絶縁膜
１０７ 上部電極
１１０ 半導体基板
１１１ 素子分離領域
１１２ ソース・ドレイン領域
１１３ ゲート電極
１１４ 層間絶縁膜
１１５ メタルプラグ
３０１ ウェハー
３０２ チップ
３０３ アレイ領域
３０４ 下部電極
３０５ 結晶化補助導電膜
４０１ 石英製ピン用の穴
４０２ 石英製ピン
４０３ サセプター
４０５ ヒータ室
４０６ 真空容器
４０７ ターボモレキュラポンプ
４０８ ターボモレキュラポンプ
４０９ 加熱機構
４１０ メイン排気ライン
４１１ サブ排気ライン
４１２ メインゲートバルブ
４１３ バルブ
４１４ 水冷トラップ
４１５ コンダクタンスを調節できるバルブ
４１６ ヒータ
４１７ ウエハー
４１８ 原料供給用配管
５０１ シリンダー
５０２ バルブ
５０３ フランジ
５０４ マスフローコントローラ
５０５ ストップバルブ
５０６ ストップバルブ
５０７ ストップバルブ
５０８ 真空容器
５０９ 水冷トラップ
５１０ 真空計
５１２ ポンプ
６００ シリコン基板
６０１ ゲート酸化膜
６０２ ゲートポリシリコン
６０３ 側壁酸化膜
６０４ ゲート
６０５ 拡散層
６０６ 分離用酸化膜
６０７ 第一層間絶縁膜
６０８ タングステンプラグ
６０９ Ｔｉ膜
６１０ ＴｉＮ膜
６１１ Ｐｔ層
６１２ ＰＺＴ膜
６１３ ＩｒＯ2膜
６１４ Ｉｒ膜
６１７ パッシベーション膜
７０１ 第一のアルミ配線
７０２ 第二層間絶縁膜
７０３ タングステンプラグ
７０４ 第ニのアルミ配線
７０５ 第三層間絶縁膜
７０６ タングステンプラグ
７０７ Ｔｉ膜
７０８ ＴｉＮ膜
７０９ Ｐｔ膜
７１０ 結晶化補助導電膜
７１１ ＰＺＴ膜
７１３ ＩｒＯ2膜
７１４ Ｉｒ膜
７１７ パッシベーション膜
８０１ ゲート酸化膜
８０２ ゲートポリシリコン
８０４ ゲート
８０５ 拡散層
８０６ 分離用酸化膜
８０７ 第一層間絶縁膜
８０８ 配線溝
８０９ コンタクトホール
８１０ Ｃｕ配線
８１１ 第二層間絶縁膜
８１２ 配線溝
８１３ スルーホール
８１４ 第三層間絶縁膜
８１５ プラグ
８２４ Ｔｉ膜
８２５ ＴｉＮ膜
８２６ Ｐｔ膜
８２７ ＰＺＴ膜
８２８ ＩｒＯ2膜
８２９ Ｉｒ膜
８３０ パッシベーション膜
Claims (24)
- 半導体基板上に、下部電極、ＡＢＯ3で表されるペロブスカイト型の金属酸化物誘電体膜および上部電極が順に積層された容量素子が複数個集まったアレイ領域を有する半導体装置において、有機金属原料による気相成長方法での前記金属酸化物誘電体膜の成膜の際に成膜活性種形成の触媒作用のある材料で形成された結晶化補助導電膜が、前記アレイ領域の最外周の下部電極から成膜活性種の拡散距離以下の距離を隔てて、アレイ領域から外側に結晶核形成可能な幅以上の幅で形成されていることを特徴とする半導体装置。
- 前記結晶化補助導電膜が、前記アレイ領域の最外周の下部電極から１０μｍ未満の距離に設けられていることを特徴とする請求項１記載の半導体装置。
- 前記結晶化補助導電膜が、前記アレイ領域から外側に２０μｍ以上の幅で設けられていることを特徴とする請求項１または２記載の半導体装置。
- 前記結晶化補助導電膜が、前記金属酸化物誘電体膜の成膜直前に露出している面内に形成されていることを特徴とする請求項１〜３のいずれかに記載の半導体装置。
- 前記結晶化補助導電膜が、前記下部電極と同一レベルの平面内に、形成されていることを特徴とする請求項１〜３のいずれかに記載の半導体装置。
- 前記下部電極および前記結晶化補助導電膜が、それぞれＰｔ、Ｉｒ、Ｒｕ、ＩｒＯ2およびＲｕＯ2からなる群より選ばれる導電材料を表面層として有することを特徴とする請求項１〜５のいずれかに記載の半導体装置。
- 前記結晶化補助導電膜と前記下部電極が同一材料で形成されていることを特徴とする請求項６記載の半導体装置。
- 前記ＡＢＯ3で表されるペロブスカイト型の金属酸化物誘電体膜が、Ａ元素としてＰｂを含むことを特徴とする請求項１〜７のいずれかに記載の半導体装置。
- 前記金属酸化物誘電体膜が、ＰＺＴ膜である請求項８記載の半導体装置。
- 半導体基板上に、下部電極、ＡＢＯ3で表されるペロブスカイト型の金属酸化物誘電体膜および上部電極が順に積層された容量素子が複数個集まったアレイ領域を有する半導体装置の製造方法において、絶縁膜上に、前記下部電極と、有機金属原料による気相成長方法での前記金属酸化物誘電体膜の成膜の際に成膜活性種形成の触媒作用のある材料で形成された結晶化補助導電膜を、前記アレイ領域の最外周の下部電極から成膜活性種の拡散距離以下の距離を隔てて、アレイ領域から外側に結晶核形成可能な幅以上の幅で形成し、その後、形成された下部電極および結晶化補助導電膜上に有機金属原料による気相成長方法で前記金属酸化物誘電体膜を成膜することを特徴とする半導体装置の製造方法。
- 前記結晶化補助導電膜を、前記アレイ領域の最外周の下部電極から１０μｍ未満の距離に設けることを特徴とする請求項１０記載の半導体装置の製造方法。
- 前記結晶化補助導電膜を、前記アレイ領域から外側に２０μｍ以上の幅で設けられていることを特徴とする請求項１０または１１記載の半導体装置の製造方法。
- 前記下部電極および前記結晶化補助導電性膜が、それぞれＰｔ、Ｉｒ、Ｒｕ、ＩｒＯ2およびＲｕＯ2からなる群より選ばれる導電材料を表面層として有することを特徴とする請求項１０〜１２のいずれかに記載の半導体装置の製造方法。
- 前記結晶化補助導電膜および前記下部電極を形成する材料として同一の導電材料を用い、前記絶縁膜上に、この導電材料を成膜した後、エッチングにより前記下部電極と前記結晶化補助導電膜を同時に所定パターン形状に形成することを特徴とする請求項１０〜１３のいずれかに記載の半導体装置の製造方法。
- 前記ＡＢＯ3で表されるペロブスカイト型の金属酸化物誘電体膜が、Ａ元素としてＰｂを含むことを特徴とする請求項１０〜１４のいずれかに記載の半導体装置の製造方法。
- 前記金属酸化物誘電体膜が、ＰＺＴ膜である請求項１５記載の半導体装置の製造方法。
- 前記金属酸化物誘電体膜の成膜の際に、成膜初期の成膜条件である第一の成膜条件とその後の成膜条件である第二の成膜条件とが異なることを特徴とする請求項１０〜１６のいずれかに記載の半導体装置の製造方法。
- 前記第一の成膜条件で、金属酸化物誘電体の原料となる有機金属材料ガスのすべてを用いて、前記下部電極および前記結晶化補助導電膜上にペロブスカイト型結晶構造の初期核または初期層の形成を行い、第二の成膜条件で、この初期核または初期層上にさらにペロブスカイト型結晶構造の膜成長を行うことを特徴とする請求項１７記載の半導体装置の製造方法。
- 前記第一の成膜条件で、金属酸化物誘電体の原料となる有機金属材料ガスの一部のみを用いて、前記導電性材料上にペロブスカイト型結晶構造の初期核または初期層の形成を行い、第二の成膜条件で、この初期核または初期層上にさらにペロブスカイト型結晶構造の膜成長を行うことを特徴とする請求項１７記載の半導体装置の製造方法。
- 前記第二の成膜条件を自己制御性の良い原料ガス供給条件で成膜し、前記第一の成膜条件で、前記Ａ元素の原料を第二の成膜条件のときよりも多量に原料供給することを特徴とする請求項１８または１９記載の半導体装置の製造方法。
- 前記Ｂ元素としてＺｒとＴｉの両方を含む場合に、前記第二の成膜条件と比較して前記第一の成膜条件において、Ｚｒ原料ガスをＴｉ原料ガスに比べて供給量を減らした条件で成膜することを特徴とする請求項１８〜２０のいずれかに記載の半導体装置の製造方法。
- 第一の成膜条件での初期核または初期層の形成時間を制御することにより、結晶粒径を制御しながら成膜することを特徴とする請求項１８〜２０のいずれかに記載の半導体装置の製造方法。
- 成膜時の有機金属材料ガスを含む原料ガスの全圧を１Ｐａ以下の圧力に保ちながら成膜することを特徴とする請求項１７〜２２のいずれかに記載の半導体装置の製造方法。
- 前記成膜時の成膜温度が４５０℃以下であることを特徴とする請求項２３記載の半導体装置の製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30220799A JP3800294B2 (ja) | 1999-10-25 | 1999-10-25 | 半導体装置およびその製造方法 |
| EP00123066A EP1096555A3 (en) | 1999-10-25 | 2000-10-24 | Semiconductor device and production thereof |
| US09/694,919 US6790741B1 (en) | 1999-10-25 | 2000-10-24 | Process for producing a semiconductor device |
| KR1020000062478A KR100344709B1 (ko) | 1999-10-25 | 2000-10-24 | 반도체 장치와 그 제조 방법 |
| TW089122508A TW466750B (en) | 1999-10-25 | 2000-10-25 | Semiconductor device and production thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30220799A JP3800294B2 (ja) | 1999-10-25 | 1999-10-25 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001127258A JP2001127258A (ja) | 2001-05-11 |
| JP3800294B2 true JP3800294B2 (ja) | 2006-07-26 |
Family
ID=17906250
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30220799A Expired - Fee Related JP3800294B2 (ja) | 1999-10-25 | 1999-10-25 | 半導体装置およびその製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6790741B1 (ja) |
| EP (1) | EP1096555A3 (ja) |
| JP (1) | JP3800294B2 (ja) |
| KR (1) | KR100344709B1 (ja) |
| TW (1) | TW466750B (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3800294B2 (ja) * | 1999-10-25 | 2006-07-26 | 日本電気株式会社 | 半導体装置およびその製造方法 |
| US20040058492A1 (en) * | 2001-03-09 | 2004-03-25 | Toru Tatsumi | Vapor growth method for metal oxide dielectric film and pzt film |
| JP2004063807A (ja) | 2002-07-29 | 2004-02-26 | Elpida Memory Inc | 半導体装置の製造方法 |
| JP4920867B2 (ja) * | 2003-11-18 | 2012-04-18 | キヤノン株式会社 | アクチュエータおよびインクジェットヘッド |
| JP2005251843A (ja) * | 2004-03-02 | 2005-09-15 | Nec Electronics Corp | 半導体装置、その製造方法及び記憶装置 |
| JP2006222318A (ja) * | 2005-02-10 | 2006-08-24 | Tokyo Electron Ltd | 成膜方法及び成膜装置 |
| KR20100002596A (ko) * | 2008-06-30 | 2010-01-07 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
| US8962350B2 (en) * | 2013-02-11 | 2015-02-24 | Texas Instruments Incorporated | Multi-step deposition of ferroelectric dielectric material |
| JP6142710B2 (ja) * | 2013-07-24 | 2017-06-07 | 富士通セミコンダクター株式会社 | 半導体装置及びその設計方法 |
| JP6516504B2 (ja) * | 2015-02-18 | 2019-05-22 | 国立大学法人名古屋大学 | エッチング装置およびエッチング方法 |
| US20210399138A1 (en) * | 2020-06-22 | 2021-12-23 | The Trustees Of The University Of Pennsylvania | Post CMOS Compatible Ferroelectric Field Effect Transistor With AIScN Dielectric And 2D Material Channel |
| JP7382988B2 (ja) | 2021-06-29 | 2023-11-17 | キヤノンアネルバ株式会社 | 積層構造体の製造方法 |
| KR102695083B1 (ko) * | 2021-07-16 | 2024-08-16 | 에스케이키파운드리 주식회사 | 반도체 소자의 ｍｉｍ 커패시터 및 그 제조 방법 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07142597A (ja) * | 1993-11-12 | 1995-06-02 | Mitsubishi Electric Corp | 半導体記憶装置およびその製造方法 |
| JP3323352B2 (ja) * | 1995-02-13 | 2002-09-09 | 三菱電機株式会社 | 半導体装置 |
| JP2875777B2 (ja) * | 1996-05-31 | 1999-03-31 | 松下電子工業株式会社 | 半導体装置 |
| WO1998005071A1 (en) * | 1996-07-26 | 1998-02-05 | Symetrix Corporation | Method of fabricating an integrated circuit using self-patterned thin films |
| KR100219507B1 (ko) * | 1996-12-17 | 1999-09-01 | 윤종용 | 강유전체 커패시터의 하부전극용 물질층으로 된로컬 인터커넥션을 구비한 반도체장치의 금속배선구조체 및 그 제조방법 |
| JPH10189908A (ja) * | 1996-12-20 | 1998-07-21 | Texas Instr Japan Ltd | 金属酸化物キャパシタの作製方法及び半導体メモリ装置の製造方法 |
| KR100269306B1 (ko) | 1997-07-31 | 2000-10-16 | 윤종용 | 저온처리로안정화되는금속산화막으로구성된완충막을구비하는집적회로장치및그제조방법 |
| JP3542704B2 (ja) | 1997-10-24 | 2004-07-14 | シャープ株式会社 | 半導体メモリ素子 |
| JP3098474B2 (ja) | 1997-10-31 | 2000-10-16 | 日本電気株式会社 | 半導体装置の製造方法 |
| CN1181217C (zh) * | 1997-11-21 | 2004-12-22 | 三星电子株式会社 | 使用籽晶层形成pzt薄膜的方法 |
| KR100275726B1 (ko) * | 1997-12-31 | 2000-12-15 | 윤종용 | 강유전체 메모리 장치 및 그 제조 방법 |
| KR100268424B1 (ko) * | 1998-08-07 | 2000-10-16 | 윤종용 | 반도체 장치의 배선 형성 방법 |
| JP2000124421A (ja) * | 1998-10-20 | 2000-04-28 | Nec Corp | 半導体記憶装置とその製造方法 |
| JP3800294B2 (ja) * | 1999-10-25 | 2006-07-26 | 日本電気株式会社 | 半導体装置およびその製造方法 |
| JP4573009B2 (ja) * | 2000-08-09 | 2010-11-04 | 日本電気株式会社 | 金属酸化物誘電体膜の気相成長方法 |
| JP4688343B2 (ja) * | 2001-05-16 | 2011-05-25 | ルネサスエレクトロニクス株式会社 | 強誘電体メモリ装置 |
-
1999
- 1999-10-25 JP JP30220799A patent/JP3800294B2/ja not_active Expired - Fee Related
-
2000
- 2000-10-24 KR KR1020000062478A patent/KR100344709B1/ko not_active IP Right Cessation
- 2000-10-24 EP EP00123066A patent/EP1096555A3/en not_active Withdrawn
- 2000-10-24 US US09/694,919 patent/US6790741B1/en not_active Expired - Fee Related
- 2000-10-25 TW TW089122508A patent/TW466750B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR100344709B1 (ko) | 2002-07-20 |
| JP2001127258A (ja) | 2001-05-11 |
| EP1096555A3 (en) | 2005-11-02 |
| KR20010051202A (ko) | 2001-06-25 |
| TW466750B (en) | 2001-12-01 |
| EP1096555A2 (en) | 2001-05-02 |
| US6790741B1 (en) | 2004-09-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6509601B1 (en) | Semiconductor memory device having capacitor protection layer and method for manufacturing the same | |
| US7605007B2 (en) | Semiconductor device and method of manufacturing the same | |
| US7405121B2 (en) | Semiconductor device with capacitors and its manufacture method | |
| EP1306889B1 (en) | Electronic device with electrode and its manufacture | |
| JP3800294B2 (ja) | 半導体装置およびその製造方法 | |
| US8664011B2 (en) | Semiconductor device and method of manufacturing the semiconductor device | |
| JP5347381B2 (ja) | 半導体装置の製造方法 | |
| US7312091B2 (en) | Methods for forming a ferroelectric layer and capacitor and FRAM using the same | |
| US6525364B1 (en) | Capacitor for semiconductor memory device and method of manufacturing the same | |
| US20040058492A1 (en) | Vapor growth method for metal oxide dielectric film and pzt film | |
| JP2002057156A (ja) | 金属酸化物誘電体膜の気相成長方法 | |
| KR20010085328A (ko) | 금속산화물유전체막의 기상성장방법 및 금속산화물유전체재료의 기상성장을 위한 장치 | |
| JP3952124B2 (ja) | 金属酸化物誘電体膜及びその製造方法 | |
| JP4616830B2 (ja) | 半導体装置の製造方法 | |
| JP4109304B2 (ja) | 半導体装置およびその製造方法 | |
| JP2002334875A (ja) | 金属酸化物誘電体膜の気相成長方法 | |
| KR100633330B1 (ko) | 반도체 장치의 캐패시터 제조방법 | |
| JP3171246B2 (ja) | 金属酸化物誘電体膜の気相成長方法 | |
| KR100443362B1 (ko) | 2단계 열처리를 적용한 반도체 소자의 캐패시터 제조방법 | |
| JP3353835B2 (ja) | 金属酸化物誘電体膜の気相成長方法 | |
| KR100448242B1 (ko) | 반도체 소자의 캐패시터 상부전극 제조방법 | |
| KR100878866B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JP5104850B2 (ja) | 半導体装置の製造方法 | |
| JP2004063891A (ja) | 強誘電体メモリの製造方法 | |
| JP2002270787A (ja) | 半導体装置とその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20041110 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20041110 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050720 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050920 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060119 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060405 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060418 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3800294 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100512 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110512 Year of fee payment: 5 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110512 Year of fee payment: 5 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110512 Year of fee payment: 5 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110512 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120512 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120512 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130512 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140512 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |