TW502335B - Method for controlling the line width of polysilicon gate by an etching process of a hard mask layer - Google Patents

Description

502335 五、發明說明（1) 5-1發明領域： 本發明係關於一種多晶矽閘極的形成方法，特別是有 關於一種藉由硬遮層的蝕刻以控制多晶矽閘極的臨界尺寸 之方法。 5 - 2發明背景： 隨著積體電路之密度不斷地擴大，為使晶片（ch i p) 面積保持一樣，甚至縮小，以持續降低電路之單位成本， 唯一的辦法，就是不斷地縮小電路設計規格（d e s i g n r u 1 e )^以符合南科技產業未來發展之趨勢。隨者半導體技術 的發展，積體電路之元件的尺寸已經縮減到深次微米的範 圍。當半導體連續縮減到深次微米的範圍時，產生了一些 在製程微縮上的問題。 積體電路的進展已經牽涉到元件幾何學的規格縮小化 。在深次微米的半導體技術中，需要越來越小的多晶矽閘 極之臨界尺寸。為了擴展微影製程窗，勢必要降低光阻層 之厚度以形成較薄之光阻層，因此，在多晶矽閘極整合製 程中，硬遮層的需求更加重要。由於氧化物與多晶矽之間 的選擇比較高，因此，傳統上係使用氧化蝕刻反應室進行 硬遮層蝕刻製程。然而，此種方式常造成晶圓中之臨界尺

502335 五、發明說明（2) 寸的一致性不佳。此外，為了在#刻製程中控制餘刻的輪 廓，通常使用具有碳氟比（C/F)之反應氣體進行硬遮層蝕 刻製程，例如，C 2F 6。由於具有碳氟比（C/F)之反應氣體 對於硬遮層與多晶矽之間的選擇比不佳，因此，多晶矽層 表面的一致性亦不好，其表面差異約為1 7 0 0埃至2 0 0 0埃之 間，亦即，表面均勻度約大於2 0 0，此將增加後續蝕刻製 程的困難度。再者，進行硬遮層蝕刻製程時，會過蝕刻約 為硬遮層的一半厚度之多晶矽層，此時在硬遮層下方的多 晶石夕層將會耗損過多，如第一圖所示。 更 I虫刻罩 常在主 體底材 層的同 半導體 計規格 ，氧化 足，將 電性的 的硬遮 小皆相 晶碎閘 寬的臨 進一步地 幕進行多 要的#刻 中。因此 時亦會造 製程中， (design 層厚度的 對後續的 偏移，進 層具有一 同，但是 極線寬的 界尺寸。 ，由於 晶矽層 終點位 ，對上 成閘極 氧化層 rule) 控制更 離子植 而降低 固定的 在餘刻 臨界尺 因此， 表面均 的I虫刻 置上蝕 述的I虫 氧化層 厚度的 越小時 形困難 入製程 元件的 垂直輪 多晶矽 寸總是 對於傳 勻度大， 製程時I虫 穿極薄之 刻製程而 的大量損 控制相當 ，所形成 。若是閘 產生重大 再現性。 廓。雖然 層後，晶 大於密集 統的多晶 在藉由 刻終點 閘極氧 言，在 失。在 地重要 的氧化 極氧化 的影響 另一方 在光罩 圓上的 區之多 €夕閘極 硬遮層 難以判 化層至 去除多 深次微 ，尤其 層厚度 層的厚 ，或是 面，I虫 上的線 孤離區 晶矽閘 製程而 當成 斷， 半導 晶碎 米的 是設 越薄 度不 造成 刻後 寬大 之多 極線 言 ，

502335 五、發明說明（3) 不但製程複雜且難以控制氧化物層的厚度，亦無法重工， 此將增加極大的製程成本。 鑒於上述之種種原因，我們更需要一種新的多晶矽閘 極之硬遮層的蝕刻製程，以便於提昇後續製程的產率與良 率〇 5 - 3發明目的及概述： 鑒於上述之發明背景中，傳統多晶矽閘極之硬遮層的 蝕刻製程，其所產生的諸多缺點，本發明提供一方法可用 以克服傳統製程上的問題。 本發明主要的目的係在提供一種多晶矽閘極之硬遮層 的蝕刻製程。本發明係藉由一氣體混合物當成新的蝕刻劑 進行多晶矽閘極之硬遮層的蝕刻製程，以增加多晶矽層與 硬遮層之間的#刻選擇比。此外，在過#刻多晶石夕層後可 獲得較佳之多晶矽層的表面均勻度，使得後續多晶矽層與 閘極氧化層之間的蝕刻終點能精準地測知，且同時可減少 多晶矽層的損失。因此，本發明能降低傳統製程的成本以 符合經濟上的效益。 本發明的另一目的係提供一種多晶矽閘極的蝕刻製程

502335 五、發明說明（4) 。本方法能藉由一 CH 2F與C 2F妁氣體混合物當成蝕刻劑進 行硬遮層蝕刻製程，以形成具有梯形輪廓的硬遮層。此外 ，本發明也能藉由C H 2F钓含量多寡控制硬遮層的梯形輪廓 輪廓大小，進而控制多晶矽閘極的臨界尺寸，使得孤離區 與密集區的多晶矽閘極線寬能自由地偏移。因此，本方法 能適用於半導體元件之深次微米的技術中。 根據以上所述之目的，本發明揭示了一種新的半導體 元件之製造方法。首先提供一半導體底材，其上具有一閘 極介電層。然後，形成一多晶矽層於閘極介電層上。接著 ，形成一具有第一厚度之介電層於多晶矽層上。之後，形 成且定義一光阻層於介電層上。藉由光阻層當成一蝕刻罩 幕與一至少包含一 C 2F與一 C H 2F A混合氣體當成一餘刻劑 I虫刻介電層且過餘刻多晶石夕層至消耗一第二厚度為止，以 形成一具有梯形輪廓之硬遮層，其中，第二厚度約為第一 厚度的一半。隨後，去除光阻層。接著，藉由硬遮層當成 一触刻罩幕I虫刻多晶石夕層以形成一多晶石夕閘極。 5-4發明的詳細說明： 本發明在此所探討的方向為一種殘留聚合物的製造方 法。為了能徹底地瞭解本發明，將在下列的描述中提出詳

502335 五、發明說明（5) 盡的步驟與元件。顯然地，本發明的施行並未限定於半導 體元件之技藝者所熟習的特殊細節。另一方面，眾所周知 的製程步驟與元件並未描述於細節中，以避免造成本發明 不必要之限制。本發明的較佳實施例會詳細描述如下，然 而除了這些詳細描述之外，本發明還可以廣泛地施行在其 他的實施例中，且本發明的範圍不受限定，其以之後的專 利範圍為準。 參考第二A圖至第二D圖所示，在本發明之第一實施例 中，首先提供一半導體底材200，半導體底材20 0上具有一 第一介電層210與一多晶矽層22 0A，其中，第一介電層210 至少包含一氧化層。然後，形成一第二介電層2 3 0於多晶 矽層220A上，其中，第二介電層23 0至少包含一氧化層。 接著，形成且定義一光阻層24 0於第二介電層23 0上。藉由 光阻層2 4 0當成一蝕刻罩幕與一蝕刻劑進行蝕刻製程，以 蝕刻第二介電層2 3 0直到過蝕刻多晶矽層2 2 0 A至一預定厚 度為止，以形成一具有梯形輪廓之硬遮層250，其中，I虫 刻劑至少包含一具有碳氟比的反應氣體，例如，C 2F 6，與 一有碳氫氟比之反應氣體，例如，C H 2F 2，而硬遮層2 5 0之 梯形輪廓的寬度係藉由具有碳氫氟比之反應氣體含量決定 。當碳氟比之反應氣體含量越高時，硬遮層2 5 0之梯形輪 廓的寬度越大。隨後，去除光阻層240。接著，藉由硬遮 層2 5 0當成一蝕刻罩幕蝕刻多晶矽層2 2 0 A與以形成一多晶 矽區2 2 0 B。最後，去除硬遮層2 5 0以形成一多晶矽閘極

502335 五、發明說明（6) 2 2 0C。 參考第三A圖與第三B圖所示，在本發明之第二實施例 中，首先提供一半導體底材300，半導體底材30 0上具有一 閘極氧化層3 1 0。然後，形成一多晶矽層3 2 〇於閘極氧化層 3 1 0上。然後，形成一具有一第一厚度之氧化層3 3 〇於多晶 矽層3 2 0上。接著，形成且定義複數個第一光阻層34〇八與 複數個第二光阻層3 4 0 B於氧化層3 3 0上，其中，複數個第 一光阻層340 A所在位置係為孤離區30 〇A，且複數個第二光 阻層340B所在位置係為密集區3〇〇B。藉由複數個第一光阻 層340A與複數個第二光阻層34〇B當成複數個蝕刻罩幕與一 此合氣體當成一蝕刻劑進行一蝕刻製程，以蝕刻氧化層 3 3 0直到過蝕刻多晶矽層32〇至移除一第二厚度之部分^多 晶石夕層3 2 0為止，並形成具有梯形輪廓之複數個第一硬遮 I 3 5 0A與複數個第二硬遮層35〇B，其中，混合氣體至少包 ， 二有CJ良反應氣體與一具有dF A反應氣體，且複 遮層35〇A與複數個第二硬遮層350B之梯形輪廓 田見；2係措由具有CH2F &氣體含量決定，當CHJ之氣體含 量越高時，複數個第一硬遮層35 〇A與複數個第二硬遮層3 梯形輪廓的寬度越大，藉此可控制多晶矽閘極二線 ί複翁-ί外，複數個第一硬遮層35〇錄位於孤離區3 0 0A ” 數個第二硬遮層3 5 0 Β係位於密集區3 0 0 Β，而繁—声降 半。另一方面，複數個第一硬遮層35〇Α ’、 個弟一硬遮層3 5 0 Β也能夠藉由額外的光學微影製程

第9頁

502335 五、發明說明（7) 形成具有不同偏移的梯形輪廓。 參考第三C圖與第三D圖所示，在本發明之第二實施例 中，去除複數個第一光阻層3 4 0 A與複數個第二光阻層3 4 0 B 。接著，藉由複數個第一硬遮層3 5 0 A與複數個第二硬遮層 3 5 0 B當成複數個蝕刻罩幕進行一蝕刻製程，以蝕刻多晶矽 層3 2 0且形成複數個第一多晶矽區3 2 0 A與複數個第二多晶 矽區3 2 0 B，其中，複數個第一多晶矽區3 2 0 A係位於孤離區 3 0 0 A與複數個第二多晶矽區3 2 0 B係位於密集區3 0 0 B。最後 ，移除複數個第一硬遮層3 5 0 A與複數個第二硬遮層3 5 0 B以 形成複數個第一多晶矽閘極3 6 0 A於孤離區3 0 0 A上與複數個 第二多晶矽閘極3 6 0 B係於密集區3 0 0 B上。 如上所述，在本發明的實施例中，本發明係藉由一氣 體混合物當成新的蝕刻劑進行多晶矽閘極之硬遮層的蝕刻 製程，以增加多晶矽層與硬遮層之間的蝕刻選擇比，其中 ，傳統製程的蝕刻選擇比約小於1. 5，相對地，本方法可 增加蝕刻還擇比至約大於5。此外，在過蝕刻多晶矽層後 可獲得較佳之多晶矽層的表面均勻度，使得後續多晶矽層 與閘極氧化層之間的蝕刻終點能精準地測知以避免閘極氧 化層被蝕穿，且同時可減少多晶矽層的損失，其中，傳統 製程的表面均勻度約大於2 0 0，相對地，本方法可降低表 面均勻度至約小於5 0。因此，本發明能降低傳統製程的成 本以符合經濟上的效益。再者，本方法能藉由一 CH 2F與

第10頁 502335 五、發明說明（8) C 2F妁氣體混合物當成蝕刻劑進行硬遮層蝕刻製程，以形 成具有梯形輪廓的硬遮層。此外，本發明也能藉由CH 2F钓 含量多寡控制硬遮層的梯形輪廓大小，進而控制多晶石夕閘 極的臨界尺寸，使得孤離區與密集區的多晶矽閘極線寬能 自由地偏移。因此，臨界尺寸偏移的控制窗更為廣泛。所 以，本方法能適用於半導體元件之深次微米的技術中。 當然，本發明可能用在多晶矽層之硬遮層的蝕刻製程 上，也可能用在任何半導體之蝕刻製程上。而且，本發明 藉由反應氣體的CH 2F A含量以控制多晶矽閘極的臨界尺寸 ，迄今仍未發展用在關於多晶石夕層之#刻製程方面。對深 次微米的製程而言，本方法為一較佳可行之多晶矽閘極的 製程。 顯然地，依照上面實施例中的描述，本發明可能有許 多的修正與差異。因此需要在其附加的權利要求項之範圍 内加以理解，除了上述詳細的描述外，本發明還可以廣泛 地在其他的實施例中施行。 上述僅為本發明之較佳實施例而已，並非用以限定本發 明之申請專利範圍；凡其它未脫離本發明所揭示之精神下 所完成的等效改變或修飾，均應包含在下述申請專利範圍 内〇

第11頁 502335 圖式簡單說明 第一圖係為傳統之多晶矽層的蝕刻製程剖面圖； 第二A圖至第二D圖係為根據本發明之第一較佳實施例 中，藉由新的蝕刻劑形成硬遮層之製程剖面圖；與 第三A圖至第三D圖係為根據本發明之第二較佳實施例 中，藉由新的I虫刻劑形成硬遮層且控制多晶石夕閘極之臨界 尺寸的製程剖面圖。 主要部分之代表符號： 200 半 導 體 底 材 210 第 一 介 電 層 2 2 0A 多 晶 矽 層 2 2 0B 多 晶 矽 區 2 2 0C 多 晶 矽 閘 極 230 第 二 介 電 層 240 光 阻 層 250 硬 遮 層 300 半 導 體 底 材 3 0 0A 孤 離 區 3 0 0B 密 集 區 310 閘 極 氧 化 層 320 夕夕 晶 矽 層 3 2 0 A 第 一 多 晶 石夕區

第12頁 502335

第13頁

Claims (1)

1. 502335 六、申請專利範圍 1. 一種蝕刻硬遮層的方法，該蝕刻方法至少包含下列步驟 提供一半導體底材，該半導體底材具有一多晶矽層於 其上； 形成一介電層於該多晶石夕層上·， 形成一光阻層於該介電層上； 提供一具有一碳氫氟比之混合氣體當成一#刻劑；與 藉由該光阻層當成一#刻罩幕與該#刻劑触刻該介電 層，並形成一具有一梯形輪廓之硬遮層。 2. 如申請專利範圍第1項所述之蝕刻硬遮層的方法，其中 上述之介電層至少包含一氧化物層。 3. 如申請專利範圍第1項所述之蝕刻硬遮層的方法，其中 上述之具有碳氫氟比之氣體至少包含一 CH2F 2。 4. 如申請專利範圍第1項所述之蝕刻硬遮層的方法，其中 上述之硬遮層的梯形輪廓之寬度係藉由具有碳氫氟比之氣 體含量決定。 5. —種餘刻多晶石夕層的方法，該餘刻方法至少包含下列步 驟： 提供一半導體底材，該半導體底材上具有一第一介電 層；

   第14頁 502335 六、申請專利範圍 形成一多晶矽層於該第一介電層上； 形成一第二介電層於該多晶石夕層上； 形成一光阻層於該第二介電層上； 提供一具有碳氟比與一碳氫氟比之混合氣體當成一蝕 刻劑； 藉由該光阻層當成一蝕刻罩幕與該蝕刻劑蝕刻該第二 介電層直到過蝕刻該多晶矽層至一預定厚度為止，且形成 一具有梯形輪廓之硬遮層； 去除該光阻層；與 藉由該硬遮層當成一蝕刻罩幕蝕刻該多晶矽層，以形 成一多晶石夕區於該第一介電層上。 6. 如申請專利範圍第5項所述之姓刻多晶石夕層的方法，其 中上述之第一介電層至少包含一氧化物層。 7. 如申請專利範圍第5項所述之餘刻多晶石夕層的方法，其 中上述之第二介電層至少包含一氧化物層。 8. 如申請專利範圍第5項所述之蝕刻多晶矽層的方法，其 中上述之具有碳氟比之氣體至少包含一 C 2F 6。 9. 如申請專利範圍第5項所述之蝕刻多晶矽層的方法，其 中上述之具有碳氫氟比之氣體至少包含一 CH2F2。

   第15頁 502335 六、申請專利範圍 1 0 .如申請專利範圍第5項所述之蝕刻多晶矽層的方法，其 中上述之硬遮層的梯形輪廓之寬度係藉由具有碳氫氟比之 氣體含量決定。 11. 一種複數個多晶矽閘極之線寬控制的方法，該線寬控 制的方法至少包含下列步驟： 提供一半導體底材，該半導體底材上具有一閘極氧化 層； 形成一多晶石夕層於該閘極氧化層上； 形成一具有一第一厚度之介電層於該多晶矽層上； 形成複數個光阻層該介電層上； 提供一具有一 CH 2F &混合氣體當成一蝕刻劑； 藉由該複數個光阻層當成複數個#刻罩幕與該#刻劑 I虫刻該介電層直到過I虫刻該多晶石夕層至移除一第二厚度之 部分該多晶矽層為止，並形成具有梯形輪廓之複數個硬遮 層於該多晶矽層上，其中，該複數個硬遮層之梯形輪廓的 寬度控制該複數個多晶矽閘極之線寬； 去除該複數個光阻層； 藉由該複數個硬遮層當成複數個蝕刻罩幕蝕刻該多晶 矽層且形成複數個多晶矽區；與 移除該複數個硬遮層以形成該複數個多晶石夕閘極。 1 2.如申請專利範圍第1 1項所述之複數個多晶矽閘極之線 寬控制的方法，其中上述之介電層至少包含一氧化物層。

   第16頁 502335 六、申請專利範圍 1 3.如申請專利範圍第11項所述之複數個多晶矽閘極之線 寬控制的方法，其中上述之第二厚度約為該第一厚度的一 半。 1 4.如申請專利範圍第1 1項所述之複數個多晶矽閘極之線 寬控制的方法，其中上述之且該複數個硬遮層之梯形輪廓 的寬度係藉由該CH2F夂含量決定。 1 5. —種複數個多晶矽閘極之線寬控制的方法，該複數個 多晶矽閘極之線寬控制的方法至少包含下列步驟： 提供一半導體底材，該半導體底材上具有一閘極氧化 層； 形成一多晶碎層於該閘極氧化層上； 形成一具有一第一厚度之氧化層於該多晶矽層上； 形成複數個第一光阻層與複數個第二光阻層於該氧化 層上，且定義該複數個第一光阻層所在位置係為一孤離區 ，該複數個第二光阻層所在位置係為一密集區； 提供一具有一 C 2F與一 CH 2F夂混合氣體當成一蝕刻劑 藉由該複數個第一光阻層與該複數個第二光阻層當成 複數個刻罩幕與該餘刻劑餘刻該氧化層直到過餘刻該多 晶矽層至移除一第二厚度之部分該多晶矽層為止，並形成 具有梯形輪廓之複數個第一硬遮層於該孤離區與複數個第

   第17頁 502335 六、申請專利範圍 數量 複含 該體 與氣 層^ 遮β i Η 硬c 一該 第由 個藉 數係 複度 該寬 且的 ， 廊 上輪 區形 集梯 密之 該層 於遮 層硬 遮二 硬第 二個 層 阻 光•，二 寬第 線個 之數 極複 閘該 矽與 晶層 多阻 個光 數一 複第 該個 制數 控複 於該 便除 以去 定 決 成矽 當晶 層多 遮一 硬第 二個 第數 個複 數成 複形 該且 與層 層碎 遮晶 硬多 一該 第刻 個蝕 數幕 複罩 該刻 由餘 藉個 數 複 夕夕區 一 集 第密 個於 數位 複係 ，區 中碎 其晶 ， 多 區二 第 晶個 多數 二複 第與 個區 數離 複孤 與於 區位 曰π 形二 以第 層個 遮數 硬複 二該 第與 個上 數區 複離 該孤 與該 層於 遮極。 硬閘上 一矽區 第晶集 個多密 數一該 複第於 該個極 除數閘 移複矽 該晶 成多 寬半 線一 之的 極度 閘厚 碎一 晶第 多該 個為 數約 複度 之厚 述二 所第 項之 5 1述 第上 圍中 範其 利， 專法 請方 申的 如制 •控

   第18頁