[go: up one dir, main page]

JP5164446B2 - 半導体素子の微細パターン形成方法 - Google Patents

半導体素子の微細パターン形成方法 Download PDF

Info

Publication number
JP5164446B2
JP5164446B2 JP2007164583A JP2007164583A JP5164446B2 JP 5164446 B2 JP5164446 B2 JP 5164446B2 JP 2007164583 A JP2007164583 A JP 2007164583A JP 2007164583 A JP2007164583 A JP 2007164583A JP 5164446 B2 JP5164446 B2 JP 5164446B2
Authority
JP
Japan
Prior art keywords
polymer layer
etching
gas
forming
fine pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007164583A
Other languages
English (en)
Other versions
JP2008016839A (ja
Inventor
聖 權 李
在 ▲ヨン▼ 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of JP2008016839A publication Critical patent/JP2008016839A/ja
Application granted granted Critical
Publication of JP5164446B2 publication Critical patent/JP5164446B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H01L21/31122—Etching inorganic layers by chemical means by dry-etching of layers not containing Si, e.g. PZT, Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)

Description

本発明は、半導体素子の製造技術に関し、特に、半導体素子の微細パターンの形成方法に関する。
現在、１００ｎｍ以下の微細パターンを形成する場合、ＮＭＯＳＦＥＴ素子のパターニング用に積層構造のハードマスクが用いられており、積層体の一部として非晶質炭素が用いられている。この非晶質炭素を用いる方法は、パターニングが容易であり、非晶質炭素は、従来のシリコン酸化物（ＳｉＯ２）、シリコン窒化物（Ｓｉ３Ｎ４）及びシリコン酸窒化物（ＳｉＯＮ）の膜によるキャッピング又は保護物質に比べて、エッチング選択比に優れている。
しかし、非晶質炭素をハードマスクとして用いると、ポリシリコンをハードマスクとして用いたときに比べて、製造コストが５〜１０倍程度上昇するという問題がある。
また、非晶質炭素は、周辺部の回路上の大きな段差を有する領域、例えば、フォトリソグラフィ及びエッチングプロセスの監視に用いられる様々なキーボックス（整列キー）に、その膜が形成される際のステップカバレッジ性に劣るため、その後に形成されるシリコン酸窒化物（ＳｉＯＮ）の膜厚が不均一になる。このため、露光を行う際にフォトレジストに対する再加工を実施する場合、非晶質炭素の一部が消失し、その部分でリフティング及び粒子の発生などが生じ、素子の不良原因になるという問題がある。
本発明は、上記の従来の技術の問題点を解決するためになされたものであって、その目的は、組成の異なるポリマーで構成されたハードマスクを適用し、ハードマスクをエッチングする際のハードマスクパターンの変形を防止することによって、６０ｎｍ以下の微細パターンの形成に適した半導体素子の微細パターンの形成方法を提供することにある。
上記の目的を達成するための本発明に係る半導体素子の微細パターンの形成方法は、エッチング対象層上に炭素含有量が質量割合で８０〜９５％の範囲である第１ポリマー層を形成するステップと、該第１ポリマー層上にシリコン含有率が質量割合で３０〜４５％の範囲である第２ポリマー層を形成するステップと、第１の基板温度で前記第２ポリマー層をパターニングするステップと、パターニングされた前記第２ポリマー層をエッチングマスクとして、Ｏ２ガスを含まない第１エッチングガスにより、−１０℃〜３０℃の範囲の第２の基板温度で前記第１ポリマー層をエッチングするステップと、エッチングされた前記第１ポリマー層及びパターニングされた前記第２ポリマー層をエッチングマスクとして、前記エッチング対象層をエッチングするステップとを含むことを特徴とする。
また、上記の目的を達成するための本発明に係る半導体素子の微細パターンの形成方法は、基板上にエッチング対象層を形成するステップと、該エッチング対象層上に炭素含有量が質量割合で８０〜９５％の範囲である第１ポリマー層を形成するステップと、該第１ポリマー層上に、シリコン含有率が質量割合で３０〜４５％の範囲である第２ポリマー層を形成するステップと、該第２ポリマー層上に、感光膜パターンを形成するステップと、該感光膜パターンをエッチングマスクとして、第１の基板温度で前記第２ポリマー層をエッチングするステップと、Ｏ２ガスを含まない第１エッチングガスにより、−１０℃〜３０℃の範囲の第２の基板温度で前記第１ポリマー層をエッチングするステップと、エッチングされた前記第１ポリマー層及びエッチングされた前記第２ポリマー層をエッチングマスクとして、前記エッチング対象層をエッチングするステップとを含む。
本発明に係る微細パターンの形成方法によれば、線幅が６０ｎｍ以下の高集積素子において、炭素を多量に含むポリマーのハードマスクのパターンをエッチングにより形成する際のパターンの変形が防止され、微細パターンを高精度にパターニングすることができるという効果が得られる。
以下、本発明の最も好ましい実施形態に係る半導体素子の微細パターンの形成方法を添付した図面を参照しながら説明する。
本発明の実施の形態に係る微細パターニングの形成方法では、組成の異なるポリマーで構成された２層のハードマスク（上部はシリコンを多量に含む第２ポリマー層、下部は炭素を多量に含む第１ポリマー層）を回転塗布(Spin on Coating)法により形成し、その上にフォトレジストパターン（感光膜パターン）を形成する。
その後、プラズマを用いたエッチングの際に、パターニングされた上部のシリコンを多量に含む第２ポリマー層をハードマスクとして、下部のハードマスクとして用いられる炭素を多量に含む第１ポリマー層をエッチングする。
通常、素子の高集積化に伴い、第２ポリマー層をエッチングする際に側壁の制御が難しいため、曲がり(bowing)現象が発生しやすくなってきており、さらに、第１ポリマー層をエッチングする際に用いるエッチングガスによる第２ポリマー層の損傷が生じやすく、ハードマスクパターンの不良発生の原因となっている。
図１Ａ及び図１Ｂは、ハードマスクパターンの変形を示す図であり、ＴＥＭ写真を示している。なお、図１Ａは、パターンサイズが８０ｎｍの場合、図１Ｂは、パターンサイズが６０ｎｍの場合であり、パターニングされた第２ポリマー層をハードマスクとして、いずれも同じ処理条件で第１ポリマー層をエッチングした結果である。パターンサイズが小さいほど、すなわち、図１Ａに比べて図１Ｂの方が、第１ポリマー層のハードマスクパターンの変形（図１Ｂに示す符号Ａ部）が顕著なことを確認することができる。
本発明の実施の形態に係る微細パターンの形成方法の場合には、組成が異なるポリマーで構成された２層のハードマスクを用いるとともに、パターニングサイズが６０ｎｍの微細パターンを形成する際に生じる変形を防止することができるエッチング条件を採用する。
図２Ａ〜図２Ｄは、実施の形態に係る半導体素子の微細パターン形成方法を説明するための図であり、製造工程の各段階における素子の構造を示す断面図である。
図２Ａは、半導体基板上に、エッチング対象層、第１ポリマー層、第２ポリマー層及びフォトレジストパターンを形成した段階における素子の構造を示している。図２Ａに示すように、半導体基板２１上にエッチング対象層２２を形成する。エッチング対象層２２は、導電層、絶縁層又はシリコンなど半導体層である。
続いて、エッチング対象層２２上に回転塗布法により炭素を多量に含む第１ポリマー層２３及びシリコンを多量に含む第２ポリマー層２４を順に形成する。なお、第１ポリマー層２３の炭素含有量は、質量割合で、８０〜９５％の範囲であることが好ましい。第２ポリマー層２４は、例えば、シロキサン(Siloxane)又はシルセスキオキサン(Silsesquioxane)で形成する。なお、これらのポリマーのシリコン含有量は、質量割合で、３０％〜４５％の範囲であることが好ましい。続いて、第２ポリマー層２４上の所定の領域にフォトレジストパターン２５を形成する。
図２Ｂは、第２ポリマー層のエッチングを行った段階における素子の構造を示す断面図である。図２Ｂに示すように、フォトレジストパターン２５をエッチングマスクとして用いて、第２ポリマー層２４をエッチングすることにより、第２ポリマーハードマスク２４Ａを形成する。以下、エッチングされた第２ポリマー層２４を第２ポリマーハードマスク２４Ａと称する。
第２ポリマー層２４のエッチングには、フッ素系ガス、例えば、ＣＦ４ガスを含むエッチングガス、好ましくは、ＣＦ４ガス、ＣＦ４／ＣＨＦ３混合ガス及びＣＦ４／Ｏ２混合ガスからなるグループから選択されたいずれか１つのエッチングガスを用いる。
フッ素系ガスは、第２ポリマー層２４をエッチングする際にメインのエッチングガスとして用いられる。上記ガスのうち、ＣＨＦ３及びＯ２には、クリティカルディメンジョン（ＣＤ）を調節する機能がある。また、第２ポリマー層２４をエッチングする際には、例えば、基板の温度を−１０℃〜３０℃の範囲に保持する。このような温度範囲でエッチングを行うことにより、パターンの変形を効果的に抑制することができる。第２ポリマー層２４をエッチングした後、フォトレジストパターン２５の全て又は一部を除去する。
図２Ｃは、第１ポリマー層のエッチングを行った段階における素子の構造を示す断面図である。図２Ｃに示すように、第２ポリマーハードマスク２４Ａをエッチングマスクとして用いて、第１ポリマー層２３をエッチングする。第１ポリマー層２３は、Ｎ２／Ｈ２混合ガス、Ｎ２／Ｈ２／ＣＯ混合ガス、Ｎ２／Ｈ２／Ｃ２Ｈ４混合ガス、Ｎ２／Ｈ２／ＣＨ４混合ガス又はこれら混合ガスの少なくとも２つの混合ガスを用いてエッチングする。
通常、第１ポリマー層をエッチングする際には、Ｎ２／Ｏ２混合ガス又はＮ２／Ｈ２混合ガスを用いる。Ｎ２／Ｏ２混合ガスを用いるエッチングは、第２ポリマーハードマスク２４Ａの側壁の制御が難しいため、曲がり(bowing)現象が発生しやすい。さらに、第１ポリマー層２３をエッチングする際に用いるエッチングガスによって、第２ポリマーハードマスク２４Ａが損傷を受け、下部の第１ポリマー層２３をパターニングする際にパターンの変形を起こすという問題がある。一方、Ｎ２／Ｈ２混合ガスを用いるエッチングは、第１ポリマー層２３のエッチング速度が遅いという難点があるが、曲がり現象は生じにくい。
本実施の形態に係る方法では、第１ポリマー層２３をエッチングする際に、Ｏ２を含まないＮ２／Ｈ２混合ガス、Ｎ２／Ｈ２／ＣＯ混合ガス、Ｎ２／Ｈ２／Ｃ２Ｈ４混合ガス、Ｎ２／Ｈ２／ＣＨ４混合ガス又はこれら混合ガスの少なくとも２つの混合ガスを用いるので、第１ポリマー層２３をエッチングする際に生じるパターンの変形を防止することができる。このようなエッチングガスを用いて第１ポリマー層２３をエッチングするため、パターンが変形することなく、目標の線幅を維持することができる。
また、Ｎ２／Ｈ２混合ガス、Ｎ２／Ｈ２／ＣＯ混合ガス、Ｎ２／Ｈ２／Ｃ２Ｈ４混合ガス、Ｎ２／Ｈ２／ＣＨ４混合ガス又はこれら混合ガスの少なくとも２つの混合ガスにおいて、Ｎ２とＨ２の体積割合を１：２〜１：４の範囲とすることにより、パターンの変形を効果的に抑制することが可能で、かつ、クリティカルディメンジョンの調節にも有効である。なお、Ｃ２Ｈ４又はＣＨ４を含む場合、それらの流量を１０ｓｃｃｍ以下にすることが好ましい。
第１ポリマー層２３をエッチングする際には、例えば、基板の温度を−１０℃〜３０℃の範囲に保持する。このような温度条件でエッチングを行うことによって、パターンの変形を効果的に抑制することができる。以下、エッチングされた第１ポリマー層２３を、第１ポリマーハードマスク２３Ａと称する。
図２Ｄは、エッチング対象層のエッチングを行った段階における素子の構造を示す断面図である。図２Ｄに示すように、第２ポリマーハードマスク２４Ａ及び第１ポリマーハードマスク２３Ａをエッチングマスクとして用いて、エッチング対象層２２をエッチングすることにより、エッチング対象層パターン２２Ａを形成する。以下、エッチングされたエッチング対象層２２をエッチング対象層パターン２２Ａと称する。
図３は、本実施の形態に係る微細パターンの形成方法によって得られたパターンを示す図であり、ＴＥＭ写真を示している。図３に示すように、第２ポリマーハードマスクを用いて第１ポリマー層をエッチングすることにより、パターンの変形が防止され、変形がほとんど認められない微細パターンを形成可能なことが確認された。
上述のように、エッチング対象層をエッチングするハードマスクとしては、炭素を多量に含む第１ポリマー層、及びシリコンを多量に含む第２ポリマー層を用いて、段差が大きい領域におけるステップカバレッジ性を改善することができる。
また、第２ポリマーハードマスクを利用して第１ポリマー層をエッチングする際に、Ｏ２を含まないＮ２／Ｈ２混合ガス、Ｎ２／Ｈ２／ＣＯ混合ガス、Ｎ２／Ｈ２／Ｃ２Ｈ４混合ガス、Ｎ２／Ｈ２／ＣＨ４混合ガス又はこれら混合ガスの少なくとも２つの混合ガスをメインエッチングガスとして用いるので、第１ポリマー層をエッチングする際に、第２ポリマーハードマスクが損傷することを防止することができる。
したがって、第２ポリマーハードマスク及び第１ポリマーハードマスクのパターンの変形が防止され、６０ｎｍという狭い線幅のパターンを形成することができる。
上述の本発明に係る微細パターンの形成方法によれば、線幅が６０ｎｍ以下の高集積素子において、炭素を多量に含むポリマーハードマスクのパターンをエッチングにより形成する際のパターンの変形が防止され、微細パターンを高精度にパターニングすることができるという効果が得られる。
なお、本発明は、上記した実施の形態に限定されるものではなく、本発明に係る技術的思想の範囲内から逸脱しない範囲内で様々な変更又は改良が可能であり、それらも本発明の技術的範囲に属する。
パターンの変形を示す図であり、ＴＥＭ写真を示している。 パターンの変形を示す図であり、ＴＥＭ写真を示している。 本発明の実施の形態に係る半導体素子の微細パターン形成方法を説明するための図であり、半導体基板上に、エッチング対象層、第１ポリマー層、第２ポリマー層及びフォトレジストパターンを形成した段階における素子の構造を示す断面図である。 本発明の実施の形態に係る半導体素子の微細パターン形成方法を説明するための図であり、第２ポリマー層のエッチングを行った段階における素子の構造を示す断面図である。 本発明の実施の形態に係る半導体素子の微細パターン形成方法を説明するための図であり、第１ポリマー層のエッチングを行った段階における素子の構造を示す断面図である。 本発明の実施の形態に係る半導体素子の微細パターン形成方法を説明するための図であり、エッチング対象層のエッチングを行った段階における素子の構造を示す断面図である。 本発明の実施の形態に係る微細パターニングの形成方法によって得られたパターンを示す図であり、ＴＥＭ写真を示している。
符号の説明
２１ 半導体基板
２２ エッチング対象層
２３ 第１ポリマー層
２４ 第２ポリマー層
２５ フォトレジストパターン

Claims (16)

  1. エッチング対象層上に炭素含有量が質量割合で８０〜９５％の範囲である第１ポリマー層を形成するステップと、
    該第１ポリマー層上にシリコン含有量が質量割合で３０〜４５％の範囲である第２ポリマー層を形成するステップと、
    第１の基板温度で前記第２ポリマー層をパターニングするステップと、
    パターニングされた前記第２ポリマー層をエッチングマスクとして、Ｏ２ガスを含まない第１エッチングガスにより、−１０℃〜３０℃の範囲の第２の基板温度で前記第１ポリマー層をエッチングするステップと、
    エッチングされた前記第１ポリマー層及びパターニングされた前記第２ポリマー層をエッチングマスクとして、前記エッチング対象層をエッチングするステップとを含むことを特徴とする半導体素子の微細パターン形成方法。
  2. 前記第１の基板温度が、−１０℃〜３０℃の範囲であることを特徴とする請求項１に記載の半導体素子の微細パターン形成方法。
  3. 前記第２ポリマー層を、フッ素系ガスを含む第２エッチングガスによりパターニングすることを特徴とする請求項１に記載の半導体素子の微細パターン形成方法。
  4. 前記第２エッチングガスとして、ＣＦ４ガス、ＣＦ４／ＣＨＦ３混合ガス及びＣＦ４／Ｏ２混合ガスからなるグループから選択された少なくとも１つのエッチングガスを用いることを特徴とする請求項３に記載の半導体素子の微細パターン形成方法。
  5. 前記第１エッチングガスとして、Ｎ２／Ｈ２混合ガス、Ｎ２／Ｈ２／ＣＯ混合ガス、Ｎ２／Ｈ２／Ｃ２Ｈ４混合ガス、Ｎ２／Ｈ２／ＣＨ４混合ガス又はこれら混合ガスの少なくとも２つの混合ガスを用いることを特徴とする請求項１に記載の半導体素子の微細パターン形成方法。
  6. 前記Ｎ２／Ｈ２混合ガス、Ｎ２／Ｈ２／ＣＯ混合ガス、Ｎ２／Ｈ２／Ｃ２Ｈ４混合ガス、Ｎ２／Ｈ２／ＣＨ４混合ガス又はこれら混合ガスの少なくとも２つの混合ガスにおいて、
    Ｎ２とＨ２とが、体積割合で、１：２〜１：４の範囲であり、Ｃ２Ｈ４又はＣＨ４を含む場合、それらの流量が１０ｓｃｃｍ以下であることを特徴とする請求項５に記載の半導体素子の微細パターン形成方法。
  7. 前記第１ポリマー層及び前記第２ポリマー層を、
    回転塗布法によって形成することを特徴とする請求項１に記載の半導体素子の微細パターン形成方法。
  8. 前記第２ポリマー層が、
    シロキサン又はシルセスキオキサンを含むことを特徴とする請求項１に記載の半導体素子の微細パターン形成方法。
  9. 基板上にエッチング対象層を形成するステップと、
    該エッチング対象層上に、炭素含有量が質量割合で８０〜９５％の範囲である第１ポリマー層を形成するステップと、
    該第１ポリマー層上に、シリコン含有量が質量割合で３０〜４５％の範囲である第２ポリマー層を形成するステップと、
    該第２ポリマー層上に、感光膜パターンを形成するステップと、
    該感光膜パターンをエッチングマスクとして、第１の基板温度で前記第２ポリマー層をエッチングするステップと、
    Ｏ２ガスを含まない第１エッチングガスにより、−１０℃〜３０℃の範囲の第２の基板温度で前記第１ポリマー層をエッチングするステップと、
    エッチングされた前記第１ポリマー層及びエッチングされた前記第２ポリマー層をエッチングマスクとして、前記エッチング対象層をエッチングするステップとを含むことを特徴とする半導体素子の微細パターン形成方法。
  10. 前記第１の基板温度が、−１０℃〜３０℃の範囲であることを特徴とする請求項９に記載の半導体素子の微細パターン形成方法。
  11. 前記第２ポリマー層を、フッ素系ガスを含む第２エッチングガスによりエッチングすることを特徴とする請求項９に記載の半導体素子の微細パターン形成方法。
  12. 前記第２エッチングガスとして、ＣＦ４ガス、ＣＦ４／ＣＨＦ３混合ガス及びＣＦ４／Ｏ２混合ガスからなるグループから選択された少なくとも１つのエッチングガスを用いることを特徴とする請求項１１に記載の半導体素子の微細パターン形成方法。
  13. 前記第１エッチングガスとして、
    Ｎ２／Ｈ２混合ガス、Ｎ２／Ｈ２／ＣＯ混合ガス、Ｎ２／Ｈ２／Ｃ２Ｈ４混合ガス、Ｎ２／Ｈ２／ＣＨ４混合ガス又はこれら混合ガスの少なくとも２つの混合ガスを用いることを特徴とする請求項９に記載の半導体素子の微細パターン形成方法。
  14. 前記Ｎ２／Ｈ２混合ガス、Ｎ２／Ｈ２／ＣＯ混合ガス、Ｎ２／Ｈ２／Ｃ２Ｈ４混合ガス、Ｎ２／Ｈ２／ＣＨ４混合ガス又はこれら混合ガスの少なくとも２つの混合ガスにおいて、
    Ｎ２とＨ２とが、体積割合で、１：２〜１：４の範囲であり、Ｃ２Ｈ４又はＣＨ４を含む場合、それらの流量が１０ｓｃｃｍ以下であることを特徴とする請求項１３に記載の半導体素子の微細パターン形成方法。
  15. エッチングされた第２ポリマー層をエッチングマスクとして、前記第１ポリマー層をエッチングすることを特徴とする請求項９に記載の半導体素子の微細パターン形成方法。
  16. 前記第２ポリマー層が、
    シロキサン又はシルセスキオキサンを含むことを特徴とする請求項９に記載の半導体素子の微細パターン形成方法。
JP2007164583A 2006-06-30 2007-06-22 半導体素子の微細パターン形成方法 Expired - Fee Related JP5164446B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020060061421A KR100875653B1 (ko) 2006-06-30 2006-06-30 반도체 소자의 미세 패턴 형성 방법
KR10-2006-0061421 2006-06-30

Publications (2)

Publication Number Publication Date
JP2008016839A JP2008016839A (ja) 2008-01-24
JP5164446B2 true JP5164446B2 (ja) 2013-03-21

Family

ID=38877252

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007164583A Expired - Fee Related JP5164446B2 (ja) 2006-06-30 2007-06-22 半導体素子の微細パターン形成方法

Country Status (5)

Country Link
US (1) US7589026B2 (ja)
JP (1) JP5164446B2 (ja)
KR (1) KR100875653B1 (ja)
CN (1) CN101097843B (ja)
TW (1) TWI335048B (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010141257A2 (en) * 2009-06-03 2010-12-09 Applied Materials, Inc. Method and apparatus for etching
US8901004B2 (en) * 2009-07-27 2014-12-02 Lam Research Corporation Plasma etch method to reduce micro-loading
CN109994379B (zh) * 2017-12-29 2021-10-19 长鑫存储技术有限公司 双重图形化方法及双重图形化结构

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60170238A (ja) * 1984-02-15 1985-09-03 Toyota Central Res & Dev Lab Inc ドライエツチング方法
JPH0319335A (ja) * 1989-06-16 1991-01-28 Fujitsu Ltd パターン形成方法
US5423945A (en) * 1992-09-08 1995-06-13 Applied Materials, Inc. Selectivity for etching an oxide over a nitride
JPH09270419A (ja) * 1996-04-01 1997-10-14 Sony Corp プラズマエッチング方法
US5920796A (en) * 1997-09-05 1999-07-06 Advanced Micro Devices, Inc. In-situ etch of BARC layer during formation of local interconnects
US6949203B2 (en) * 1999-12-28 2005-09-27 Applied Materials, Inc. System level in-situ integrated dielectric etch process particularly useful for copper dual damascene
US6573030B1 (en) * 2000-02-17 2003-06-03 Applied Materials, Inc. Method for depositing an amorphous carbon layer
JP3403372B2 (ja) * 2000-05-26 2003-05-06 松下電器産業株式会社 有機膜のエッチング方法、半導体装置の製造方法及びパターンの形成方法
JP3971088B2 (ja) * 2000-06-30 2007-09-05 株式会社東芝 パターン形成方法
KR100436220B1 (ko) * 2001-08-30 2004-06-12 주식회사 네패스 바닥 반사방지막용 유기 중합체, 그의 제조방법 및 그를함유하는 조성물
KR100425467B1 (ko) * 2001-09-29 2004-03-30 삼성전자주식회사 반도체소자를 위한 건식 식각방법
US20040018742A1 (en) * 2002-07-25 2004-01-29 Applied Materials, Inc. Forming bilayer resist patterns
US6787453B2 (en) * 2002-12-23 2004-09-07 Intel Corporation Barrier film integrity on porous low k dielectrics by application of a hydrocarbon plasma treatment
KR101155841B1 (ko) * 2003-03-03 2012-06-20 램 리써치 코포레이션 이중 도핑된 게이트 애플리케이션에서 프로파일 제어 및ｎ／ｐ 로딩을 개선하는 방법
KR100510558B1 (ko) 2003-12-13 2005-08-26 삼성전자주식회사 패턴 형성 방법
KR20060019668A (ko) 2004-08-28 2006-03-06 엘지전자 주식회사 2층 하드마스크를 이용한 실리콘온인슐레이터 웨이퍼의식각방법

Also Published As

Publication number Publication date
TW200802539A (en) 2008-01-01
US20080003834A1 (en) 2008-01-03
JP2008016839A (ja) 2008-01-24
CN101097843B (zh) 2010-09-08
KR100875653B1 (ko) 2008-12-26
US7589026B2 (en) 2009-09-15
KR20080002536A (ko) 2008-01-04
TWI335048B (en) 2010-12-21
CN101097843A (zh) 2008-01-02

Similar Documents

Publication Publication Date Title
JP5122106B2 (ja) 炭素含有膜エッチング方法及びこれを利用した半導体素子の製造方法
CN109119330B (zh) 一种半导体器件的形成方法
JP2009152243A (ja) 半導体装置の製造方法
KR100834396B1 (ko) 반도체 소자의 패턴 형성 방법
US20080233729A1 (en) Method of forming micro pattern in semiconductor device
US20150064916A1 (en) Method For Integrated Circuit Patterning
CN101383273A (zh) 制造半导体器件的方法
JP5100198B2 (ja) 半導体素子の微細パターンの形成方法
KR100849190B1 (ko) 반도체 소자의 미세 패턴 형성 방법
US20080102643A1 (en) Patterning method
JP5164446B2 (ja) 半導体素子の微細パターン形成方法
JPWO2007116515A1 (ja) 半導体装置及びその製造方法、ドライエッチング方法、配線材料の作製方法、並びにエッチング装置
CN101188188A (zh) 图案化的方法
TW200824002A (en) Method for fabricating semiconductor device
JP4621718B2 (ja) 半導体装置の製造方法
JP2006156591A (ja) 半導体装置の製造方法
JP2006032721A (ja) 半導体装置の製造方法
US20110130008A1 (en) Method to control critical dimension
JP2010087298A (ja) 半導体装置の製造方法
KR100912958B1 (ko) 반도체 소자의 미세 패턴 제조 방법
JP2002075961A (ja) 半導体装置の製造方法
KR100609234B1 (ko) 하부 반사방지막의 얕은 트랜치 절연 형성 방법
JP2006173360A (ja) 半導体装置の製造方法
TW502335B (en) Method for controlling the line width of polysilicon gate by an etching process of a hard mask layer
KR100780628B1 (ko) 반도체 소자의 콘택홀 형성 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100316

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110916

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110927

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111227

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120605

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120924

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20121001

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121127

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121218

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151228

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees