TW478155B - Lateral thin-film silicon-on-insulator (SOI) JFET device - Google Patents

Description

478155 五、發明說明（1) 發明背景 本發明係屬於絕緣體上長矽（SO I)裝置Θ領域，而且特 別相關於適合高電壓應用的絕緣體上長矽（SO I )接合面場 效電晶體（JFET)裝置。 製造高電壓功率裝置時，必須在許多方面做取捨和折 衷，例如：崩潰電壓、尺寸大小、π導道π電阻，以及製程 的簡易性和可靠性。常常是改善了一個參數，像是崩潰電 壓，就會導致另一個參數，如π導道’’電阻，品質惡化。理 想的狀況是，這種裝置要能夠突顯所有方面的優良特性， 而且將操作和製造上的缺點減低到最小。 _ 橫向薄膜SOI裝置之一特別優良的型式，包括一半導體 基座，該基座上的一嵌入絕緣層，和該嵌入絕緣層上的一 橫向金屬氧化物半導體（M0S)裝置。該M0S裝置，像是一金 屬氧化物半導體場效電晶體（M0SFET)，包括該嵌入絕緣層 上的一半導體表面層，以及具有一第一導電型的一源極 區，是形成在相反於第一導電型之第二導電型的一主體區 内，一絕緣的閘極，位於該主體區的一通道區之上，並且 以一絕緣區與其隔開絕緣，該第一導電型的一橫向漂移 區，還有該第一導電型的一汲極區，是以該漂移區與該通 道區橫向隔開的。 如圖1所示之型態的裝置，通常是相關於美國專利案號 5，2 4 6，8 7 0 (相關於方法），以及案號5，4 1 2，2 4 1 (相關於裝 置），一般分派為立即應用，並經參考資料在此加入其 中。上述專利且顯示於圖1中的裝置，為一具有各種特性

第6頁 478155 五、發明說明（2)

之橫向SOI MOSFET裝詈，# θ目女 .ltL ^ QnT ^ y 置像疋具有一線性的橫向摻雜形妝 的一 S(H薄層，位在該漂移區内和一上方_平板，以^狀 操作功效。正如傳統型式， 3強 體，具有：型源、極和沒極\ '裝置广一n通道或NM0S電晶 技術製造。一SOT社傳統稱之為NM0S的製程 區，^示於美國直裝置具有等厚度的一線性摻雜之漂移 ”、用’並經參考資料在此加入其中。 為立 古二：技術，用於增強S01功率裝置之高電壓和 同“ /;,L n二貝 > 數，其刊載於美國專利應用序號 〇8/娜，Ο?，申請登記於㈣相月24曰，一般 立 即應用，口並：參考資料在此加入其中。另一個用於改善一 SOI裝置扣貝表現的技術，是形成一整合的裝置，其組合 了 一種以上之型態的裝置架構，而形成一單一結構。因 此’例如·美國專利應用序號0 9/ 1 22, 40 7，申請登記於 1 9 9 8年7月2 4日般分派為立即應用，並經參考資料在 此加入其中^該專利應用揭示一 SO I裝置，包括了在相同 結構中的一 k向DM〇s電晶體，和一LIGB電晶體。 所以明顯的是’為了要增強M0S功率半導體裝置的品質 表現’應用了彳艮多的技術和逼近方法，以目前持續的努 力’要^參數’如；崩潰電壓、尺寸大小、承載電流能 力、和製造1易性等，能夠達到一更接近之最佳組合。然 而’所有之前的結構，在裝置的品質表現方面上，雖然提 供了各種不同輕度的改良，欲沒有一個裝置或是結構，能 夠完全把用於高電壓、高電流操作的所有設計的要求，得 478155

到一最佳化的組合結果。 儘官上述記論的參考資料，是有關於M〇g電晶體裝置， f 一些應用方面，還是希望有高電壓S(H JFEt裝置結構， 月包約展現相似的增強品質。目前存在的S(H JFET，正是如 美國專利案號5，1 3 0，7 7 0和5，4 3 2，3 7 7所顯示的實例。這此 裝置並沒有表現出優良之高電壓、高電流品質的型態，如 同先前討論過的SOI MOS裝置的例證。 #所以，仍然期望有一種S0 i JFET裝置結構，是理想的正 常π導^道I型態，在高電壓、高電流的環境下，能夠有高水 準的品質表現。其中操作參數，特別是„導道”電阻和崩& 電壓’將會有更進一步最佳組合。 ’ 同時也冀望有一種SOI JFET裝置結構，是能夠以一種非 常相似於用來製造已增強s〇I M〇SFET裝置的製程技術來製 造，誠如前面已討論過的。 、 發明概述 所以’本發明的目的在於提供一種正常，，導道，，型態的 SOI JFET裝置結構，在高電壓、高電流的環境了，能有高 品質表現。本發明的另一個目的是提供這樣的電晶體裝置 結構，可以增強操作參數，如”導道”電阻和崩潰電壓。而 本發明還有更進一步的目的是，提供如此的一電晶體裝置 結構，能夠以一種非常類似於製造已改良之高電壓和高電 流能力的SOI M0SFET裝置的製程技術來製造。 根據本發明，上述型態的一橫向薄獏s〇I JFET裝置結 構，可以達到這些目的。上述型態中，在一半導體基座上

第8頁 ----- 五、發明說明（4) 有一嵌入的絕 半導體薄層内 控制區，相反 源極區是和源 電型之一橫向 係以該橫向漂 於垓橫向漂移 的場平板電極 隔絕緣，同時 第一橫向方向 互相分隔開來 本發明之_ 線性階進式的 有一或兩個場 本發明的另 到第二導電型 根據本發明 的組合’提供 壓、高電流的 壓，能在一正 種非常類似於 造 〇 緣層 ，有 於第 極區 漂移 移區 區的 ，該 該控 的第 ’在該嵌入絕緣層上 裝置，同時有 型的第二導電 隔開，相鄰於 區’及第一導電型之 向與該 ~ JFET 一導電 橫向分 於第一 至少— 場平板 制區包 一橫向 橫向方 主要部份上，有一個或 電極是以一絕 括了控制區段 方向上，以半 的第一導電型之一 該第一導電型的一 型之一控制區，該 該控制區的第一導 >及極區，該 控制區橫向 緣區與該漂 落，彼此在 導體薄層的 汲極區 分隔。 個以上 移區分 垂直於 部份， 較佳具體實施例中，該橫向漂移區可以有一 推雜形狀，以及在該橫向漂移區上方，可以 平板電極。 一較佳具體實施例中，該場平板電極可連接 的控制區。 的橫向薄膜SOI JFET裝置，於理想品質特性 了相當大的改進，使得該裝置適合於高電 環境下操作，像是低”導道”電阻和高崩潰電 常”導道n JFET裝置内完成。而該裝置可用一 製造已增強SOI M0SFET裝置的製程技術來製 有關本發 述的具體實 敘 明已提及和其他方面的部份，於參考後面要 施例’將會清楚明白地呈現出來。

478155 五、發明說明（5) 圖示簡述 參考下列的說明，將可以更完整地了解'本發明，也可參 照所附圖示閱讀本發明，其中附圖有： 圖1是根據本發明之一較佳具體實施例中，一橫向薄膜 SOI JFET裝置之簡化平面圖； 圖2是從圖1中沿著直線2-2截取該橫向薄膜SOI JFE丁裝 置，所得之簡化縱向截面圖；以及 圖3是從圖1中沿著直線3 - 3截取的一簡化縱向截面圖。

在圖示中，遇有相同導電型的半導體區，在縱向截面視 野圖中，通常是以相同方向之斜線顯示。同時也必須注意 這些附圖並沒有縮小尺寸的。 較佳具體實施例之敘述

在圖2由圖1的直線2-2截取之簡化縱向截面視野圖中， 一橫向薄膜SOI JFET電晶體20，包括一半導體基座22，一 嵌入絕緣層24，和為一第一導電型的一半導體表面層26， 且該裝置於其中製造。該JFET電晶體包括該第一導電型的 一源極區28，一第二導電型的一控制區30，為相反於導電 型且有第二導電型的一更高濃度摻雜之控制區31 ，相鄰於 該控制區30的一邊緣30A的該第一導電型之一橫向漂移區 32，以及也是第一導電型的一汲極區34，還有以參考數字 3 6所指，且於後有詳細敘述的一場平板電極結構，其位於 該結構上，以氧化物絕緣區38和下層的半導體表面層2 6分 隔絕緣。 該場平板電極結構3 6，可以一多晶石夕部分3 6 A組成，其

第10頁 W：)：)

該金屬化層是連接該上：且連接到-金屬化層36B， 延伸至該漂移區的一邱 制接觸區31，還有—額:發％平板電極部份38A ’到該控 向延伸越過m，以二V份36C，是在該沒極區34的方 向漂；=的=構36本身的主體内伸至該橫 右延伸遠一*，而上Γ二ii者該，曰曰曰石夕部份3“可以向 堝垃龅d 〇Μ一 方的金屬化層3 6Β，可終止於剛好超 例中 之處。因此，在消除了圖2中的部份36C的實 例：二僅使用了一個場平板電極(36α)。 $ \顯不的裝置是自動接頭，其中絕緣區40程42為典 ^的^切，位在裝㈣的任—側面，且在橫向方向 j緣區用來將該裝置與相鄰的導電結構隔開絕緣。 二 統的金屬化層4 4和4 6，分別提而接觸到源極和汲 極區（ 2 8, 34)。

圖3顯示了裝置20沿著圖i中直線3 —3所截取的簡化之縱 向截面圖。因為圖3所顯示之裝置的大部份，和圖2中顯示 ^置的對應部份是相同的，所以這些部份就不再做詳細的 描述I。不同於圖2主要是在於，圖3所選取的縱向截面 圖，是裝置20中沒有包括圖2之控制區3〇，或控制接觸區 3 1的部伤。所以從源極區2 8，經過該半導體表面層2 6和該 漂移區32，到汲極區34，形成第一導電型（通常是n型）的Λ 一連續導電導道。如此一來，在沒有任何外加電壓的作用 下，該JFΕΤ裝置2 0就像一正常的，，導道，，裝置運作。 本發明的範圍内，用於本發明的8〇1 JFET電晶體結構，

第11頁 478155 五、發明說明（7) 可以有各種的加強品質特性，不論是單一或組合的，像是 -一階梯式氧化物區38A，38B，一層薄的橫、漂移區部份 . 32，以及在漂移區32中的一線性階進式摻雜形狀，都是在 前述之先前技藝的細節，或者是其他期望的加強品質特 性，沒有偏離本發明的精神或範圍。選擇性地，也可以使 ^ 用一等厚度的橫向漂移區，如同在美國專利案號 5，300，448 所揭示。 需要了解的是，在附圖中所顯示簡化且具代表性的裝 置，描述了特別的裝置結構，但是在裝置的幾何形狀和架 構上，廣泛且各樣的變化仍可應用於本發明範圍内。摻雜 _ 程度和範圍大小雖是傳統式，但也可以由前面詳述之先前 技藝的代表數值來改變。 圖1的簡化之代表平面圖，展現的是該橫向SOI JFET裝 置的主要元件之俯視圖。其表現方式更可以清楚地呈現， 圖2及圖3縱向截面圖中彼此的相互關係。因為圖1中所有 的結構元件，之前都描述過了，為連接圖2和圖3的敘述， 圖1將用來表現圖2及圖3中結構元件間的關係，但沒有對 這些元件作更詳細的描述。圖1的簡化平面圖中，半導體 表面層2 6包括位於其左邊的源極2 8，和其右邊的沒極區 34，具有橫向漂移區32，延伸到該裝置右邊的汲極區。可 _ 以看到是，該控制區3 0是由許多的控制區段落3 0，3 0 ’，3 (Γ 等所組成的，在圖1中的縱方向上彼此間隔開來，而且控 制區的每一段落，以一相對應的控制接觸區3 1，3 1 ’等等位 於其中。因為在垂直方向上，圖1中控制區段落是以空間

第12頁 478155 五、發明說明（8) 隔開。裝置的部份，像是沿著直線3 - 3的部份，是由完全 相同導電型態材質組成的，也因此在零偏 '壓的狀態下具導 電性。該裝置的其他部份，像是圖2中穿越直線2-2的部 份，包括相反導電型的一控制區段落3 0，在零偏壓狀態是 非導電性的。藉以適當的外加電壓於控制區段落，還有場 平板電極和其餘的結構，正常的π導道”裝置2 0，能夠有效 地切換至”斷路π ，後面會有更詳細的敘述。必須了解的 是，雖然在圖1中只顯示出3個制區段落，但本發明並不受 限於此情形之段落數目。 本發明的正常π導道n SOI JFET裝置，可使用混合模組耦 合消耗區，來挾斷在正常M導道π結構中，從源極2 8到汲極 3 4的導電路徑，就可以切換成’’斷路π。根據本發明中的結 構中，以挾斷位於空間分離的控制區段落3 0之間區域，所 造成的橫向消耗組合了來自M0S電容的垂直消耗，以達到 具有挾斷特性的裝置，且為裝置佈局之一功能。因此，如 圖1中所見，在ρ-η接面處稍微地施加電壓，而達到橫向消 耗效應，該ρ-η接面是在第一導電型之半導體表面層26， 和第二導電型之控制區段落30之間形成的。此外，從M0S 電容得到的縱向消耗，是在於場平板結構3 6、絕緣區3 8、 和半導體表面層26之間形成，以及在半導體表面層26、嵌 入絕緣層24、和半導體基座22之間形成的。以M0S電容形 成的垂直消耗區，將相鄰於（是在圖2中右邊的）前述之ρ-η 接面所形成的橫向消耗。該ρ-η接面位於控制區段落和該 半導體薄層之間，同時這些和種消耗區能夠交互作用，以

第13頁 478155 五、發明說明（9) ^ 完全地挾斷裝置。重要地，橫向挾斷是控制區段落3 0之幾 何形狀和間隔空間的一函數，而縱向挾斷'是半導體26中換 雜程度，以及絕緣層38和26之厚度的一函數。因此，提供 一混合消耗模組，其中混合了接面場效行為和M 〇 S場效行 為，以有效地挾斷正常的”導道”裝置。更甚者，本發明戶 提供的重要優點，是能夠建立挾斷特性為可控制參數，斤 如·裝置的何形狀和推雜程度，的一函數，以改善裝薏】 操作參數的控制，和拎加制造的簡易性。 最後要認識的是，士明的裝置可以先前技藝之技 巧來製造，像是前述之先贫技藝，包括但不/艮制以執行及 /或擴散技術，來形成控制月區段落30 ’ ^高濃度摻雜的 控制接觸區31，正如圖i和圖2中所示。退有在裝置的幾何 形狀、大小、摻雜裎度、及粲搆上之廣泛且多樣的變化， 均可使用於本發明的範圍内，犹如那些技藝中的普通技巧 也是很明顯的。 雖然從參考的幾個較佳呈艨實施例中，已經特別地呈現 並敘述本發明。但要了解^是，藉由本技藝中的技巧，於 型式和細節上可以做各種改變，俱沒有離開本發明的精神 或範圍内。

478155 案號89101817 年（乂月>7 3 修正

O:\62\62567.ptc 第15頁

Claims (1)

1. 478155 案號 89101817 p爭修正/更正^兖 fD年/丄月二7曰__ 一半導 JFET 裝 内，該 電型之 相反於 相鄰於 該第一 一第一 及在該 場平板 ，與該 落（30, 上，以 嵌入絕緣 第二導電 一源極區 第一導電 該控制區 導電型之 橫向方向 橫向漂移 電極（3 6 ) 漂移區絕 3 0，，3 0 π ) 該半導體 六、申請專利範圍 1. 一種橫向薄膜絕緣體上長 (JFET)裝置（20)，包括 後入絕緣層（2 4 )，和一 型的一半導體薄層（26) 層上，且具有該第一導 型之一控制區（3 0 )，是 (2 8 )以橫向空間分隔， 的一橫向漂移區（3 2 )， 該橫向漂移區（3 2 )，在 (3 0 )橫向空間分隔，以 要部份上，有至少一個 (3 6 )是以一絕緣區（3 8 ) 制區（3 0 )包括控制區段 向垂直的第二橫向方向 相互空間分隔。 2. 如申請專利範圍第 JFET裝置，其中該橫向 形狀。 3. 如申請專利範圍第 JFE丁裝置，其中在該橫 平板電極（3 6 A )。 4. 如申請專利範圍第 JFET裝置，其中在該橫 場平板電極（36A，36C) 矽（SOI )接合面場效電晶體 體基座（22)，該基座上的一 置（20)，其位於一第一導電 半導體薄層是在該 (28)， 一 型，並與該源極區 (30)之第一導電型 一沒極區（3 4 )，以 上，與該控制區 區（32)之至少一主 ，該場平板電極 緣隔間，還有該控 ，在與第一橫向方 薄層（2 6 )的部份， 1項之橫向薄膜絕緣體上長矽（SO I ) 漂移區（3 2 )有一線性階進式的摻雜 1項之橫向薄膜絕緣體上長石夕（S 0 I ) 向漂移區（32)之上，提供唯一的場 1項之橫向薄膜絕緣體上長矽（SO I ) 向漂移區（3 2 )之上，僅提供了兩個

   O:\62\62567.ptc 第16頁 478155 修正 案號 89101817 六、申請專利範圍 5 .如申請專利範圍第1項之橫向薄膜絕緣體上長矽（SO I ) · JFET裝置，其中該至少一個場平板電極（36)是連接到該控 制區（3 0 )。 6.如申請專利範圍第5項之橫向薄膜絕緣體上長矽（SO I ) JFET裝置，其中該至少一個場平板電極（36)，係以一控制 接觸區（3 1 )連接到該控制區（3 0 )。

   O:\62\62567.ptc 第17頁