JP2019503591A - パワー半導体デバイス - Google Patents

Abstract

パワー半導体デバイス（１）は、複数の平行な列に配列された複数の縦型電界効果トランジスタセル（１０）を含み、各列は、第１の方向（ｘ）に沿って配列された縦型電界効果トランジスタセル（１０）を含み、各縦型電界効果トランジスタセル（１０）内で、ボディ領域（５ａ）が、互いに対向するボディ領域（５ａ）の２つの側面（１６）からゲート層によって囲まれている。縦型電界効果トランジスタセル（１０）の各列において、ボディ領域（５ａ）は、ゲート層（７）の第１のゲート領域（７ａ）によって第１の方向（ｘ）において互いに分離されており、各第１のゲート領域（７ａ）は、縦型電界効果トランジスタセル（１０）の各列において、第１のゲート領域（７ａ）が、第１の方向（ｘ）に沿ってボディ領域（５ａ）と交互になるように、ボディ層（５）を貫通している。縦型電界効果トランジスタセル（１０）の各列内の第１のゲート領域（７ａ）は、第１の方向ｘにおいてそれぞれの縦型電界効果トランジスタセル（１０）のボディ領域（５ａ）にわたって延伸する第２のゲート領域（７ｂ）によって互いに接続されている。第１のゲート領域（７ａ）および第２のゲート領域（７ｂ）は、その長手方向軸が第１の方向（ｘ）に延伸する連続ゲートストリップを形成する。ソース電極（６５）がソース層（６）上に形成されて、隣接するゲートストリップの各対の間のソース層（６）への第１のオーミックコンタクトが形成される。基板層（４）から外方に面するボディ領域（５ａ’）の上面（１７’）全体が、ゲート絶縁層（８）と直接接触している。

Description

発明の分野
本発明は、パワー半導体デバイスに関し、特に、複数の縦型電界効果トランジスタ（ＦＥＴ）セルを有するトレンチ電界効果トランジスタデバイスに関する。

発明の背景
欧州特許出願公開第１４３４２７４（Ａ２）号明細書から、チャネル濃度を改善し、それによって低いオン抵抗を実現するように、隣接する埋め込みゲート間の間隔が最小化されている、埋め込みゲート型半導体デバイスが知られている。埋め込みゲートの底部よりも深いＰ＋ボディ領域により、ゲート底部付近の電場の集中に起因する電圧抵抗低下が防止され、同時に良好なＯＦＦ特性が達成される。基板の平面内には、各々の断面が矩形の複数のゲート電極が配置されている。ゲート電極の長辺間の間隔は、短辺間の間隔よりも短くされている。また、ゲート電極の短辺間には、Ｐ＋ボディ領域およびＮ＋ソース領域がソース電極に接するように、帯状のコンタクト開口が設けられている。

米国特許第６１９４７４１（Ｂ１）号明細書から、４Ｈシリコンカーバイド中に形成され、シリコンカーバイドの低抵抗率方向がデバイスドリフト領域における電流の流れる方向である、ＭＯＳゲートトレンチ型パワー半導体デバイスが知られている。ＮシリコンカーバイドのＵ字形溝の底部におけるＰ型拡散が、トレンチ底縁部でのゲート酸化物の絶縁破壊を防止するのに役立つ。ゲート酸化物は、底縁部でその厚さが増加するような形状とすることができ、台形または球形の湾曲を有する。

米国特許出願公開第２０１１／００８１８００４（Ａ１）号明細書から、ｐボディ濃度が低い狭い領域と、ｐボディ濃度が高い広い領域の両方を有するシリコンカーバイドトレンチＭＯＳＦＥＴが知られている。ソース電極は、トレンチＭＯＳＦＥＴセルの２つの隣接する列の間のストライプ形状のｐ＋型領域と直接接触している。

シリコンカーバイド（ＳｉＣ）に基づく市販のパワー電界効果トランジスタの大部分は、垂直二重拡散金属酸化物半導体電界効果トランジスタ（ＶＤＭＯＳ）のように、ウエハの表面上にチャネルが形成される平面設計によって実現される。しかしながら、ｎチャネルＶＤＭＯＳ内のｐ型注入が、電流の幅を減少させる傾向のある寄生接合電界効果トランジスタ（ＪＦＥＴ）のゲートを形成するため、これらのデバイスの電流密度は、増大することが困難である。したがって、このような公知のデバイスでは、オン状態抵抗が比較的高い。パワーＭＯＳＦＥＴは、その構造の不可欠な部分として寄生バイポーラ接合トランジスタ（ＢＪＴ）を有する。ボディ領域は寄生ＢＪＴのベースとして機能し、ソースはエミッタとして機能し、ドレインはコレクタとして機能する。ベースの電位を可能な限りエミッタ電位の近くに保つことによって、この寄生ＢＪＴを常にオフ状態に保つために、ＭＯＳＦＥＴのボディおよびソースが短くされる。そうしないと、ベースの電位によって寄生ＢＪＴがオンになり、デバイスが「ラッチアップ」状態になる可能性があり、デバイスが破壊されることになる。したがって、既知のｎチャネルＶＤＭＯＳでは、ボディ領域を形成するｐウェルがソースメタライゼーションに接続され、それによって、寄生ＢＪＴが短絡される。短絡がほとんど抵抗を有しないようにするために、追加のｐ＋注入によってこのスポットにおいてドーピングが増加され、続いて高濃度にドープされたｐ型ボディコンタクト領域を形成するための拡散工程が行われる。

Ｕ字形チャネルを有するトレンチ金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）は、寄生ＪＦＥＴがないために低いオン状態抵抗を達成することを可能にする。さらに、ＳｉＣの場合、トレンチＭＯＳＦＥＴアーキテクチャは、複数の異なる結晶面に関してチャネルを設計することによってキャリア移動度の最適化を可能にする。ＳｉＣトレンチＭＯＳＦＥＴは、例えば米国特許出願公開第２０１４／００３４９６９（Ａ１）号明細書から知られている。ｎチャネルＶＤＭＯＳの場合のように、ｎチャネルトレンチＭＯＳＦＥＴにおいても、ｐ型ボディ領域は、トレンチＭＯＳＦＥＴにも存在する寄生ＢＪＴを短くするためにソースメタライゼーションに接続された高濃度にドープされたｐ型コンタクト領域を含む。

ｔｈｅ Ｐｒｏｃｅｅｄｉｎｇｓ ｏｆ ｔｈｅ ２７ｔｈ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｓｙｍｐｏｓｉｕｍ ｏｎ Ｐｏｗｅｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｄｅｖｉｃｅｓ ＆ ＩＣｓ （ＩＳＰＳＤ），Ｍａｙ １０−１４，２０１５，Ｋｗｏｌｏｏｎ Ｓｈａｎｇｒｉ−Ｌａ，Ｈｏｎｇ Ｋｏｎｇにおいて、導通損失とスイッチング損失の両方を改善するための、いわゆるトレンチエッチング二重拡散ＳｉＣ ＭＯＳ（ＴＥＤ ＭＯＳ）が開示されている。ＴＥＤ ＭＯＳのトレンチ側チャネルは、オン状態抵抗（ＲｏｎＡ）を減少させるために、高いチャネル移動度と広いチャネル幅の両方を提供することができると主張されている。さらに、ＴＥＤ ＭＯＳは、そのゲートおよびトレンチがＰボディ領域によって完全に覆われているため、低いゲート−ドレイン間容量Ｑｇｄをも達成する。実験結果は、ＴＥＤ ＭＯＳの性能指数（ＲｏｎＡ・Ｑｇｄ）が従来のＤＭＯＳに比べて７０％低減できることを示している。実際、ＴＥＤ ＭＯＳ設計は基本的に、電流が水平方向に流れる拡張チャネル領域を有する平面設計である。このような設計の欠点は、必要とされる長いチャネル長さであり、これは、オン電流を減少させるとともに、そのセルのための広い面積およびＪＦＥＴ領域の存在を必要とし、これによって、既知のＶＤＭＯＳについて上述したように、オン状態抵抗が増大する。

本発明の目的は、短チャネル効果を抑制しつつ、より高いオン電流を有するパワー半導体デバイスを提供することである。

本発明の目的は、請求項１に記載のパワー半導体デバイスによって達成される。
本発明のパワー半導体デバイスは、電流が垂直方向に流れる二重ゲートを有するトレンチを有するパワー電界効果トランジスタデバイスである。縦型パワーＭＯＳＦＥＴの既知の標準的なトレンチ設計とは対照的に、本発明のパワー半導体デバイスは、マルチゲート領域を生成し、それによってゲート制御を強化する。これは、ソース層に関するデバイスの異なる３次元レイアウト、および、請求項１に定義された隣接するゲートストリップの各対の間の領域における第１のオーミックコンタクトの分布によって達成される。本発明のパワー半導体デバイスでは、静電ゲート制御の向上、それゆえ、より高いオン電流を達成するために、縦型ＦＥＴセル内のボディ領域の２つの側面の間の距離である二重ゲート距離を低減することができる。本発明の特定のレイアウトは、縦型ＦＥＴセルのより良好なパッキング、すなわち、より高い密度、したがってより高いオン電流を可能にする。本発明では、ソース層は各ボディ領域の上面にまで延伸しておらず、それによって、基板層から外方に面するボディ領域の上面全体がゲート絶縁層と直接接触している。これは、ボディ領域がオフ状態において電子を含まないという利点を有する。

本発明のさらなる発展形態は、従属請求項に記載されている。
例示的な実施形態では、ボディコンタクト領域が、隣接するゲートストリップの各対の間に配置され、各ボディコンタクト領域は、ボディ層のドーピングレベルよりも高いドーピングレベルを有し、ソース層を貫通してボディ層まで延伸してボディ層に接触する第２の導電型の半導体領域であり、ソース電極はボディコンタクト領域上に配置されて、隣接するゲートストリップの各対の間のボディコンタクトへの第２のオーミックコンタクトを形成する。この例示的な実施形態では、寄生バイポーラ接合トランジスタ（ＢＪＴ）が効率的に短縮される。

例示的な実施形態では、各ボディ領域の２つの側面の間の距離は１μｍ以下、例示的には５００ｎｍ以下、より例示的には１００ｎｍ以下、より例示的には２０ｎｍ以下である。各ボディ領域の側面間の距離が減少することにより、すなわち二重ゲート距離が減少することにより、静電ゲート制御を強化することができ、したがってより高いオン電流を達成することができる。この効果は、各ボディ領域の側面間の距離（二重ゲート距離）が約１μｍで顕著になる。さらに、順方向の静電ゲート制御の強化により、短チャネル効果を同時に大幅に低減することができる。

例示的な実施形態では、各ボディ領域の側面をゲート層から分離するゲート絶縁層の第１の部分の第１の厚さは、１０ｎｍと１００ｎｍとの間の範囲にある。

例示的な実施形態では、各ボディ領域の上面をゲート層から分離するゲート絶縁層の第２の部分の第２の厚さは、１０ｎｍと５００ｎｍとの間の範囲にある。

例示的な実施形態では、第１の厚さと第２の厚さとの間の比は０．５未満である。第２の厚さが第１の厚さよりも相対的に大きい設計には、スイッチング速度を増加させることができるという利点がある。

例示的な実施形態では、第１の方向において隣接するボディ領域の各対の間の距離は１μｍ以下、例示的には５００ｎｍ以下、より例示的には１００ｎｍ以下、より例示的には２０ｎｍ以下である。

例示的な実施形態では、ソース層は、各ボディ領域の上面上へと延在している。
例示的な実施形態では、各ボディ領域の上面全体が、基板層の主面に垂直な方向においてゲート絶縁層から分離される。

例示的な実施形態では、第２の導電型の半導体ウェルが、基板層に面する各第１のゲート領域の底面上に形成され、半導体ウェル領域は、ゲート絶縁層によって第１のゲート領域から分離され、電気的に絶縁される。半導体ウェルは、デバイスのゲートを静電的に保護することができる。

例示的な実施形態では、少なくとも基板層、ボディ層およびソース層はシリコンカーバイドから形成される。

例示的な実施形態では、２つの隣接するゲートストリップ間の各ボディコンタクト領域は、連続するストリップ形状領域である。本明細書全体を通じて、ストリップ形状領域は、長手方向軸に垂直な他の任意の方向に比べて、長手方向軸に沿って著しく大きな寸法を有する細長い領域である。寸法は、少なくとも３倍大きい場合、著しく大きいと考えられる。このような設計によって、ボディ領域（寄生ＢＪＴのベース）、ソース（寄生ＢＪＴのエミッタ）およびドレイン（寄生ＢＪＴのコレクタ）によって形成される寄生バイポーラトランジスタを最も確実にオフ状態に保つことができる。

例示的な実施形態では、縦型電界効果トランジスタの各列の少なくともボディ領域は、ボディ層の連続部分によって互いに接続される。

例示的な実施形態では、各ボディ領域の側面は、互いに平行である。このような設計により、ボディ領域全体を通じて良好な均質性の静電ゲート制御を保証することができる。

例示的な実施形態では、基板層はドリフト層およびドレイン層を含み、ドレイン層はドリフト層よりも高いドーピングレベルを有し、ドリフト層によってボディ層から分離される。

本発明の詳細な実施形態は、添付の図面を参照して以下に説明される。

比較例によるパワー半導体デバイスの、（特許請求される本発明の部分を形成しない）図２〜図６に示された水平面Ｈに沿った断面図である。 比較例による図１のＡＡ’線に沿った縦断面図である。 比較例による図１のＢＢ’線に沿った縦断面図である。 比較例による図１のＣＣ’線に沿った縦断面図である。 本発明の実施形態による図１のＡＡ’線に沿った縦断面図である。 実施形態による図１のＣＣ’線に沿った縦断面図である。

図面で使用される参照符号およびその意味は、参照符号のリストに要約されている。一般に、類似の要素は本明細書を通して同じ参照符号を有する。記載された実施形態は例として意図されており、本発明の範囲を限定するものではない。図１〜図４によって記載された比較例は、それ自体、特許請求される本発明の部分を形成するものではなく、そのより良い理解のために役立つ。

好ましい実施形態の詳細な説明
以下、図１〜図４を参照して、比較例によるパワー半導体デバイスについて説明する。図１には、図２〜図４に示される水平面Ｈに沿った水平断面が示されており、図２〜図４は、それぞれ図１の線ＡＡ’、ＢＢ’およびＣＣ’に沿った異なる垂直断面図を示している。水平面Ｈは、第１の水平方向ｘ、および、第１の水平方向ｘに垂直な第２の水平方向ｙに延在している。

図１〜図４を参照して以下に説明する比較例によるパワー半導体デバイスは、マルチゲートトレンチシリコンカーバイド（ＳｉＣ）パワーＭＯＳＦＥＴデバイス１（以下、デバイス１と略称する）である。図２〜図４に示される様々な垂直断面から分かるように、このデバイスは、ｎ型ドリフト層２と、デバイス１のドレイン側でドリフト層２上に設けられたｎ型ドレイン層３とを備える。ドリフト層２のドーピングレベルは、ドレイン層３のドーピングレベルよりも低い。ドリフト層２のドーピングレベルは、例えば５×１０^１４ｃｍ^−３〜１０^１７ｃｍ^−３の範囲内であり、ドレイン層３のドーピングレベルは、例えば１０^１８ｃｍ^３〜１０^２０ｃｍ^３の範囲内である。ドリフト層２およびドレイン層３は、デバイス１のｎ型基板層４を形成する。基板層４は、平面状であり、水平方向に延伸する主面Ｍを画定する。主面Ｍに垂直な方向において、ドリフト層２の厚さは、例えば、５μｍ〜２００μｍの範囲内であり、一方、ドレイン層３の厚さは、例えば、１μｍ〜５００μｍの範囲内であり得る。ドレイン層３の、ドリフト層２と対向する側にはドレインコンタクト３５が設けられている。このドレインコンタクト３５は、例示的に、ドレイン層３に対するオーミックコンタクトを形成するメタライゼーション層として実装されている。

基板層４の、デバイス１のドレイン側とは反対側の主面側において、基板層４上にｐ型ボディ層５が配置されており、それによって、ドレイン層３が、ドリフト層２によってボディ層５から分離される。主面Ｍに垂直な垂直方向ｚにおけるボディ層５の厚さは、例えば０．１〜１．０μｍの範囲内であり、デバイス１のチャネル長を決定する。ボディ層５のドーピングレベルは、例えば５×１０^１６ｃｍ^−３以上である。デバイス１の第１のｐｎ接合は、ドリフト層２およびボディ層５によって形成される。

ボディ層５、ソース層６およびボディ層５の上には、ｎ＋型ソース層６が設けられており、ボディ層５によってデバイス１の第１のｐｎ接合から分離されたデバイス１の第２のｐｎ接合を形成する。

導電性ゲート層７が、ボディ層５を貫通するように配置されており、ゲート絶縁層８が、ゲート層７を、ドリフト層２、ボディ層５およびソース層６から電気的に絶縁する。導電性ゲート層７は、導電性多結晶シリコン（ｐｏｌｙ−Ｓｉ）から作成することができる。少なくとも基板層４、ボディ層５およびソース層６はシリコンカーバイド（ＳｉＣ）から形成される。例えば、３Ｃ−ＳｉＣ、２Ｈ−ＳｉＣ、４Ｈ−ＳｉＣまたは６Ｈ−ＳｉＣなどの既知のシリコンカーバイドポリタイプのいずれか１つを使用することができる。ゲート絶縁層８は、例えば酸化ケイ素から作成される。

デバイス１は、複数の同一の縦型電界効果トランジスタ（ＦＥＴ）セル１０を含み、複数の縦型ＦＥＴセル１０は、複数の平行な列に配置され、各列は、図１に示すように第１の水平方向ｘに沿って配置されている縦型ＦＥＴセル１０を含む。各縦型ＦＥＴセル１０において、ボディ層５のボディ領域５ａは、互いに対向するボディ領域５ａの２つの側面１６から、および、ドリフト層２に対向するボディ領域５ａの上面１７からゲート層７によって囲まれており、ボディ領域５ａの上面１７は、ボディ領域５ａの２つの側面１６を接続している。ここで、各ボディ領域５ａの２つの側面１６の間の距離ｄ１は１μｍ以下、例示的には５００ｎｍ以下、より例示的には１００ｎｍ以下、さらにより例示的には２０ｎｍ以下である。各ボディ領域５ａの２つの側面１６は、例示的に互いに平行である。距離ｄ１は二重ゲート距離である。ゲート層７は、ゲート絶縁層８によってボディ領域５ａおよびソース層６から分離されている。各ボディ領域５ａの側面１６をゲート層７から分離するゲート絶縁層８の第１の部分８ａの第１の厚さは、１０ｎｍ〜１００ｎｍの範囲にあり、各ボディ領域５ａの上面１７をゲート層７から分離するゲート絶縁層８の第２の部分８ｂの第２の厚さは、１０ｎｍ〜５００ｎｍの範囲にあり、第１の厚さと第２の厚さとの比は０．５未満であり、すなわち第２の厚さは第１の厚さよりも著しく大きい。

図４から最もよく分かるように、ソース層６は各ボディ領域５ａの上面１７上に延在し、それによって、各ボディ領域５ａの上面１７全体が、ソース層６によって、基板層４の主面Ｍに対して垂直な垂直方向ｚにおいてゲート絶縁層８から分離されている。したがって、ソース層６は、各ボディ領域５ａと、すなわち、ボディ領域５ａの上面１７と直接接触している。

縦型ＦＥＴセル１０の各列において、ボディ領域５ａは、ゲート層７の第１のゲート領域７ａによって第１の水平方向ｘにおいて互いに分離されており、各第１のゲート領域７ａは、縦型ＦＥＴセル１０の各列において、第１のゲート領域７ａが、第１の水平方向ｘに沿ってボディ領域５ａと交互になるように、ボディ層５を貫通している。第２の水平方向ｙにおけるゲート層７の第１のゲート領域７ａの幅は、各縦型ＦＥＴセル１０におけるゲート幅ｗｇである。この幅は、例示的には０．０５μｍ〜１０μｍの範囲内である。第１の水平方向ｘにおいて互いに隣接するボディ領域５ａの各対の間の距離ｄ２は１μｍ以下、例示的には５００ｎｍ以下、より例示的には１００ｎｍ以下、さらにより例示的には２０ｎｍ以下である。本明細書全体を通して、ある方向における２つの領域間の距離は、２つの領域を特定の方向において互いに接続する最短の接続線の長さである。図１〜図４から分かるように、縦型電界効果トランジスタ１０の各列のボディ領域５ａは、ボディ層５の連続部分によって互いに接続される。第２の水平方向ｙにおけるその２つの端部において、各第１のゲート領域７ａは、図１および図３から最もよく分かるように、絶縁領域１８によってボディ層５およびソース層６から被覆され、分離される。

縦型ＦＥＴセル１０の各列内の第１のゲート領域７ａは、第１の水平方向ｘにおいてそれぞれの縦型ＦＥＴセル１０のボディ領域５ａにわたって延伸する第２のゲート領域７ｂによって互いに接続されている。特に、各第２のゲート領域７ｂは、第１の水平方向ｘにおいて互いに隣接する縦型ＦＥＴセル１０の２つの第１のゲート領域７ａを接続する。

基板層４の主面Ｍに平行な平面上への垂直投影において、縦型ＦＥＴセル１０の各列内で、第１のゲート領域７ａおよび第２のゲート領域７ｂは、第１の水平方向ｘにおいてその長手方向軸によって延伸する連続したゲートストリップを形成する。

第１の水平方向ｘに垂直でかつ垂直方向ｚに垂直な第２の水平方向ｙに隣接するゲートストリップの各対の間に、ｐ＋型ボディコンタクト領域２５が形成される。各ボディコンタクト領域２５は、ボディ層５よりもドーピングレベルが高く、ソース層６を貫通してボディ層５と接触する連続したストリップ形状の領域である。したがって、水平面Ｈに平行な平面上への垂直投影において、ゲートストリップは第２の水平方向ｙにおいてストリップ形状コンタクト領域２５と交互になる。第２の水平方向ｙに平行な方向において、ボディコンタクト領域２５は、例示的には０．１μｍ〜５μｍの範囲の幅ｗｂｃｒを有する。第２の水平方向ｙにおいて互いに隣接する２つの隣接するボディコンタクト領域２５間の距離ｄｂｃｒは、例示的な、１μｍ〜２０μｍの範囲内にある。

図２および図３に示すように、ソース電極６５は、ボディコンタクト領域２５およびソース層６上に形成される。ソース電極６５は、その長手方向軸が第１の水平方向ｘに延在するストリップ形状部分を含み、隣接するゲートストリップの各対の間にソース層６への第１のオーミックコンタクトを形成する。さらに、ソース電極６５は、ボディコンタクト領域２５上に配置されて、隣接するゲートストリップの各対の間にボディコンタクト領域２５への第２のオーミックコンタクトを形成する。このようにして、デバイス１のボディ、ソースおよびドレインによって形成される寄生ＢＪＴのベースおよびエミッタを効率的に短絡させてオフ状態に保つことができる。水平面Ｈに平行な平面上への垂直投影において、ゲートストリップは第２の水平方向ｙにおいてソース電極６５のストリップ形状部分と交互になる。したがって、水平面Ｈに平行な平面上への垂直投影において、ゲートストリップは、隣接するゲートストリップの各対の間の第１のオーミックコンタクトおよび第２のオーミックコンタクトのストリップ形状領域と交互になり、第１のオーミックコンタクトおよび第２のオーミックコンタクトのストリップ形状領域は、ソース電極６５とソース層６との間の界面、ならびに、ソース電極６５とボディコンタクト領域２５との間の界面の領域である。

図３および図４から分かるように、ｐ型ウェル領域３０が、それぞれ各第１のゲート領域７ａの底面側に形成され、底面側は基板層４に面している。ウェル領域３０は、ゲート絶縁層８の第２の部分８ｂによって第１のゲート領域７ａから分離され電気的に絶縁されている。ｐ型ウェル領域３０および第１のゲート領域７ａの底部にあるゲート絶縁層８の比較的厚い第２の部分８ｂは、ゲート絶縁層８、特にゲート絶縁層８の第２の部分８ｂを強い電場に対して保護するのに役立つ。

本発明のマルチゲートトレンチシリコンカーバイド（ＳｉＣ）パワーＭＯＳＦＥＴデバイス１’（以下、デバイス１’と略称する）の一実施形態を図５および図６に示す。本実施形態によるデバイス１’は、上述した比較例によるデバイス１と同様であるため、以下、相違点についてのみ説明する。残りの特徴は、図１から図４に示された比較例に関して上述したものと同じである。図面で使用される参照符号は、参照符号によって参照される要素が同一である場合、同じである。

図５は、図１の線ＡＡ’に沿った図２の断面に対応するデバイス１’の垂直断面を示す。図６は、図１の線ＣＣ’に沿った図４の断面に対応するデバイス１’の垂直断面を示す。本実施形態によるデバイス１’は、デバイス１’のソース層６’がボディ領域５ａ’の上面１７’にまで延伸しておらず、それによって、基板層４から外方に面するボディ領域５ａ’の上面１７’全体が、ゲート絶縁層８に直接接触しているという点において、比較例によるデバイス１とは異なっている。しかしながら、この例においても、ソース層６’は、各ボディ領域５ａ’と直接、すなわち、図５から最もよく分かるように、第２の水平方向ｙにおいて各ボディ領域５ａ’の２つの端部において、垂直方向ｚおよび第１の水平方向ｘに延伸する側方界面５０において、接触している。そのような実施形態は、上記の比較例と比較して、ボディ領域５ａ’がデバイス１’のオフ状態において電子を含まないという利点を有する。

添付の特許請求の範囲によって規定される本発明の着想から逸脱することなく、上述の実施形態の変更が可能であることは、当業者には明らかであろう。

上記の実施形態は、特定の導電型によって説明された。上述した実施形態における半導体層の導電型は、ｐ型層として記載されたすべての層がｎ型層になり、ｎ型層として記載されたすべての層がｐ型層になるように、切り替えられてもよい。例えば、変更された実施形態では、基板層はｐ型層とすることができ、ボディ層はｎ型層とすることができ、ソース層はｐ型層とすることができる。そのような場合、マルチゲートトレンチＳｉＣパワーＭＯＳＦＥＴは、ｐチャネルＭＯＳＦＥＴデバイスとなる。

上記の実施形態は、各第１のゲート領域７ａの底面側に形成されたウェル領域３０およびボディコンタクト領域２５を有して説明した。しかしながら、本発明のパワー半導体デバイスは、ウェル領域３０およびボディコンタクト領域２５を必ずしも備えていない。本発明のパワー半導体デバイスがこれらの領域２５および３０を備えていない場合、パワー半導体デバイスの製造を容易にするために、デバイスはイオン注入工程を一切行わずに製造することができる。パワー半導体デバイスがボディコンタクト領域２５を備えるが、ウェル領域３０を備えないこと、またはその逆のことも可能である。

上記の実施形態では、ゲート層７および／またはソース電極６５を被覆する１つまたは複数の分離層のような追加の層が形成されてもよい。ゲート層７がこのような追加の分離層によって被覆されると、そのような分離層の上に延在する導電層は、そのような分離層を通るビアによってゲート層７に接続され得る。同様に、ソース電極を被覆する分離層の上に延在する別の導電層が、そのような分離層を通るビアによってソース電極６５に接続されてもよい。

また、本発明のパワー半導体デバイスでは、半導体層すなわち基板層４、ボディ層５およびソース層６は、ＳｉＣ材料ではなく、パワー半導体デバイスに適した任意の他の半導体材料から作成されてもよい。特に、半導体層は、ＩＩＩ族窒化物（ＡｌＧａＩｎ）Ｎのような別の広バンドギャップ半導体から製造することができる。

用語「備えている（ｃｏｍｐｒｉｓｉｎｇ）」は、他の要素またはステップを排除するものではなく、不定冠詞「ａ」または「ａｎ」は複数を除外しないことに留意されたい。異なる実施形態に関連して説明した要素も組み合わせることができる。

参照符号のリスト
１，１′ （マルチゲートトレンチＳｉＣパワーＭＯＳＦＥＴ）デバイス
２ （ｎ型）ドリフト層
３ （ｎ型）ドレイン層
４ 基板層
５，５′ （ｐ型）ボディ層
５ａ，５ａ′ ボディ領域
６，６′ （ｎ＋型）ソース層
７ ゲート層
７ａ 第１のゲート領域
７ｂ 第２のゲート領域
８ ゲート絶縁層
８ａ ゲート絶縁層８の第１の部分
８ｂ ゲート絶縁層８の第２の部分
１０ 縦型電界効果トランジスタ（ＦＥＴ）セル
１６ 側面
１７，１７′ 上面
１８ 絶縁領域
２５ （ｐ＋型）ボディコンタクト領域
３０ （ｐ型）ウェル領域
３５ ドレイン電極
５０ 側方界面
６５ ソース電極
ｄ１ （各ボディ領域５ａの２つの側面１６の間の）距離
ｄ２ （第１の水平方向ｘにおいて隣接する２つのボディ領域５ａの間の）距離
ｄｂｃｒ （隣接するボディコンタクト領域２５の間の）距離
Ｈ 水平面
Ｍ 主面
ｗｂｃｒ 幅
ｗｇ ゲート幅
ｘ 第１の水平方向
ｙ 第２の水平方向
ｚ 垂直方向

Claims (14)

1. パワー半導体デバイス（１）であって、
   第１の導電型を有する基板層（４）と、
   前記基板層（４）上に設けられ、前記第１の導電型とは異なる第２の導電型を有するボディ層（５；５’）と、
   前記ボディ層（５；５’）上に設けられ、前記第１の導電型を有するソース層（６；６’）と、
   前記ボディ層（５；５’）を貫通する導電性ゲート層（７）と、
   前記基板層（４）、前記ボディ層（５；５’）および前記ソース層（６；６’）から前記ゲート層（７）を電気的に絶縁するゲート絶縁層（８）とを備え、
   前記パワー半導体デバイスは、複数の縦型電界効果トランジスタセル（１０）を含み、
   前記複数の縦型電界効果トランジスタセル（１０）は複数の平行な列に配列され、各列は第１の方向（ｘ）に沿って配列された縦型電界効果トランジスタセル（１０）を含み、
   各縦型電界効果トランジスタセル（１０）内において、前記ボディ層（５；５’）のボディ領域（５ａ；５ａ’）は、互いに対向する前記ボディ領域（５ａ；５ａ’）の２つの側面（１６）から、および、前記基板層（４）に対向する上面（１７；１７’）から、前記ゲート層（７）によって囲まれ、かつ前記２つの側面（１６）を接続し、前記ゲート層（７）は、前記ゲート絶縁層（８）によって前記ボディ領域（５ａ；５ａ’）から分離されており、
   縦型電界効果トランジスタセル（１０）の各列において、前記ボディ領域（５ａ；５ａ’）は、前記ゲート層（７）の第１のゲート領域（７ａ）によって前記第１の方向（ｘ）において互いに分離されており、各第１のゲート領域（７ａ）は、縦型電界効果トランジスタセル（１０）の各列において、前記第１のゲート領域（７ａ）が前記第１の方向（ｘ）に沿って前記ボディ領域（５ａ；５ａ’）と交互になるように、前記ボディ層（５；５’）を貫通しており、
   縦型電界効果トランジスタセル（１０）の各列内の前記第１のゲート領域（７ａ）は、前記第１の方向（ｘ）においてそれぞれの前記縦型電界効果トランジスタセル（１０）の前記ボディ領域（５ａ；５ａ’）にわたって延伸する第２のゲート領域（７ｂ）によって互いに接続され、
   前記基板層（４）の主面（Ｍ）に平行な平面上への垂直投影において、縦型電界効果トランジスタセル（１０）の各列内において、前記第１のゲート領域（７ａ）および前記第２のゲート領域（７ｂ）は、その長手方向軸が前記第１の方向（ｘ）に延伸する連続的なゲートストリップを形成し、
   ソース電極（６５）が前記ソース層（６）上に形成されて、隣接するゲートストリップの各対の間の前記ソース層（６）への第１のオーミックコンタクトを形成し、
   前記ソース層（６；６’）は各ボディ領域（５ａ；５ａ’）に直接接触しており、
   前記基板層（４）から離れた方に面する前記ボディ領域（５ａ’）の前記上面（１７’）全体が前記ゲート絶縁層（８）と直接接触していることを特徴とする、パワー半導体デバイス（１）。
2. 前記パワー半導体デバイスは、隣接するゲートストリップの各対の間のボディコンタクト領域（２５）を備え、各ボディコンタクト領域（２５）は、前記ボディ層（５；５’）のドーピングレベルよりも高いドーピングレベルを有し、かつ前記ソース層（６；６’）を貫通して前記ボディ層（５；５’）まで延伸して接触する前記第２の導電型の半導体領域であり、前記ソース電極（６５）は前記ボディコンタクト領域（２５）上に配置されて、隣接するゲートストリップの各対の間の前記ボディコンタクト領域（２５）への第２のオーミックコンタクトを形成する、請求項１に記載のパワー半導体デバイス。
3. 各ボディ領域（５ａ；５ａ’）の前記２つの側面（１６）の間の距離（ｄ１）が、１μｍ以下、または５００ｎｍ以下、または１００ｎｍ以下、または２０ｎｍ以下である、請求項１または２に記載のパワー半導体デバイス。
4. 各ボディ領域（５ａ；５ａ’）の前記側面（１６）を前記ゲート層（７）から分離する前記ゲート絶縁層（８）の第１の部分の第１の厚さは、１０ｎｍ〜１００ｎｍの範囲内にある、請求項１〜３のいずれか一項に記載のパワー半導体デバイス。
5. 各ボディ領域（５ａ；５ａ’）の前記上面を前記ゲート層（８）から分離する前記ゲート絶縁層（８）の第２の部分の第２の厚さは、１０ｎｍ〜５００ｎｍの範囲内にある、請求項１〜４のいずれか一項に記載のパワー半導体デバイス。
6. 前記第１の厚さと前記第２の厚さとの比が０．５未満である、請求項１〜５のいずれか一項に記載のパワー半導体デバイス。
7. 前記第１の方向（ｘ）において隣接するボディ領域（５ａ；５ａ’）の各対の間の距離（ｄ２）は、１μｍ以下、または５００ｎｍ以下、または１００ｎｍ以下、または２０ｎｍ以下である、請求項１〜６のいずれか一項に記載のパワー半導体デバイス。
8. 前記ソース層（６）は、各ボディ領域（５ａ）の前記上面（１７）へと延在する、請求項１〜７のいずれか一項に記載のパワー半導体デバイス。
9. 各ボディ領域（５ａ）の前記上面（１７）全体が、前記基板層（４）の前記主面（Ｍ）に垂直な方向において前記ゲート絶縁層（８）から分離されている、請求項８のいずれか一項に記載のパワー半導体デバイス。
10. 前記第２の導電型の半導体ウェル領域（３０）が、前記基板層（４）に面する各第１のゲート領域（７ａ）の底面上に形成され、前記半導体ウェル領域（３０）は、前記ゲート絶縁層（８）によって前記第１のゲート領域（７ａ）から分離されて電気的に絶縁される、請求項１〜９のいずれか一項に記載のパワー半導体デバイス。
11. 少なくとも、前記基板層（４）、前記ボディ層（５；５’）、および前記ソース層（６；６’）は、シリコンカーバイドから形成されている、請求項１〜１０のいずれか一項に記載のパワー半導体デバイス。
12. 隣接する２つのゲートストリップの間の各ボディコンタクト領域（２５）が、連続したストリップ形状領域である、請求項１〜１１のいずれか一項に記載のパワー半導体デバイス。
13. 少なくとも、縦型電界効果トランジスタ（１０）の各列の前記ボディ領域（５ａ；５ａ’）は、前記ボディ層（５；５’）の連続部分によって互いに接続される、請求項１〜１２のいずれか一項に記載のパワー半導体デバイス。
14. 各ボディ領域（５ａ；５ａ’）の前記側面（１６）は互いに平行である、請求項１〜１３のいずれか一項に記載のパワー半導体デバイス。

Images