[go: up one dir, main page]

CN115084246B - 一种降低栅电荷的碳化硅mosfet的制造方法 - Google Patents

一种降低栅电荷的碳化硅mosfet的制造方法 Download PDF

Info

Publication number
CN115084246B
CN115084246B CN202211002968.9A CN202211002968A CN115084246B CN 115084246 B CN115084246 B CN 115084246B CN 202211002968 A CN202211002968 A CN 202211002968A CN 115084246 B CN115084246 B CN 115084246B
Authority
CN
China
Prior art keywords
layer
gate
silicon carbide
barrier layer
insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202211002968.9A
Other languages
English (en)
Other versions
CN115084246A (zh
Inventor
李昀佶
张长沙
单体玮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Global Power Technology Co Ltd
Original Assignee
Global Power Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Global Power Technology Co Ltd filed Critical Global Power Technology Co Ltd
Priority to CN202211002968.9A priority Critical patent/CN115084246B/zh
Publication of CN115084246A publication Critical patent/CN115084246A/zh
Application granted granted Critical
Publication of CN115084246B publication Critical patent/CN115084246B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/514—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers
    • H10D64/516—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers the thicknesses being non-uniform
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • H10D30/0297—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs using recessing of the gate electrodes, e.g. to form trench gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H10D64/513—Disposition of the gate electrodes, e.g. buried gates within recesses in the substrate, e.g. trench gates, groove gates or buried gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/517—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers
    • H10D64/518—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers characterised by their lengths or sectional shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/681—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered
    • H10D64/685—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered being perpendicular to the channel plane

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供了一种降低栅电荷的碳化硅MOSFET的制造方法，包括：在碳化硅衬底的漂移层上形成阻挡层，蚀刻，形成沟槽；对沟槽进行氧化，形成绝缘层；在绝缘层内淀积形成绝缘介质层；在漂移层上重新形成阻挡层，并对阻挡层蚀刻形成通孔，形成卡槽；在所述卡槽上淀积多晶硅，形成栅极多晶硅层；在漂移层上重新形成阻挡层，蚀刻，离子注入，形成源区；在漂移层上重新形成阻挡层，并对阻挡层蚀刻形成通孔，淀积金属，形成源极金属层以及栅极金属层；清除所有阻挡层，在碳化硅衬底上淀积金属，形成漏极金属层；该高质量绝缘介质层可以有效耐压，将传统沟槽栅底部的电场集中问题进行解决，同时增加了绝缘层厚度，减少了栅电容。

Description

一种降低栅电荷的碳化硅MOSFET的制造方法
技术领域
本发明涉及一种降低栅电荷的碳化硅MOSFET的制造方法。
背景技术
SiC器件碳化硅(SiC)材料因其优越的物理特性，广泛受到人们的关注和研究。其高温大功率电子器件具备输入阻抗高、开关速度快、工作频率高、耐高温高压等优点，在开关稳压电源、高频加热、汽车电子以及功率放大器等方面取得了广泛应用。
SiC材料氧化制备SiO2质量较差，其耐压能力较低，而这种方法生长的二氧化硅又要作为栅介质来满足栅控能力，这就导致沟槽型栅的底部的电场集中问题就会很严重，需要解决底部栅介质的击穿问题。沟槽型栅SiC MOSFET实际纵向导电沟道主要分布在左右两侧，其内部的栅极多晶硅对于导电沟道形成没有帮助，而且会使电荷分布面积更大，导致栅极电压上升变慢，上述的问题都是亟需解决。
发明内容
本发明要解决的技术问题，在于提供一种降低栅电荷的碳化硅MOSFET的制造方法；该高质量绝缘介质层可以有效耐压，将传统沟槽栅底部的电场集中问题进行解决，同时增加了绝缘层厚度，减少了栅电容。
本发明是这样实现的：一种降低栅电荷的碳化硅MOSFET的制造方法，包括如下步骤：
步骤1、在碳化硅衬底的漂移层上形成阻挡层，并对阻挡层蚀刻形成通孔，通过通孔对漂移层进行刻蚀，形成沟槽；
步骤2、对沟槽进行氧化，形成绝缘层；
步骤3、在绝缘层内淀积形成绝缘介质层；
步骤4、在漂移层上重新形成阻挡层，并对阻挡层蚀刻形成通孔，形成卡槽；
步骤5、在所述卡槽上淀积多晶硅，形成栅极多晶硅层；
步骤6、在漂移层上重新形成阻挡层，并对阻挡层蚀刻形成通孔，并进行离子注入，形成源区；
步骤7、在漂移层上重新形成阻挡层，并对阻挡层蚀刻形成通孔，淀积金属，形成源极金属层；
步骤8、在漂移层上重新形成阻挡层，并对阻挡层蚀刻形成通孔，淀积金属，形成栅极金属层；
步骤9、清除所有阻挡层，在碳化硅衬底上淀积金属，形成漏极金属层。
进一步地，所述栅极多晶硅层为倒凹字形，所述绝缘介质层为凸字形。
进一步地，所述绝缘层为二氧化硅。
本发明的优点在于：
一、该MOSFET为沟槽型，沟槽中除了传统的二氧化硅绝缘层之外，还新增了高质量绝缘介质层；
二、在沟槽栅的底部有绝缘介质，该高质量绝缘介质层可以有效耐压，将传统沟槽栅底部的电场集中问题进行解决，同时增加了绝缘层厚度，减少了栅电容；
三、该降低栅电荷的门字形沟槽栅SiC MOSFET的沟槽中将高质量绝缘介质层将左右两侧对称源极的栅极控制分开，是电流和电场集中在侧壁贴近二氧化硅绝缘层位置，实现更好的栅控能力。
附图说明
下面参照附图结合实施例对本发明作进一步的说明。
图1是本发明一种集成异质结二极管的平面栅碳化硅MOSFET的制造方法流程图一。
图2是本发明一种集成异质结二极管的平面栅碳化硅MOSFET的制造方法流程图二。
图3是本发明一种集成异质结二极管的平面栅碳化硅MOSFET的制造方法流程图三。
图4是本发明一种集成异质结二极管的平面栅碳化硅MOSFET的制造方法流程图四。
图5是本发明一种集成异质结二极管的平面栅碳化硅MOSFET的制造方法流程图五。
图6是本发明一种集成异质结二极管的平面栅碳化硅MOSFET的制造方法流程图六。
图7是本发明一种集成异质结二极管的平面栅碳化硅MOSFET的制造方法流程图七。
图8是本发明一种集成异质结二极管的平面栅碳化硅MOSFET的制造方法流程图八。
图9是本发明一种集成异质结二极管的平面栅碳化硅MOSFET的制造方法流程图九。
图10是本发明一种集成异质结二极管的平面栅碳化硅MOSFET的原理示意图。
具体实施方式
如图1至10所示，本发明一种降低栅电荷的碳化硅MOSFET的制造方法，包括如下步骤：
步骤1、在碳化硅衬底1的漂移层2上形成阻挡层a，并对阻挡层a蚀刻形成通孔，通过通孔对漂移层2进行刻蚀，形成沟槽21；
步骤2、对沟槽21进行氧化，形成绝缘层3，所述绝缘层3为二氧化硅；
步骤3、在绝缘层3内淀积形成绝缘介质层31，所述绝缘介质层31为凸字形；
步骤4、在漂移层2上重新形成阻挡层a，并对阻挡层a蚀刻形成通孔，形成卡槽32；
步骤5、在所述卡槽32上淀积多晶硅，形成栅极多晶硅层4，所述栅极多晶硅层4为倒凹字形；
步骤6、在漂移层2上重新形成阻挡层a，并对阻挡层a蚀刻形成通孔，并进行离子注入，形成源区22；
步骤7、在漂移层2上重新形成阻挡层a，并对阻挡层a蚀刻形成通孔，淀积金属，形成源极金属层5；
步骤8、在漂移层2上重新形成阻挡层a，并对阻挡层a蚀刻形成通孔，淀积金属，形成栅极金属层6；
步骤9、清除所有阻挡层a，在碳化硅衬底1上淀积金属，形成漏极金属层7。
如图10所示，上述制造方法得到的MOSFET，包括：
碳化硅衬底1，
漂移层2，所述漂移层2设于所述碳化硅衬底1上侧面；所述漂移层2上设有沟槽21，所述漂移层2上设有源区22；
绝缘层3，所述绝缘层3设于所述沟槽21内，且所述绝缘层3内设有绝缘介质层31，所述绝缘介质层31与所述绝缘层3之间形成卡槽32；所述绝缘层3侧壁连接所述源区22，所述绝缘介质层31为凸字形，所述绝缘层3为二氧化硅；
栅极多晶硅层4，所述栅极多晶硅层4设于所述卡槽32内，所述栅极多晶硅层4为倒凹字形；
源极金属层5，所述源极金属层5连接至所述源区22，源极金属层5也可以连接到漂移层2，增大导电面积；
栅极金属层6，所述栅极金属层6连接至所述栅极多晶硅层5；
以及，漏极金属层7，所述漏极金属层7连接至所述碳化硅衬底1的下侧面。
该MOSFET为沟槽型，沟槽中除了传统的二氧化硅绝缘层3之外新增了高质量绝缘介质层31，该绝缘介质层31由淀积产生，质量更高，栅极金属层6可靠性提高，该高质量绝缘介质层31可以有效耐压，将传统沟槽栅底部的电场集中问题进行解决，同时增加了绝缘层厚度，减少了栅电容。
该绝缘介质层31增加了沟槽型栅底部的耐压层厚度，同时其增加了底部绝缘层厚度，使得沟槽型栅的底部电容变小，电场变弱，从结构上减少了电场集中问题。
通过高质量绝缘介质层31以及绝缘层3将左右两侧对称源极22的栅极控制分开，是电流和电场集中在侧壁贴近二氧化硅绝缘层位置，实现更好的栅控能力；高质量绝缘介质层31增加了沟槽型栅的控制能力，底部的高质量绝缘介质降低了底部电场集中问题，也减少了栅极的寄生电容。
虽然以上描述了本发明的具体实施方式，但是熟悉本技术领域的技术人员应当理解，我们所描述的具体的实施例只是说明性的，而不是用于对本发明的范围的限定，熟悉本领域的技术人员在依照本发明的精神所作的等效的修饰以及变化，都应当涵盖在本发明的权利要求所保护的范围内。

Claims (3)

1.一种降低栅电荷的碳化硅MOSFET的制造方法，其特征在于，包括如下步骤：
步骤1、在碳化硅衬底的漂移层上形成阻挡层，并对阻挡层蚀刻形成通孔，通过通孔对漂移层进行刻蚀，形成沟槽；
步骤2、对沟槽进行氧化，形成绝缘层；
步骤3、在绝缘层内淀积形成绝缘介质层；
步骤4、在漂移层上重新形成阻挡层，并对阻挡层蚀刻形成通孔，形成卡槽，所述绝缘层设于所述沟槽内，且所述绝缘层内设有绝缘介质层，所述卡槽设于所述绝缘介质层与所述绝缘层之间，所述通孔位于所述卡槽正上方，所述绝缘介质层为凸字形；
步骤5、在所述卡槽上淀积多晶硅，形成栅极多晶硅层；
步骤6、在漂移层上重新形成阻挡层，并对阻挡层蚀刻形成通孔，并进行离子注入，形成源区，所述漂移层内设有源区；所述绝缘层侧壁连接所述源区；
步骤7、在漂移层上重新形成阻挡层，并对阻挡层蚀刻形成通孔，淀积金属，形成源极金属层；所述源极金属层连接至所述源区；
步骤8、在漂移层上重新形成阻挡层，并对阻挡层蚀刻形成通孔，淀积金属，形成栅极金属层；所述栅极金属层连接至所述栅极多晶硅层；
步骤9、清除所有阻挡层，在碳化硅衬底上淀积金属，形成漏极金属层。
2.如权利要求1所述的一种降低栅电荷的碳化硅MOSFET的制造方法，其特征在于，所述栅极多晶硅层为倒凹字形。
3.如权利要求1所述的一种降低栅电荷的碳化硅MOSFET的制造方法，其特征在于，所述绝缘层为二氧化硅。
CN202211002968.9A 2022-08-22 2022-08-22 一种降低栅电荷的碳化硅mosfet的制造方法 Active CN115084246B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211002968.9A CN115084246B (zh) 2022-08-22 2022-08-22 一种降低栅电荷的碳化硅mosfet的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211002968.9A CN115084246B (zh) 2022-08-22 2022-08-22 一种降低栅电荷的碳化硅mosfet的制造方法

Publications (2)

Publication Number Publication Date
CN115084246A CN115084246A (zh) 2022-09-20
CN115084246B true CN115084246B (zh) 2022-11-15

Family

ID=83244959

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211002968.9A Active CN115084246B (zh) 2022-08-22 2022-08-22 一种降低栅电荷的碳化硅mosfet的制造方法

Country Status (1)

Country Link
CN (1) CN115084246B (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101920717B1 (ko) * 2013-01-14 2018-11-21 삼성전자주식회사 이중 병렬 채널 구조를 갖는 반도체 소자 및 상기 반도체 소자의 제조 방법
CN105161533A (zh) * 2015-07-02 2015-12-16 电子科技大学 一种碳化硅vdmos器件及其制作方法
CN108604603B (zh) * 2016-02-02 2021-05-28 Abb电网瑞士股份公司 功率半导体装置
CN114496761B (zh) * 2022-04-06 2022-06-17 泰科天润半导体科技（北京）有限公司 一种圆形栅纵向mosfet功率器件的制造方法
CN114744023A (zh) * 2022-04-25 2022-07-12 泰科天润半导体科技（北京）有限公司 一种U型栅沟槽型SiC MOSFET的制造方法

Also Published As

Publication number Publication date
CN115084246A (zh) 2022-09-20

Similar Documents

Publication Publication Date Title
CN115376924A (zh) 低体二极管正向导通压降的沟槽型碳化硅mosfet的制造方法
CN107910266B (zh) 功率半导体器件及其制造方法
CN115911127A (zh) 一种屏蔽栅功率晶体管的制备方法
CN107910267A (zh) 功率半导体器件及其制造方法
CN114744023A (zh) 一种U型栅沟槽型SiC MOSFET的制造方法
CN115831758A (zh) 一种集成肖特基的碳化硅umosfet的制造方法
CN106653831A (zh) 高密度低压沟槽功率mos器件及其制造方法
CN115360096A (zh) 一种集成异质结二极管的平面栅碳化硅mosfet的制造方法
CN115632031B (zh) 集成栅保护机制的平面栅碳化硅mosfet的制造方法
CN218274607U (zh) 一种降低栅电荷的碳化硅mosfet
CN111430464A (zh) 降低开关损耗的分离栅mosfet器件及其制造方法
CN114759079A (zh) 一种集成JBS的沟槽型SiC晶体管的制造方法
CN114999916A (zh) 一种屏蔽栅mosfet(sgt)的制作方法
CN107910270B (zh) 功率半导体器件及其制造方法
CN115084246B (zh) 一种降低栅电荷的碳化硅mosfet的制造方法
CN113078066A (zh) 一种分离栅功率mosfet器件的制造方法
CN117316769B (zh) 一种自对准的碳化硅mosfet器件及其制备方法
CN115376923A (zh) 一种非对称沟槽型碳化硅mosfet的制造方法
CN115084247A (zh) 一种双沟槽型碳化硅mosfet的制造方法
CN111146285A (zh) 半导体功率晶体管及其制造方法
CN115084221A (zh) 一种低栅漏电容梯型栅沟槽型的功率器件的制造方法
CN218274611U (zh) 一种低体二极管正向导通压降的沟槽型碳化硅mosfet
CN108231900A (zh) 一种功率半导体器件及其制备方法
CN114093950B (zh) 一种阶梯型sti辅助式场板的ldmos器件及其制造方法
CN221508192U (zh) 一种集成肖特基的碳化硅umosfet

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant