[go: up one dir, main page]

TW209304B - - Google Patents

Download PDF

Info

Publication number
TW209304B
TW209304B TW079110072A TW79110072A TW209304B TW 209304 B TW209304 B TW 209304B TW 079110072 A TW079110072 A TW 079110072A TW 79110072 A TW79110072 A TW 79110072A TW 209304 B TW209304 B TW 209304B
Authority
TW
Taiwan
Prior art keywords
vmd
item
application
hole
etching
Prior art date
Application number
TW079110072A
Other languages
English (en)
Original Assignee
Ibm
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibm filed Critical Ibm
Application granted granted Critical
Publication of TW209304B publication Critical patent/TW209304B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/02Manufacture of electrodes or electrode systems
    • H01J9/022Manufacture of electrodes or electrode systems of cold cathodes
    • H01J9/025Manufacture of electrodes or electrode systems of cold cathodes of field emission cathodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J21/00Vacuum tubes
    • H01J21/02Tubes with a single discharge path
    • H01J21/06Tubes with a single discharge path having electrostatic control means only
    • H01J21/10Tubes with a single discharge path having electrostatic control means only with one or more immovable internal control electrodes, e.g. triode, pentode, octode
    • H01J21/105Tubes with a single discharge path having electrostatic control means only with one or more immovable internal control electrodes, e.g. triode, pentode, octode with microengineered cathode and control electrodes, e.g. Spindt-type
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2201/00Electrodes common to discharge tubes
    • H01J2201/30Cold cathodes
    • H01J2201/304Field emission cathodes
    • H01J2201/30446Field emission cathodes characterised by the emitter material
    • H01J2201/30453Carbon types
    • H01J2201/30457Diamond
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Cold Cathode And The Manufacture (AREA)

Description

209304 A 6 B6 五、發明説明(1 ) 經濟部中央揉準局印裝 1 .窃明齙面 本 發. 明 — 般 係 有 關 一 種 新 型 m §1 真 空 tsliL· 微 電 子 装 置 ( Va c U u η Η 1 C ΓΌ el e c t Γ on i c D e v \ C e » 下 文 簡 稱 VMD) 9 VX 及 一 種 製 造 此 裝 置 之 方 法 〇 VMD 需 要‘ 數 種 獨 特 之 立 體, 结 構 • — 届 尖 銳 之:· 埸 發 射 極 尖 » . 控 制 urn lUO 極 结 構 ( 該 極 尖 於 該 um 憎 極 内 倒 精 確 地 排 成 一 直 線 > 而 且 最 好 二 者 皆 在 一 真 空 環 境 下 ) $ Μ 及 — 個 收 集 該 極 尖 所 發 射 電 子 之 陽 極 0 2 · 前 後 參 照 本 專 利 甲 請 系 係 有 關 美 國 專 利 甲 請 荼 連 號 IBM 代 理 人 榷 案 號 碼 第 F19- 90 -023 號 » 該 檔 荼 係 於 1 990 年 I 月 - 同 時 提 出 請 t 而 其 所 揭 m 者 在 此 併 入 參 3 · 發 明 背 晉 - 多 年 來 f 電 子 系 统 之 設 計 者 已 發 現 各 種 方 法 來 設 計 及 改 良 半 導 體 裝 置 0 真 空 管 ( — 度 曾 是 電 子 學 之 主 要 依 靠 ) 有 著 多 項 限 制 * 諸 如 在 玻 璃 燈 内 側 之 機 械 製 造 结 構 t 阻 礙 真 空 管 之 小 型 化 及 積 體 化 9 而 且 其 埶 電 子 陰 極 使 它 保 持 著 高 功 率 漏 霣 C 近 來 於 此 領 域 已 有 重 大 發 展 * 而 提 供 免 除 先 前 各 限 制 之 楗 會 〇 現.在 9 吾 人 可 使 用 半 導 體 製 造 技 術 而 Μ 超 小 型 式 發 展 其 结 構 t 並 將 它 們 多 個 集 成 在 —. 起 C 结 合 這 些 超 小 型 结 構 及 一 個 場 發谢 雷 子 源 t 吾 人 現 今 可 製 造 不 需 加 埶 陰 極 之 超 小 型 真 空 管 结 構 C 這 些 结 構 在 尺 寸 上 與 測 微 計 相 似 1 而 允 許 許 多 裝 置 稹 體 在 箪 一 基 Η 上 » 正 $0 多 半 導 體 裝 置 係 製 造 於 單 一 晶 片 上 〇 -3- 請先閱讀背面之注意事項再填辉本頁) •装· .打· -綠· 甲 4(210X297公簷) 五、發明說明(2 ) 經濟部中央揉準局印1i 目前所使用之VMD箱要數種獨特之立髓罕埤 '包括,一真 空空間,一尖銳而最好半徑少於100 = 10-10米)之 場發射極尖、及該極尖於-提取/控制‘霉極结構内輝之正, 確排列成線。VMD包括一個場發射’陰極、以及加上諸附加 之结構,諸如該真空空間之—延伸部分、一相對於該陰極 極''尖之陽極、及可能有或可能沒有附加之精確排列成線之 控制電極(它們置於該極尖及該陽極之間)。 利用這些VMD之埸發射顯示元件、係使'元基本的場發射结 構及加上附加.之各结構,諸如:該真空空間之—延伸部分 、一相對著該陰極極尖之螢光表面與收集及/或控制該 電子流—之附加電極。個別之VMD族群及/或顯示元件可在' 製造期間互相電子連接.*以便形成積髏電路及/或顯示器·。 VMDs具有數種唯一之特t。吾人期望它們具有亞微微秒 (即小於1〇-12秒)之轉換速度,而某些人認為它們可能是 最快速之電子裝置。它們~將在攝氏溫度絕對0度至數-百度 之範圍内操作,而主要係由該等構造之材料所限制。這些 结構幾乎可由任何導體及絕緣體材料製成。它們實質上是 難以輻射者。它們'亦很有效率,此因控制係藉由電荷而非 電流,且使用高埸發射捶乃剔除傅统真空裝置之熱電子發 射加熱器(燈絲)〇 在美國專利第4, 721,885號中,而且亦在伊佛布羅代( Ivor Brodie)所發表之“真空微電子装置内之物理考量” 文章中,揭露一種場發射微三極管,並刊於美國霣氣及霣 請先閱讀背面之注意事項再填商本页) .装· .訂· •線. 甲 4(210X297 公潘) 209304 A 6 B6 五、發明説明(3 ) • t 子工程師學會(IEEE)電子裝置會報第36冊11號2641- 2644 頁中( 1 989年11月)。該三極管包括一連接茔一金靨或高 傳導性半等體基極之金屬雄體殻。該維拥殼之高度為“h ”,在陰極極尖之曲率半徑為“r”'。1用第二個$緣層將 —金鞸陽極固定在一距雄該維體殼極尖為“d”處。該維 體殼極尖係在一半徑為“a>之圓孔中央,並在一厚度為 "t”之柵極(或第一個陽極)内。當於該基極及柵極間 施K通當之正電位差時*在陰極極尖產庄.一電場,而使霣 子掘睹道般穿過該極尖進入該真空空間,且移向該陽極。 在極尖之’菜場及由此所發射之電子量可箱著變化栖極霣位 而加以控制。 ’ /雖然這些VMD幾乎可製成任何大小,以及可能如個別裝 置般具有多種應用,吾人預期它們之最佳性能及主要懕用 係來自極度小型化、大型排列、及複雜之超大規棋積體電 路。 非热電子場發射體、場發射裝置•及埸發射顧示器皆為 技薛上所習知者。因為場'發射險極结構之製造,對所提及 各装置為共有之決定性元件•將首先注意其技e。藉著相 當常見之沉積及石版印刷處理技術,bp可沉積及處理所有 材料(絕緣體及導Η /場發射體_),除了單只一個例外, 即所有埸發射陰極所共有之特殊尖銳邊緣(膜片)或點( 極尖)结構。該技S主要可分成五類,而且這些種類主要 {請先«讀竹面之注意事項再填寫本页) •装· •打* .線. 經濟部中央搮準局印裝 料 材 〇 *由 類一係 分構 Μ结 加尖 來極 法極 方 '陰 之該 用中 所其 尖, 極一 或之 片類 膜諸 銳先 尖最 這是 成類 形一 著第 藉 甲4(210Χ 297公沒) 2〇 夢_J_ 五、發明說明(4 ) - ' 之直接豳積所形成。這型之一例列舉於C.A.史匹(Spindt) 之文件“薄膜埸發射陰極”中,於該J. Αρί>1.物理學第 39冊第7號3-504 - 3505頁(1968年),其中尖銳之鉬製錐 型射極係在諸孔内側形成*而且位於一鉬製陽極層内及一 鉬製陰極層上。該二層以一絕緣層隔開,該絕緣層係於諸 孔之區域内蝕刻,而在陽極層内下達陰極層。在含有該等 _極與陰極層之旋轉基片上,該等錐體殼同時分別Μ鉬及 藝石之垂直及陡峭兩度澱積形成。壤擇姓-地移去新澱積之 礬土。相似之作品亦揭兹於美國專利第3,75 5,7 04號中。 經濟部中央揉準局印裝 I請先W請背面之注意事項再填寫本页) —線. 第二類係使用單晶材料之方向相依蝕刻,該等材料諸如 矽。該方向相依性蝕刻之原理係儍先建立一材枓之特別结 面。藉著使用單晶材料(具有一罩掩材料所形成之圖樣 ),該等各洵異性地胜'刻區域即將由諸慢蝕刻面所限制, 此等蝕刻面在該材料之基本结晶學形狀之諸明確定義邊緣 及點處相交。蝕刻、材料及方向性之通當结合可導致很尖 銳之定義點,而可用於場發射極。頒發給史匹(Spindt)等 人之美國專利第3,665,2^1號即為這方法之一例 >其中一 或多個島狀物之蝕刻面罩係置於一單晶材料上方,而隨即 用—蝕刻劑胜刻,.該蝕刻劑建立該材料之某些结晶學平面 ’其速度比其它建立蝕刻外型(由諸慢蝕刻平面所限制) 者(為一棰方向相依性姓刻)較快。當諸慢蝕刻平面會聚 在該面罩中心下方時,形成具有尖銳瑾緣及尖點之多小刻 面幾何型式•其形狀係由胜刻劑、晶體方向,及面罩形狀 所決定。雖然為產生諸極尖之一種常設方法,方向相依之 甲 4(210X297 公沒) 經濟部中央揉準局印?<· _〇4_^_ 五、發明說明(5 ) V. 一 各異性蚰刻亦可藉著使這些尖銳棰尖變鈍(或減少該陰極 極尖之半徑h而有一嚴重影堪,因而減少其成為埸發射薛 之有效性,如凱德(Cade),N . A.等人在“'場發射装置之尖 端结構之濕式蝕刻”所討論者,該凱德文件係在IEEE電子 裝置會報第"3 6冊11號2709 - 2714頁( 1989年11月)。 第三類係使用各向同性蝕刻形成該结構。各向同性蝕刻 係於所有方向上均勻地蝕刻。當覆以面罩時,該面罩邊緣 爱成一弧之中點,而在該罩掩材料下方顯JU典型各向同性 · ·, * 之胜刻輪廊。該弧之半徑等於蝕刻深度。環綾一孤立罩式 島狀物之蝕刻允許該蝕刻輪廊收斂在該面罩之中心上,而 留下該未蝕刻材料之一尖銳極尖,並可用做一個場發射體 這類型之一涸例子係列舉於頒給須吉歐富给斯(Shi geo FuKase)等人之美國專莉第3,9 9 8,6 78號中。使用島狀物材 料作一射極材料之面罩*而該等島狀物為一石版印刷形成 及防蝕刻材料。用一各向同性胜刻劑蝕刻該射極材料* K 形成一種各向同性之蝕刻外形(為圓形之垂直輪廊,具有 由該邊緣在該抗體下方延'伸之半徑)。當該蝕刻外形在該 面罩中心下方由所有側面會聚時,產生一尖點或樓尖。 第四類使用氧化嬅程來形成VMD 。氧化過程係藉著氧化 該射棰材料而形成一極尖。在氧化面罩下方之氧化輪廊實 際上與在面罩下之各向同性蝕刻輪廊完全相同,而且如在 一圓形面罩下收斂之輪廊,形成相同之極尖结構.。當除去 已氧化之材料時,未氧化之極尖可當作一個場發射極。頒 給史密斯等人之美國專利第3, 970,887號例舉這氧化過程 (請先《讀背面之注意事項再琪寫本頁) _装. •打. …•線. 甲4(210X 297公发) 2〇93〇^ A 6 B6 五、發明説明(6) 經濟部中央橾準局印裂 。使用一電子發射材料之基片,諸如矽c 一種熱增長氧化 i. i · r 物層於該基片上增長,而随即Μ石版印刷術形成及蝕刻,. . Μ產生一或多涸二氧化矽島吠物。·在先,前形成氧化物之島 狀物用來大為阻礙其下方矽之氧化,期間,即再氧化·該基Η 。结果之氧化輪屝非常相似於該各向同性蝕刻輪屝,並同 樣地收斂於該等島狀物下方,而在該矽内留下一尖點輪廊 / ,且藉著移去該氧化物即可曝S該矽。可使用其它罩掩材 料(諸如氮化矽),Μ便同樣地阻..礙其化及產生所要之 尖點輪廊.。. 第五類係蝕刻一槽坑,該槽坑在一可伸展材料内為該所 要尖點形狀之相反形狀,並用做該射掻材料之鑄棋,且隨 即藉牲刻移去。頒給格霤(Gray)等人之美國專利第 - 4,307,507號例舉這技術之一有限具體實例。在一罩掩材 料内之諸孔洞係石版印刷地形成在一單晶矽片上。經由該 等面罩孔蝕刻方向相依性基片· Μ形成胜刻榷坑,該等槽 坑與所要尖點形狀相反。.除去該面罩,且Κ 一層發射材料 沉積在充滿該等推坑表面之上方。«即胜刻該矽横,並將 它與該等榷坑之尖點複製品鬆開,而該等榷坑之尖點可用 做埸發射體。 所有上面所提及之射極成形技術皆有數種限制。方向相 依性蝕刻需使用單晶射極材料之基片。它們大部分需要由 該射極材料製成或覆Μ該射極材料之基片。它們大部分先 形成射槿,這使隨後諸電極層及真空空間(具完全機能之 VMD所需)之製造變得複雜。 f請先聞讀背面之::χ意事項再填荈本頁) ’装· .線· 甲 4 (210X297 公沒) __2^ 209304 A 6 B6 經濟部中央搮準局印製 五、發明說明(7 j » ·· 有時所使用之方法或特殊處理方法不會產生夠小半徑之 埸發射極尖《此技S包括一些方法,藉著迨些方法,可使 該極尖變尖銳,以進一步減少這半徑。在一甘比西( v » Campisi)等人之文件中,標題為“使用方向相依性.胜刻K 微型製造冥空積體電路之埸發射裝置”,Mat. Res. S〇c. Symp. Proc.第76冊67- 72頁(1987年),報告矽極尖之銳 化,此銳化係藉著以一種各向同性胜刻將它們埋慢地蝕刻 。另一標题為“在里佛摩爾(Livermore!•.小型真空管設計 上之一種改進紀事”文件,係由W.J·歐維斯(〇「vis)等人 在第89屆國際電子器件會議(IEDM)之529 - 531頁(1989年 )所提出者,它們報告諸矽極尖之銳化,這係藉著將它們 氧化,並且隨即蝕刻這氧化物。美國專利第3,921 , 02$ 號掲茈一種新奇方法*該方法在一圓錐形或角錐形場發射 極之極尖提供多個棰尖或尖頭。 在技貉上已描述製造二或三.個電極VMD结構之各種方法 。如同一®例子:一文件之檷題為“在里佛摩爾( Liver more)小型真空管設'計上之一棰改進報告” ,·係由歐 維斯(0「vis)等人在IEDM第529 - 531頁(1989年)所提出者 •該文件描述一遇.程,.其中使用由方向相依或各向同性蝕 刻所形成之矽製射極。石版印刷形成之摻雜多晶矽陽極及 柵極層皆與射極分開,而且K低密«之玻瑀層分開。 現在,可能如巴斯塔(Busta) H . Η .等人在“源自覆鎢之 矽製维體之埸發射”所例舉者,該文件在IEEE電子裝置會 報第36冊11號2679 - 2685頁(1989年11月),係在這些陰極 (請先閲讀卄面之注意事項再填其本頁) .装* •訂· •線. 甲 4 (210X297 公.餐) 209304 A 6 B6 經濟部中央棣準局印裝 五、發明説明(8) I * 極尖或睦體上使用覆層或鍍層,以提高或改良該陰極極尖 之特性_。 l 1 ' 在VMD之發展領域中,此技g亦已開始指出如何使埴些 埸發射陰掻與提取陽掻可以在一實際懕用中使用/諸如在 -種顯示應用中。頒給史匹(Spindt)等人之美國專利第 4,857,799號舉例說明:一含有場發射極與提取電極之基 / 片如何連接至一隔離式透明窗口,該窗口含有陽極導體及 螢光條•所有這些専《及螢光條係可Μ用.來形成一彩色顯 示器。在美國專利第3,855,499號中係為使用輿空微電子 型结構之另一利彩色顯示裝置。 這專利亦揭露一種蝕刻方法,該方'法可大為減少一VMD '所不想要之底割(unde「cut),而仍能形成該等橋接结構。 簡言之一棰典型之埸發射VMD係由一尖點式陰極所形 成,並由一控制及/或提取電極所環繞,且指向一陽極表 面。該陰極極尖可能具有一點或一膜片輪廓。製造這些裝 置之主要技術之一是形成該尖銳埸發射(陰極)棰尖,該 , 1 - 極尖最好具有一半徑為10至100nm(nin = 10-10米)=►最常見 之成形方法包括方向相依性蝕刻,各向同性蝕刻,及熱氧 化作用。 4 .發明粧詒苻搏的 在一觀點上,本發明係揭露一種Μ少製造一個積賭真空 微電子裝置之方法*該方法包括各步驟為: a)在一基片内至少提供一個孔洞,該基片至少具有一導 電材料; (請先閱請卄面之注意事項再瑱寫本頁) •裝· •訂. .線· -10- 甲 4 (210X297 公廣) 2〇^04 五、發明説明(9 ) A 6 B6 ,.子 分分霣 部 部 射· 1 一發· 之之能 洞:端.下 該丨尖響 滿該'脣 填滿t 料填埸 材少鬈 之至一 端且在 尖並料 一, 材 成料層 形材該 以層而 足 一 丨 了積尖 用澱極 少少 一 至至成 b)c)形 Μ 走 移 之 料 材 之 面 下 端 尖 該 在 助 幫 Κ 洞 凹 1 供 提 少 至 及 材一 射之 發} 子内 電片 該基 霣該 曝;在 少-(· 至料 便材 以電 •等 料該 材少 之至 面及 下’ 端分 尖部 該一 去之 移尖 e).極 料 賭 横 個 ο 1 置造 装製 子少 電至 微種 空一 真萏 體揭 is-明 個發 一 本 少, 至下 成點 胗觀 此個 藉一 , 另 分在 部 {熗先閱讀卄面之注意事項再填荈本頁} V,MD之方法*該方法包括各步驟為: a) 在一基片中至少提.供一孔洞; b) 至少澱積一涵緣材料且填滿該孔洞,以形成一尖端; c) 至少狠積一層材料,也且至少填滿該尖端之一部分, K形成一極尖·而該層材料在一霣埸之影響下能發射電子 ; - d) 至少提供一凹洞,以幫助在該尖端下面之材料之移去 ;及 e) 纆由該凹洞移'去洞内所有材料*且至少曝兹該霣子發 射材料極尖之一部分,及至少該導電材料(在該基片内) 之一部分,藉此形成至少一個積體真空微電子裝置。 經濟部中央揉準局印焚 . 仍為本發明之另一觀點,係掲露一棰積體VMD ,該VMD 包括一具有場發射極尖之電子發射材料,及至少=靥通入 艙室之凹洞*其中該場發射極尖面對一賜極•該隈極係在 甲 4 (210X297 公爱) A 6 B6 〇93〇4 五、發明說明(10) I — ' 該艙室内,而且至少用—材料隔離。 本發明之樓·體VMD可能亦具有至少一個射槿極尖,該極 尖與另一極尖·係電子絕緣,或具有至少一'個能霣子連接至 \ 另一電子姐件之極尖。同理,該陽極可能是一電子·顯示裝 置之一部分,或者該裝置本身可能是電子顯示装置中所使 用之一姐件。 •一個產品亦可由本發明之任何處理方法所製成。 本發明之一個標的是製造一或多個VMD_.·包括一埸發射 ..·, * ·* 極極尖,該棰尖在一控制霣極(柵極)内側與一電子收集電 極(陽極)排成一宜線,且位於直徑之相對兩端。 另一標的是修改該基本處理方法,K產生較簡單之二極 t '賴结構•而不需有柵極结構來擔任工作。 仍為另一標的者是加上附加之柵極结構,K形成較複雜 之裝置,諸如四搔SS (兩個柵極)、五極體(三個柵極) 0 * 又為另一檷的者是藉者使用一種新奇之兩步驟蝕刻順序 * - ,以限制本方法之未有生產價值的底割。 又仍為本發明之另一標的是至少互相連接一 VMD装置至 該等積雅霣路。 又為本發明之另一標的是至少互相連接一 VMD裝置至另 -電子裝置。 本發明之諸標的可使用一種新穎之製造方法而達成,其 中一絕緣體在一孔内之保角式澱積產生一個對稱名尖_端, 該尖端可用做一鑄横,以形成一點式或尖銳之埸發射極尖 -12- 甲 4(210X297 公尨) f請先聞讀背面之注意事項再填"本頁) •装. .打· 線· A 6 B6 2,09¾°4 五、發明說明(11) 。既然只允許該尖端形成該實體孔洞,該孔洞可由任何锞 i - 定材料造成=包括層狀交替堆疊之導體及絕緣體,它們可 • - 像最終裝置之各電極般作用。兩假電極、(射極與隈學)形 成一個簡單之二極髖,而三個,四、個,及五個電棰’可能分 別形成(比如)一個三極體、四極體,及五極體。再者,既 然該尖端在該孔洞中心内自己排成一直線•它亦與這些電 極之中心排成一直線。藉著用一材料或一電子發射材料填. 滿該尖端即可完成基本之裝置结構.,而歲材料在一電埸之 影響下能.發射.出電子。在該.電子發射材料内所產生之出入 孔洞,允許該尖端成形層之絕緣體由該孔洞及該射棰材料 下面移去,因而形成一個空間,並釋放該射極(場發射陰 極)之尖銳極尖(係由該尖端所鏞成者)。 本方法未受限於任何發射體、導體、或絕緣體材料之特 定姐合。本方法可輕易地與許多不同材料及材料组合一起 使用。 該尖端絕緣材料之移去、乃產生.一勻稱之射極極尖,導致 材料由該射極下方移去* Μ釋放該極尖並箱要使用(比 如)一棰各向同性蝕刻。單獨使用各向同性胜刻可能產生 過度未有生產價值之底割。這未具生產價值之底割用來使 结構赛弱及佔據不需要之空間。為能剔除這項限制,乃使 用一棰新穎之兩步驟牲刻古法,以便將這未具生產價值之 底割減至最少。在這方法中,製成兩個出入孔洞,它們各 經 濟 在該射極電橋之每一側,而該電橋跨遇該真空空茼。―這些 J 出入孔洞故意重叠該真空空間之孔洞。這些出入孔洞進一 兴 搮 準 印 裝 __-13-_ 甲 4(210X 297 公沒) (請先聞讀背面之注意事項再填駕本頁) •笟. .訂· 2〇93〇4 A 6 B6 經濟部中央抹準局印裂 五' 發明說明(12 步允許該尖端絕緣Η蝕刻劑騰空該真空空間。用—種電抗 離子蝕刻(R e a c t i ν e I ο η E t c h,下文簡稱R Ί Ε:)來選擇性蝕 刻該絕緣膀,並直接蝕刻至該真空空間孔/洞之底部,而沒 1 有底割。fig即用一種選擇性各向同性蝕刻(濕式或.電漿式 ),以便由電橋下方移去該絕緣體區段,因而釋放該射棰 極尖與產生該真空空間之開口或形成一個艙室。在其它已 «露之絕緣體邊緣所導致之底割係限於一數虽,該數量等 於該區段厚度之一半,此因它係由兩側開飴蝕刻。 - * · 因為諸®極係由簡單之等體所製成,藉著使用相同多曆 及在諸絕緣體中垂直穿過之管道,即可完成装置之互相連 接。這消除額外之接線層,而且藉著減少装置接觸諸孔口 >之平均數目,大為簡化整個製造,回復時間,及裝置面積 〇 ’ 亦易於製造被動裝置。例如,可越過垂直之絕緣層製造 該等電容器,甚至允許諸層垂直地電容耦合(亦即由一装 置之平板至另一柵極層),而且亦可用榷溝技術將電容器 集成在基片内。金屬氧化'物之使用為電阻器元件之一優良 例子,而且它亦可能形成於各垂直導S層之間,或當作分 隔元件。 當本發明藉著參考下列之詳綑描述(並與所附諸圖面一 起考盧)而變得更好瞭解時,諸項附加之利益及特點將變 得明顯。 5 .臑而筋沭 吾人相信本發明之各項特點為新穎的,而且本發明諸元 t請先閱讀背面之注意事項再填珥本頁) k. .打· -線· _ -14- 甲 4(210X297 公沒) 2093°4 五、發明説明(i3 ,· 經濟部中央橾準局印¾ 件之特.徴係特別呈獻於所附申請專利範圍中。各圖面僅做 ^ ...- 為舉例說明之用,而非照比例绻畫。但此發明本身,不論 一 · 在其组雄及探作方法上,可能皆JW參考該詳细描述(它附. 皤著所附各圃面)而可獲得最佳瞭'解.其中: ' 圖1A為VHD底面之一横截面圖,該VMD具有一在絕緣基 Η上方之導電層。 圖1Β為另一具體賁例之VMD底面之横截面圖,該VMD具 有一導電層,Μ及在一導電基片土方之ϋ體層。 圖2指出圖1 Α底面之横截面視圖,而具.有一覆於其上方 之柵極絕緣體及一棚極導體 .'圖3·為蝕刻一部分VMD结構之横截面視圖。 圖4為一横截面視圖.,指出一尖端成形材料之澱稹。· 圖5為一横剖視圖,指出一電子發射材料之澱積。 圖6為一横剖視圖,指出穿過該霄子發射材科之出入孔 洞。 圖7A為一已完成VMD三棰雅之横剖視圖,係為一棰各向 同性蝕刻之结果。 圖7B為一VMD三極體之横截面圖,係為一種各向異性蝕 刻之结果。 圔8為一已完成VMD三棰體之横剖視圖,係為圖7 B结構 之一種各向同性蝕刻之结果。 圖9A為根據本發明教旨所製VHD二極體之横剖面圖。 圖9B為根據本發明教旨所製VMD二極If之另一真膀實例 之横剖面圖。 -15- 一請先ΚΙ讀背面之注意事項再填寫本頁) k. 甲 4(210X 297公爱) A 6 B6 209¾°4 五、發明說明(14 ) I * 圖9C為)根據本發明教旨所製一VMD二極體又為另一具體 s例之横剖由圖。 ' - 圖9D係根據本發明教旨所製VMD二極ST仍又馬具髀實 例之横剖視圖。 、 圖10係根據本發明教旨所製五極體VMD (已完成)之横剖 視圖。 6.·發明之詳钿椹诚 本發明敍述一種異常新奇之技術及结構.,用Μ集成製造 —或多個積體VMD 。 製造該積體VMD諸主要要素之一是該尖端(CUSP)之使用 該尖端係藉著在一圓洞中用保角式澱積所形成。其它對稱 / '之孔洞形狀亦將導致一個單點式尖端,但一饀圓形孔洞將 產生一個最佳之尖端。 {請先閲讀卄面之注意事項再填寫本页) 成 真所所小徑 製成,有置一半 所 形具装化尖 層。時應為氧極 合尾同好徑或之 化结並最半術要 之做ί尖此刻想 料者刻極,蝕何 材成蝕這^)性任 電製板。U同成· 導所横點 θ 向達 由料這尖on各Κ 能砵將極10用 , 可合術射至步尖 亦化刻 '個101 極 層或蝕 一 在進該 之狀性生如可.化 製層同產例,銳 所 Μ 向將ί 要而 料尖各,徑需尖 材極用}半是極 ®該使間小若體 導致旦空之但導 由 Κ 1 之要,該 , 空需需量 絰濟部中央橾準局印兑. 重要的是注意到:可在製造步驟中使用許多不同之材料 组合、澱積技術(噴射,化學氣相澱積、電鍍等)、及胜 刻技術(濕式、乾式,離子式等)或加成圖案成形技術。 -1 6 - 甲 4(210X 297公沒) ^〇θ^4 五、發明說明(15 ) A 6 B6 經濟部中央揉準局印裝 另一種垂直集成之方法是整個装置層姐(一層在另一層 之上方)之i叠。因為這些裝置並不依賴於#殊材料,諸 〆 ♦ 如單晶矽,這些裝置層姐亦可集成在其>它技術(諸@半導 體及多層陶瓷包装)之頂部上。· VMD结構及製造方法之詳细描述(如以下所述),業已 藉著使用數棰預先定義及命名之製程順序或定義(已反複 地加上附註者)加以舉例說明。 此處所用名辭“ VMD” 或真空微電子ϋ,不僅指一種 二掻體·.而亦.指一種用本方.法製成之三極器、四極體、五 掻膀或任何其它裝置,包括它們之互相a接。基本上,一 f VMD是任何具有至少一尖銳射極(陰棰)極尖、及一集 極(陽極)之裝置*該集極具有一隔開該射極之絕緣體> 而且由該射極至該集極最好具有一棰電子之直接傳送。 名辭“石版印刷設定(lithographically defined)”意 指下列處理步驟之一種製程順序。第一,在所Μ心之表面 溅積一罩掩層,該罩掩層、在陽性或陰性感測上對一些光化 學輻射型式敏感*例如光、電子束、及/或X射碎。第二 ,將這層具圖案地暍茲於逋當之光化學輻射,而且可加Κ 冲洗,Κ便選擇性地移去該罩掩層及以所要圓系曝露在下 面之表面。第三•蝕刻已曝荛之表面,Μ便如所需要地移 去全部或部分在下面之材料。第四,移去該罩掩層之刺餘 地區。 · _ ' ' 另外一種選擇是:名辭“石版印刷設定”可意指ST事“ 舉升處理(liftoff process)”。如在先前描述方法中所產 (請先閱讀卄面之注意事項再填駕本瓦) •訂* •線, ____-17- 甲 4 (210X297;尨) 2〇93〇4 A 6 B6 五、發明説明(16 ) I * {請先閏讀背面之注意事項再填寫本頁) 生者,在'一材料層内要產生同樣所需之圖荼。這方法係開 始於接收該所·要圖案式材料層之表面。第一\,:在該表面上 澱稹一罩掩層_*該罩掩層在陽性或陰性感~測上對一些光化 學輻射敏感,例如光、電子束、及/或X射線。第二',將 » · 這層具圄案地曝兹於適當之光化學輻射,而且可加K冲洗 ,以便選擇性地移去該罩掩層及K圖案曝21在下面之表面 / /該表面係吾人所意欲保留之材科層。Μ此一方式控制該 澱積、曝光,及冲洗製程:即刺餘面罩画像之諸邊緣具有 一種陰性或底割外形。第三,所要之材料係藉著一列可見 之澱積製程(諸如蒸發),沉積在該開口及面罩覆蓋區上 方。最後,例如藉著溶解作用移去該'面罩材料•而且釋放 >任何位於該面罩上方之材料* W及能洗去該等材料。 名辭**導電材料”或“導體層”或“導電基片”意指任 何不同種類之電子導《材料。典型之例子包括鉬、鋳、組 、铼、鉑、金、銀、鋁、飼、錦、嫌、鉻、钛、锆、與铪 、含有兩種或多種此等元素之合金或固態溶液、摻雜及未 接雜之半導體(諸如矽、緒)、或那些通常已知為III-V 族之化合物、及非半導體性化合物·諸如各種氮彳b物、硼 化物、钃化物(例如六晒化緬),與一些氧化物(例如鍚 *銀•絪錫之氧化物)。 經濟部中央揉準局印裝 名辭“絕緣材料”或“絕緣髓層”或“絕緣基片”意指 各廣泛種類之霣子絕緣體材料,尤其是玻璃及陶瓷。典型 之例子包括諸如一金鋼石型式之碳(结晶狀或非曼體_狀) 、單晶化合物(諸如藍寶石、玻璃)及多晶或非晶體化合 -18- 甲 4 (210X297 公沒) 9〇93Qt^_ Be 五、發明說明(17 ) 氟或_ 意 之土 ” 鎂礬·枓 與如:材 钙諸 極 些:ί 射 、陶-或 物與' ” 化,.層 氧} 極 之物 射 鈽化 ~ 與氮 或 鎂與 ” -物 料 鋁化 材 、碳 射 矽之 發 些"矽。子: 1 些}電 如· 一瓷〃 諸,陶辭 丨物璃名 物化玻 雉濟部中央揉準局印裝 指任何能在一罨埸之影響下發射電子之材料。典型之例子 包括任何電子導體,諸如上面所列之各舉例*與稀土族元 素之硼化物,而固態溶液包括:1)—稀土族或一《I土族( 諸如鈣、思、或鋇)之砸化物*與2) -- 1Ϊ k金靨(諸如給 或锆)之硼化物。該射極材料可以是一種單層狀·一合成 狀或多層狀结構。一種多層狀射極之例子可能包括(加上 下列諸項中之一項或多項)一工作楗能提高層、一強烈發 射《層、一防唄射層,一高性能導霣層、一導熱層、一實 體強化層或一堅挺層。這多層混合物可能包括發射體與非 發射體材料,這些材料皆每一起協力作'用,Μ便最佳化該 發射體之性能。在巴斯塔(Busta) Η·Η.等人之涯自覆Μ 1¾之矽維體之埸發射”文件中討論本類型之一例,該文件 在IEEE電子裝置會報第36冊11號之2679 - 2685頁(1989年 11月)*該文指出在這些陰極極尖或維體上使用覆層或鍍 層,Μ提高或改進該陰S極尖之特性。 這覆靥或鍍層亦可用在一些狀I兄中,造些狀況是指吾人 不能形成所要極尖结構或難以形成所要極尖结構(對該陰 極發射體而言)處。 名辭“澱積的”意指任何層狀成形之方法,該方賞對遍 及半導體工業所通常利用之材料是合通的。一或多個下列 ___-19-_ 甲 4 (210X297 公沒) 請先閱讀背面之注意事項再填寫本页) •装· •打. A 6 B6 五、發明說明(18) I * ~ “ 澱積技術之例子係可與先前提及之諸材料一起使用,諸如 唄射,化學蒸氣豭積、電鍍或化學镀、氧化作用、蒸發、 昇華作用、霉·漿澱憒、電鍍(anodizatiorr)、·限極澱積、 分子束澱積或光澱積。 、' η % 名辭“極:尖”(此處所用者)不僅意指一尖點狀突出部 分,也指一膜片(blade)。有時使用異於尖點式之埸發射 / 體形狀,諸如膜片。膜片係以相同之方法形成,除了其孔 洞為一窄長形區段外。該膜片之尖銳邊寧_之形狀可以是埭 性的或圓的或一線性區段或一曲線區段。 該孔洞最後用Μ由該尖端成形材料形成該尖端,而藉著 選自一族群之方法(包括磨削^除、.鑽孔、蝕刻、離子铣 iu或鏞造)可形成該孔洞。亦可使用選自一姐蝕刻技術之 方法蝕刻該孔洞•該姐蝕刻技術包括各向異性蝕刻、離^ 束蝕刻、各向同性蝕刻、軍抗離子蝕刻、電漿蝕刻或湄式 蝕刻。該孔洞可能具有一種外形,即該孔洞之各尺寸與其 深度是一定不變的,或是該孔洞之各尺寸可能阐深度而變 化。 . . 最好保角式地澱積該尖端成形材料。該尖端成形材料可 能是一種絕緣材料或可能由多層材料構成。 經濟部中央揉準局印焚 請先閱讀背面之注意事Jfi再填寫本頁) •訂· -綵· 形成該出入乳洞以便由該電子發射體極尖下面移去該材 料’而該出入孔洞可能係由一選自一姐方法(包括切除、 鑕孔、蝕刻或離子銑削)之製程所形成。亦可能使用選自 一组牲刻技術之方法來蝕刻該出入孔洞,該姐蝕刻技術包 括各向異性姓刻、離子束牲刻、各向同性蝕刻,電抗離子 -20- 甲 4(210X297 公沒) A6 B6 r^〇9^4 五、發明説明(19 ) * 触刻、電漿蝕刻或濕式拄刻。同理,在該尖端下面之材料 亦可能用一方法移去,該方法選自該姐包括溶解或蝕刻之 方法。 、 \ , 該基片可能是一絕緣體,而且當作相鄰電子结構間之絕 緣作用之一部分。絕緣基片在最小化寄生電容上特別有用 ,而可依次大量改良装置之頻率響應。透明之絕緣基片在 顯示器應用上特別有用,在此該基片亦可用做顯示窗,而 於該顯示窗上可將先發射结嫌及控制電路-集成在一起。 該基片可能係由一導電材料製成。一等霣基片可能當做 該有效用结構之一部分*該结構諸如一種共陽極(平板) 或一種共偏壓専體。一導電基>1亦可與該等電子裝置絕緣 ·:此係藉著簡單地加上一絕緣曆。 該基片不論是由一導電材料或一絕緣材料製成*主要係 當作一個實體支撐物,用Μ支撐後來之機能層及處理過程 〇 . * 圖1Α與1Β舉例說明装置之底部结構。若欲在一絕緣基片 10上形成該VMD ,則直接'在該絕緣基片10上放置一導電陽 極層或薄膜13,如圃U所示。該絕緣基片10可能Μ二氧化 矽材料製成,但亦可使用早先所討論之其它材料。對該陽 極13而言,摻雜多晶矽是一棰典型之材料,但亦可能使用 別處所討論之其它導電材抖。 當一導電基片係用做一個共陽極、或是一種己摻雜之半 - · 等體材料時,可直接使用那基片,而該材料具有由霄子偏 移Ρ - Ν接面所形成之任何遘當隔離。若一非半導體之等 -21- 甲 4(210X297公沒) {讣先聞讀背面之注意事項再填辉本百) •St. .打. 經濟部中央揉準局印ΐι Α6 Β6
經濟部中央揉準局印U 五、發明説明() I « 電基片〔'或一已摻雜之半導賭基片,但沒有P - N接面) 意欲與諸電子,裝置隔離,則放置一絕緣層,/且隨後放置一 陽極導電層。 - 若意欲在導電基片11上形成一可霣子函緣之VMD.裝置(’ V « 如圖1B所示),則在導電基片11上放置一绝緣層或薄膜12 。皤即在該絕緣體層12上放置一導霣陽極層或薄膜13 (它 可能是已摻雜之多晶矽)。導電基片11之材料可能是一種 矽材。該絕緣層12可K是藉著氧化該基$ μ之矽材而形成 ,或以其它技蕤上習知之方法堆積'形成。其它同樣可用做 導電基片11或絕緣層12之材料,業已於早先加Μ討論。 —旦決定主要基片之结構,如«後.之步驟可能是相同的 、為完成本發明最佳棋式之舉例說明,將使用圔1Α之基片 架構,縱使若使用圖1Β·之基片架構時可能產生相似之装舍 〇 如圔2所示,例如藉著氧化.該已摻雜之多晶矽層13、.或 藉著放置一絕緣之玻璃層,可能在該陽極導霣層13上製造 一柵極絕緣體層15。藉著'早先所討論之任何方法 '可在該 柵極絕緣體15之頂部放置一層柵極導體17。該柵極等體17 之材料可能是已摻雜之多晶矽(比如),但亦可使用別處所 討論之其它材料。 對每一個控制電極结構(在最终主動元件所想要者)重 覆這製程方法:即形成附加之絕緣或導霣材料。. 下一步驟是產生該真空孔洞或空間19,如圖3所示。藉 .一- 著技藝上習知之方法石版印刷地設定及蝕刻該真空空間19 -22- ί請先閱讀背面之注意事項再填寫本頁) _裝· •訂· ’線· 甲 4(210X 297父沒) 經濟部中央揉準局印裂 A 6 B6 五、發明說明(21; I >« 。該蝕刻真空空間19之形狀可以是方形、圓形、椭圓形等 。該牲刻真空空間19之半徑或最大横截面寬度的一半懕小 於諸層缌和之厚度,該諸層係堆積或成形於該陽掻柵極専 體17之上方。各向異性之霣抗離子蝕刻(RIE)是較佳之蝕 刻方法,但·亦可能使用其它技轻上習知之方法。垂直或近 乎垂直之孔壁具有最小之側向蝕刻。這使得諸電極孔洞保 持小而一致,且亦將該裝置所佔據之整個區域減至最小。 這項操作造成諸孔洞穿過所有控制霣極之.導體與絕緣體層 ,而且最後將對每一個VMD提供該等真空空間。穿過該柵 極等電層17及該柵極絕緣體層15道續蝕刻,直到至少曝S 出該陽極層13之一部分。該真空空間19不需從頭至尾地延 至該導霣材料或陽極13之頂部表面,而若有任何柵極材 料或絕緣體15之殘餘材料,將在隨後之輿空空間蝕刻中蝕 刻清除。應注意者是所用底層或基片懕有足夠厚度,以使 該孔洞或真空空間1 9能正確構成。 如圖4所示|保角形地放置一具有充分厚度之絕緣層21 ,以便封閉圖3之蝕刻真空空間19,並且形成一個尖端23 。為舉例說明故,該絕緣層21係為二氧化矽材料。該絕緣 層21此如可藉著保角形之化學蒸氣澱積(CVD)方法而形成 。典型上,吾人使用保角形之CVDjg稹,但其它方法(諸 如陽極處理)及邊際保角形方法(_如噴射),亦可產生 可接受之结果。持續沉積,直到側壁覆層聚合及封閉該真 空空間孔洞19。這種聚合形成該對稱尖端23,而在底部形 成一很尖銳之聚合點,該聚合點自行與該真空空間孔洞19 __-23- 甲4(210X 297公沒) (請先閱讀背面之注意事項再填寫本頁) •裝· •線. 五、發明説明(22) A 6 B6 經 濟 部 中 央 揉 準 局 印 装 之中心排成一直線。 藉著任何方法沉積一電子發射層或材料2 5m.而將使該材 料填滿該尖端23。如國5所示,可能藉著GVD 、蒸發、昇. 華、唄射、電抗沉積或電鍍完成這種沉镇。在該装_置.之搡’ 作期間•該電子發射層25作用似一陰極,而該銳利i尖27 作用似該陰極發射體。此如可能藉用已接雜之多晶矽或筠 來·形成該鼋子放射材料25,但亦可能使用別處所討論之其 它材料。 一- 現在石版印刷該發射鸦層25,使《具‘W —或多個出入孔 洞29與30之特徽,並曝S出該絕緣體層21,如圖6所示。 每個裝置具有二或多個孔洞是吾宜的.,以便改良蝕刻通路 \而且控制底割(如同將於K下解釋者)。定位該等出人 孔洞· K便重疊該真空空間孔洞19,但部份地不與該尖g 23重叠。 現在選擇性地完全蝕刻該絕.緣《層21*使它離開該真.空 空間19,而原封不動地留下導電層25、17與13。這留下一 發射體層25之橋狀物37 ('電橋),該橋狀物跨越於該新產 生之真空空間或孔洞或艙室39上•而支撐該銳利發射體極 尖27,且位於該已曝露陽極13之上方。該項選擇性蝕刻亦 可蝕刻柵極絕緣體15,而不損及該已完成之裝置。該選擇 性蝕刻亦可Μ是單一步驟之各向同性(濕式或電漿)蝕刻 ,而將導致一完成之装置45,如画7Α所示。 圖7 Α之裝置45是一種機能上可接受之三極體装置*而該 發射體極尖2 7與棚極電極17自行排成一直線,而且i接相 -2 4 - <請先閏讀背面之注意事項再填寫本页) .裝· •訂· 線· 甲 4(210X 297公沒) 辦钟4 Λ6 _____ B6 五、發明說明(23 ) < > 對著陽_13。但它的確展示出極度未具機能之底割40,此 底割不僅使裝置之结構變弱,亦加大該装置及嚴重影響電 路之密度。· - —種兩步驟之蝕刻方法將這些不需要之屬性減至最小。 如圖7B所示,首先用一選擇性各向異性蝕刻來蝕刻層21, 直至該真空孔洞19之底部,而沒有底割。這是可能的,因 〆 為該等出入孔洞29與30重ft該真空空間或孔洞19。當在橋 狀物37每一側各使用一個出入孔洞29與2CL時,這將在該發 射體橋狀物37之下僅留下一薄隔片或網膜31。隨即由該橋 狀物37之下,使用一種選擇式各向同性蝕刻(濕式或電漿 )將該絕緣體隔片31移去,Κ釋放該尖銳之發射體極尖27 > · >,而完全該真空空間或艙室39之孔口,如圖8所示。其最 终之底割4Γ(在其它已曝茈之絕緣體邊蝝上),係限制在 等於該隔片31厚度之一半大小,此因它是由兩倒開姶蝕刻 。其结果之修整裝置50示於圖8中。 必須切記圖7Β所示之出人孔洞29與30係在兩個面積内, 而使用隔絕之孔洞來完成該牲刻,Κ產生出入孔洞29及30 ,且因此該隔片31及橋狀物37分別仍為該絕緣層21及該導 電層25之一部分。. . 除去在橋狀物37下之材料,通·常為所做之最後操作* Μ 便將那空間之污損減至最小’或者邂免由那受限區域除去 未來處理材料之問題。 經濟部中央揉準局印裝 {請先聞讀背面之注意事項再填寫本頁) •打· •線· 通常可控制由該尖端23所模造之尖銳發射體極歩27,以 便具有所要之小半徑極尖,而不需進一步處理。然而若想 -25- 甲 4(210Χ 297公沒) 經滴部今决梯準局印奴 Λ5 Β6 五、發明説明(24 ) 要一較小之極尖半徑,或者若多棰合宜材料之一特定姐合
V I 、多項製程i術、及/或製造條件產生一較大之極尖半徑 ♦ - · · (比所要者為大),則可銳化該極尖。、吾人可完成這項銳. 化(即減少該極尖半徑),例如r藉用一棰各向同'性牲刻 緩慢牲刻該極尖,或在除去該氧化物層後阐之氧化該極尖 0 上面產生三極體VMD 45或50之製程,可輕易地加以改裝. ,以形成其它架構。在下列諸例之各圔1_中,將舉例說明 由孔洞19移去層21所用之兩步驟蝕刻製程.,Μ便產生真空 空間39·如同產生三極體裝置5 0所使用者。 ,圈9Α、9Β、9C與9D舉例說明根據本發明教旨所製二極膀 之若干具體$例。二極.體製程順序之一例是經由柵極絕緣 體15之基本三極體製程順序所開始。剔除該捆極導體層17 。在常態下可能產生三極舍50之其餘製程步驟,現將產生 VMD二極體60,如圖9Α所示。真空空間孔洞19之虛線邊界 可能是堅實的(若保角層.21之選擇性牲刻未接觸層15), 或可能如所示地失去(若層15接觸,該選擇性蝕刻製程) 0 圖9Β指出一種二極雅结構之最簡單型式,該结構係可藉 著胜刻一真空孔洞79,Μ便直接進入一導霉基底11而製成 (相似於孔洞19)。該層11必須足麵厚,Μ便能形成孔洞 79。其後開始沉積該保角層2 Γ,其通程如先前所討論者。 一旦如圖9Β$例示地完成該製程,將產生一個VMIT二極體 6 5° —26 — 甲 4(210X297 公;«) (請先閲讀背面之注意事項再滇"本页) -¾. -訂· A 6 B6 五、發明説明(25)
I 同理,於圖9C揭S —種二極體结構,該结構可在一絕緣 基底10土產生,該絕緣基底上覆K該陽極層1:3。該層13需 有足夠厚度,K便形成該孔洞79*這與孔-洞19之形成相似 。如早先所討論地繼鏑此製程,而當完k時,其结果是一 * · 棰VMD:二極賭70,如圃9C中所示。 圖9D舉例說明本發明之另一具體實例•其中該絕緣基底 10首先K具有孔洞79為其特色,而且皤即保角式地沉積陽 極導電材料或層86。如同先前所討論者上其基本製程係由 絕緣體層21之保角式沉積開始,而其最终结果是一種VMD 二極體75,如圖9D所例示者。 藉著延伸該基本三棰體之製i,亦可產生較複雜VMD之 / >多變化。這項變化之一例是一種VMD五極體裝置90,如 圖10所示。由基本三棰91製程順序可產生裝置90*此係藉 著經由柵極導體層17之放置從事該項基本三極體裝置順序 ,隨後加上多個步驟:即在柵.極導體17上放置柵棰絕緣》 93,在層93上放置柵極導體靥94,在層94上放萱柵極絕緣 體層95,在層95上放置柵導體層96。在這步驟偽藉著產 生孔洞19來重新開始該項基本三極髁製程。在這案例中, 穿透所有層蝕刻孔洞19,直到曝兹出該導電材料或層13之 上表面。若由這點從事該項基本三極體製程頓序(常態下 可能產生裝置50),將差生五掻體裝置90。 經濟部中央橾準局印裝 <請先聞讀背面之注意事項再填寫本页} 上面所述用K產生VMD之絕緣體及導體層,亦可用Μ立 雅地隔離及互相連接多個電子裝置或姐件,而且在製造該 等装置時,同時集成這些裝置之電路。這未加以舉例說明 -27- 甲 4(210X297 公沒) 咖*1 A 6 B6 五、發明說明(26j •但可用石版印刷華製每一導電及絕緣層來達成,此係在 =. 1… 放置該層後及繼續進行至下一步驟之前。在想要隔離處除 一 去等體材料•而且形成島狀物及路徑•似便在不同装置之· 間、在諸装置與管道之間,及在不‘同管道之間形成’互相連 接。絕緣體層可形成具有一管道開口之圖案,以通至其下 ¥之導電層。可能藉著形成一雙端摞栓(係用若干傳统方 法所形成之導電栓)來製成實際之管道連接,或用下一導· 轚®之直接敷層澱積來填滿該管道連接二·因此络由該结構 建立垂直之互相埋接路徑。. 在製成出入孔洞29與30之同特,亦可在發射體層次上製 成任何互相埋接之臞案•但因為當牲刻該真空空間時亦將· 蝕刻在匾莱下方之絕緣.Η,這些互相連接處之底割代表這 些時點在尺寸上之限制。該兩步驟蝕刻將大為減小道底割 ,就像在該装置本身所做#,但進一步提昇這製程可消除 各處之底割(除了該真空装置區之外)。為了完成這個•使 用一倨單獨或第二個石版印刷步驟,以便特寫任何發射體 靥次之隔離連接處及出入孔洞。第二種石版印刷之製作布 線圃案保護所有互相連接及隔離特色,而且只曝S該等出 入孔洞。随後之真空空間拽刻係使用先前所討論之兩步驟 蝕刻,而且所發生之小最底割係僅限於該真空空間區。 許多絕緣體及導體之姐合亦可能用於所迷製造程序及裝 置结構中。特定之應用可能指定转殊之材料特性,諸如電 阻,介質常3^、熱穩定性、物理強度等,但為了相容,通 常具有三項基本要求。首先,該等材料必須與製造所需之 t請先W讀背面之注意事項再瑱寫本頁) •沃· .訂·
甲 4 (210X297公尨) 叻的04__-^6 五、發明說明(27) I 1· 製程相蓉,而可能在特別之製造領域内限制—些材料之混 合。其次•在相鄹諸層之間必須有足夠之黏著性。第三, 該等材料必須S定,而且不污損該等興空裝置之作業環境 '· > . •這傳统上對高度真空之要求是不過分的。這最後,之要求 是有點開明的.因為一些這等裝置可能可以在上達1大氣 壓或更多之高度游離霣位氣體(諸如氦氣)下搡作。這可 能是因為它們之微觀尺寸提供很小之路徑長度,而且允許 低提取電壓之使用。 _ 雖然已特別描述本發明(與一特定之較佳具體實例一起 )’對精熟此技藝者而言,Μ前述之觀點,明顯地將有許 多不同之選擇、改良及變化。因此吾人意欲在所附申請專 • ' •利範圍涵蓋任何此等不同選擇,改良及變化,而使其落在 本發明之實際範圍及精神內。 一請先閱讀卄面之::i意事項再瑱艿本页) •装· 線· 經濟部中央秣準局印裝 1 291 甲 4(210X 297公沒)

Claims (1)

  1. 六、·申請專利範® r/ Vi:! 補充 B7 C7 D7 一種至少製造一個横體真空微電子裝置(VMD)之方法, . » 包括各步驟如下: ... - ,« a).在一基片内至少提供一個孔洞·該-基片至少具有一 導材料; 一材料充分填滿該孔洞之一部分*以形成一 3 . 4. 經 濟 部 中 央 揉 準 局 印 裝 霄子傅 b) .至少用 儸尖皤 c) .至少放 該尖嫌 影響下 d) .至少提 面之材 e) .除去該 子發射 在該基 子裝置 根據申請專 中該基片至 霣子傅等材 根據申請專 中該基片由 根據申請專 中該多曆結 根據申謅專 中步驟(a) 置(或沉稹)一材料 *以形成一®極尖 能發射子; 曆·而且至少填滿一部分 ,其中該材料在一霣場之 供一個出入孔洞•以便有助於除去該尖鳙下 料;及 尖端下 材料之 片内) Ο 利範臞 少包括 料與該 利範鼸 一多曆 利範圃 構包括 利範·園 之孔洞 面之材料, 槿尖及至少 ,藉此形成 第1項之製 一絕緣靥* 電子放射材 第1項之製 结構姐成。 第3項之製 交錯之涵緣 以便至少曝»—部分該電 一部分該《子傳等材料( 至少一俚該積《真空微《 造一積麵VMD之方法*其 而且其中該嬅緣《隔雕該 料。 造一積《VMD之方法,其 造一積體VMD之方法、•.其 及《子傅導材料靥。 第1項之製造一積》VMD之方法*其 係由一方法所形成,該方法選自一族 {請先聞讀背面之注意事項再填寫本|β〇 肀 4(210X297 公省) 209304 A7 B7 C7 D7 六、.申請專利範面 包括切除、鑽孔、蝕刻、雕子銑削、掘出或棋造之方法 6. 根據申請專利範围 中吾人使用蝕刻技 術選自 刻、® 7. 根據申 一包括各向 抗離子牲刻 謫專利範圃 中該孔洞具有一外 一定(即不«深度 根據申謫專利範圃 中該孔洞具有一外 第1項之製造一積« VMD之方法,其 術蝕刻步驟(a)之孔洞,該等tt刻技 異性蝕刻、雕子束胜刻、各向同性蝕 、電漿牲刻或濕式蝕刻之族群。 第1項之製造一積體VMD之方法•其 形*即該孔洞之諸尺寸與其深度保持 之;&變而改變)。 第1 I之製造一稹MVMD之方法•其 形,即該孔洞之諸尺寸«深度而改變 (請先閑讀背面之注意事項再填寫本页) 9. 10 11 12 13 經 濟 部 中 揉 準 Mi 印 裝 14 根據申 中保角 根據申 中該尖 根據申 中該尖 根據申 中該《 根據申 中該霉 « · * 根據申 中步驟 請專利範匾 式地放置( 請専利範麵 皤成形材料 請専利範蘭 皤成形材料 講専利範園 子放射材料 誧專利範· 子放射材料 誧専利範園 (d)之出入 第1項之製造一積臞VHD之方法•其 或沉積)該尖皤成形材料。 第1項之製造一積黼VMD之方法,其 是一種絕緣材料》 第1項之製造一稹》VMD之方法,其 包括多曆。 第1項之製造一積騙VMD之方法,其 是一單曆材料》 第1項之製造一積腰VMD之方法、,其 是多牖者。 第1項之製造一積鱷VMD之方法,其 孔洞偽由一方法所形成•該方法選自 2 ~ f 4 (210X297公廣) 六 、·申請專利範固 A7 B7 C7 D7 —包括切除、鐵孔、牲刻、掘出或雛子铢削之族群。 • \ 根據申讅專利範圍第1項之製造一積體yM(5之方法,其 中吾人使用蝕刻技術蝕刻步«(d)之出入孔洞*該等蝕 刻技術選自一包括各向異性蝕刻、鐮子束蝕刻、各向同 性蝕刻、電抗離子蝕刻、霣漿触刻或濕式蝕刻之族群。 16. 根據申 中藉著 方法選 17. 根據申 中在放 18. 根據申 中該阻 19. 根據申 中該極 20. 根據申 中該極 緩慢各 21. —種至 請専利 一方法 自包括 請專利 置該罨 請専利 播靥可 請專利 尖覆蓋 講専利 尖係用 向同性 少製造 rm*& 4S9T 两臞苐 除去步 溶解誕 ΛΛβτ ng -tear 两國第 子放射 範園第 選擇性 箱謹第 著一電 範園第 一方法 1項之 驟(e) 鉍刻之1 mj. 材1^之 1T項之 地移去 1項之 子放射 1項之 選擇性 氧化作 製造一積體VHD之方法,其 中在該&蟣之下之材料,該 族群。 製造一積《VMD之方法,其 前先形成一阻播層。 製造一積牖VMD之方法•其 製造一積體VMD之方法•其 材料。 地變尖 «刻或氧化作用之族 一個積體真空微《子 製造一積《VMD之方法,其 •該方法選自一包括 群。 装置(VMD)之方法· (請先閱讀背面之注意窣項再填寫本页) 經 濟 部 中 央 揉 準 局 印 裂 包括各步驟如下: a) .在一基片内至少提供一届孔润 b) .至少放置(或沉積)一絕緣材料 • · * . 形成一届尖·蠕; c) .至少放置(或沉積)一材料層,而且至少填滿一部分 •並且填滿該孔洞K 甲 4(210X297 公;¥) 六 、·中請專利範園 該尖纗 影響下 d) .至少提供一個 面之材料;及 e) .經由該出入孔 A7 B7 Cl D7 ,Μ形成一個極尖,其中該村料在一罨埸之 能發射 霣子; 出入孔洞 2 2 23 24 25 26 經 濟 部 中 央 搮 準 局 印 根據 中該 根據 中該 該等 根據 中該 一塊 孔洞 根據 中該 在放 材料 根據 . · 中該 —絕 洞除去該 少曝霣一部分該霣子發 a出一部分/該罨子傳等 少一儒該積《真 利範園m 21項之 括一導霣材@_。 利範圃第2 1項之 形成至 申請專 基片包 申請専 _ 基片包括一位於一‘‘絕緣材料上方 ,Μ便有助於除去該尖蟠下 孔洞内之所有材料·而且至 射材料之極尖*以及至少曝 材料、< 在該基片内),藉Κ 空微電子装置。 製造一積艚VMD之方法,其 製造一積體VMD之方法,其 之導《材料•而使 (請先閲讀背面之注意事項再填茸本頁) 罨材料厚到足以包含該 申請專利範園第21項之 基片包括用一導《材料 涵緣材料需足夠厚* Μ 至少能曝露一部分該等 申請専利範第21項之 基片包括一厚到足以形 置(或沉積)該步驟(b) 保角式地放置(或沉積) 申讅專利範圓第21項之 基片至少包括兩塊導《 緣材料分開•而且其中 孔洞。 製造一積驩VMD之方法•其 分開之兩塊絕緣材料,其中 便形成該孔洞*而且其中該 «材料。/ 製造一積* VMD之方法•其 成該孔洞之絕緣材料•而且 之辑缘材料前•先將該導電 在該孔洞內。 、. 製造一積鱷VMD之方法•其 材料*該二導霣材料至少用 該孔润穿透一導《材料及一 -4- 甲 4(210X297 公尨) ‘209304 A7 B7 C7 D7 六 '•申請專利範面 絕緣材料· 27. 根據申請專 中該基片包 材料,該二 該孔洞穿透 分該第二塊 28. 根據申請専 中該基片包 並至少暘露一部分該第二塊榘電材枓。 製造一積_ .VMJ)之方法,其 材料•而至-少具有兩塊導霉 導電材料係Μ至少一級緣材料隔两,且其中 絕緣材料,並至少曝》—部 利範園第21項声 括一絕緣之底部 一導《材料及 導電材料 利範園第 括一導霣 具有眾多電子傳導材 Κ一絕緣材料限開, 枓及絕緣材料•而至 21項之 之底部 嵙*使 其$_該 少_ 31 製造一積》VMD之方法,其 材料*而在該基片上進一步 得每一塊電丰傅導材枓皆能 孔涸供穿透所有該等等Φ材 一部分該底部之導《材料。 (請先W讀背面之注意事項再填窩本頁) iS. 濟 * 中 央 揉 準 Jh 装 29. 根據申請專利範圓第21項 中該基片包括在一絕緣之 *而進一步在該基片上方 每一塊電子傅導材料皆能 洞係穿透所有該等等《材 »—部分該底部之等《材 30. —種稹《真空微電子裝置 一傅導材料之隰極曆; 一置於該»槿靥上之中間 且具有至少一形成於其 • . - * 一置於該中間曆上之一霣 層•該陰槿靨具有至少 之製造一稹«VMD之方法•其 底部材料上方之辱《底部材料 具有多僩罨子傅専材枓,使得 Μ —絕緣材料隔開*其中該孔 料及該絕嫌材料•並且至少曝 料。 ,包括: 靥,該中間層包含一絕緣、材料 中之室;以及 子放射材料之陰極層•該陰極 一進入孔導入該室以及至少一 甲 4(210X297 公 #) 03304 A7 B7 C7 D7 六、. 申請專利範面 射尖蟠 謫専利 靥包括 該傳等 請專利 層係多 請専利 尖螓你 請專利 具有一 請専利 之尖鳙 以移開 諝專利 具有一 誧專利 層係為 埸放 31. 根據申 該中間 導層, 32. 根據申 該陰極 33. 根據申 至少該 3_4.根據申 該尖嬙 35. 根據申 陰極層 性地予 36. 根據申 該尖鳙 37. 根據申 該隔極 穿入該室中 範圍第30項 至少兩級緣 蹰遘於作為 範画第30項 曆者。 範園第30項‘ 多靥者。 第二電子| 範園第3〇i 侧上進—步 Μ暘露該尖 範圔第30項 點狀或刀片 範園第30項 以面向該隕極輝° 之積》真突微《子装置,其中 層及一置於該兩絕緣靥間之傳 一控制電極。 之積钃真空微罨子装置,其中 之積》真空微《子装置•其中 之積體真空微_子裝置•其中 射材料之鎪雇。 之積驩真空微霣子装置,於該 包含至少一阻«暦,其係選擇 嫌。 之稹艚真空微霣子_置•其中 狀外形。 之積體真空微霣子装置•其中 電子顯示装置之一磷層之一部份 (請先聞讀背面之注意事項再填薄本一) 經 濟 部 中 央 揉 準 局 印 裴 f 4 (210X297公灃)
TW079110072A 1990-07-18 1990-11-28 TW209304B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US55521490A 1990-07-18 1990-07-18

Publications (1)

Publication Number Publication Date
TW209304B true TW209304B (zh) 1993-07-11

Family

ID=24216427

Family Applications (1)

Application Number Title Priority Date Filing Date
TW079110072A TW209304B (zh) 1990-07-18 1990-11-28

Country Status (10)

Country Link
US (2) US5463269A (zh)
EP (1) EP0544663B1 (zh)
JP (1) JPH0799666B2 (zh)
KR (1) KR950001486B1 (zh)
CN (1) CN1023162C (zh)
AU (1) AU7849391A (zh)
DE (1) DE69027611T2 (zh)
MY (1) MY106893A (zh)
TW (1) TW209304B (zh)
WO (1) WO1992002030A1 (zh)

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1992002030A1 (en) * 1990-07-18 1992-02-06 International Business Machines Corporation Process and structure of an integrated vacuum microelectronic device
US5892323A (en) * 1993-03-08 1999-04-06 International Business Machines Corporation Structure and method of making field emission displays
JPH08507643A (ja) * 1993-03-11 1996-08-13 フェド.コーポレイション エミッタ先端構造体及び該エミッタ先端構造体を備える電界放出装置並びにその製造方法
US5559389A (en) * 1993-09-08 1996-09-24 Silicon Video Corporation Electron-emitting devices having variously constituted electron-emissive elements, including cones or pedestals
US7025892B1 (en) 1993-09-08 2006-04-11 Candescent Technologies Corporation Method for creating gated filament structures for field emission displays
US5462467A (en) * 1993-09-08 1995-10-31 Silicon Video Corporation Fabrication of filamentary field-emission device, including self-aligned gate
US5564959A (en) * 1993-09-08 1996-10-15 Silicon Video Corporation Use of charged-particle tracks in fabricating gated electron-emitting devices
US5841219A (en) * 1993-09-22 1998-11-24 University Of Utah Research Foundation Microminiature thermionic vacuum tube
JP3671429B2 (ja) * 1994-02-22 2005-07-13 ソニー株式会社 画像表示装置および画像表示駆動方法
JP3403827B2 (ja) * 1994-09-19 2003-05-06 株式会社東芝 微少真空管
US5795208A (en) * 1994-10-11 1998-08-18 Yamaha Corporation Manufacture of electron emitter by replica technique
US5599749A (en) * 1994-10-21 1997-02-04 Yamaha Corporation Manufacture of micro electron emitter
US5598056A (en) * 1995-01-31 1997-01-28 Lucent Technologies Inc. Multilayer pillar structure for improved field emission devices
US5578896A (en) * 1995-04-10 1996-11-26 Industrial Technology Research Institute Cold cathode field emission display and method for forming it
US5587628A (en) * 1995-04-21 1996-12-24 Kuo; Huei-Pei Field emitter with a tapered gate for flat panel display
JP2874605B2 (ja) * 1995-07-27 1999-03-24 ヤマハ株式会社 電界放出型素子の製造方法
US5673218A (en) 1996-03-05 1997-09-30 Shepard; Daniel R. Dual-addressed rectifier storage device
DE19609234A1 (de) * 1996-03-09 1997-09-11 Deutsche Telekom Ag Röhrensysteme und Herstellungsverfahren hierzu
US5874039A (en) * 1997-09-22 1999-02-23 Borealis Technical Limited Low work function electrode
US5675972A (en) * 1996-09-25 1997-10-14 Borealis Technical Limited Method and apparatus for vacuum diode-based devices with electride-coated electrodes
US5955828A (en) * 1996-10-16 1999-09-21 University Of Utah Research Foundation Thermionic optical emission device
JPH10289650A (ja) * 1997-04-11 1998-10-27 Sony Corp 電界電子放出素子及びその製造方法並びに電界電子放出型ディスプレイ装置
US6004830A (en) * 1998-02-09 1999-12-21 Advanced Vision Technologies, Inc. Fabrication process for confined electron field emission device
US6083069A (en) * 1998-07-01 2000-07-04 Taiwan Semiconductor Manufacturing Company Method of making a micro vacuum tube with a molded emitter tip
US6956757B2 (en) * 2000-06-22 2005-10-18 Contour Semiconductor, Inc. Low cost high density rectifier matrix memory
CN100533635C (zh) * 2003-07-22 2009-08-26 曳达研究和发展有限公司 电子发射器件
CN100435265C (zh) * 2005-03-16 2008-11-19 毕明光 利用核径迹技术制造场发射真空微电子器件及显示器
JP2007073208A (ja) * 2005-09-05 2007-03-22 Canon Inc 電子放出素子、電子源および画像形成装置の製造方法
US7455958B2 (en) * 2005-09-29 2008-11-25 Motorola, Inc. Method for attaching spacers in an emission display
US7667996B2 (en) * 2006-02-15 2010-02-23 Contour Semiconductor, Inc. Nano-vacuum-tubes and their application in storage devices
US7813157B2 (en) * 2007-10-29 2010-10-12 Contour Semiconductor, Inc. Non-linear conductor memory
US8319344B2 (en) 2008-07-14 2012-11-27 Infineon Technologies Ag Electrical device with protruding contact elements and overhang regions over a cavity
US8325556B2 (en) 2008-10-07 2012-12-04 Contour Semiconductor, Inc. Sequencing decoder circuit
KR20100048610A (ko) 2008-10-31 2010-05-11 삼성전자주식회사 반도체 패키지 및 그 형성 방법
WO2012177900A1 (en) 2011-06-22 2012-12-27 Research Triangle Institute, International Bipolar microelectronic device
CN102320560A (zh) * 2011-09-14 2012-01-18 上海先进半导体制造股份有限公司 Mems器件的薄膜制造方法
ITMI20130897A1 (it) 2013-05-31 2014-12-01 St Microelectronics Srl Dispositivo microelettronico a vuoto integrato e relativo metodo di fabbricazione.
CN107275171B (zh) 2014-03-31 2019-05-03 意法半导体股份有限公司 集成真空微电子结构及其制造方法
US9553209B2 (en) 2014-11-18 2017-01-24 Stmicroelectronics S.R.L. Process for manufacturing a semiconductor device comprising an empty trench structure and semiconductor device manufactured thereby
US9431205B1 (en) * 2015-04-13 2016-08-30 International Business Machines Corporation Fold over emitter and collector field emission transistor
US9754756B2 (en) * 2015-11-23 2017-09-05 Stmicroelectronics S.R.L. Vacuum integrated electronic device and manufacturing process thereof
US10566173B2 (en) * 2017-07-31 2020-02-18 Taiwan Semiconductor Manufacturing Co., Ltd. Nano vacuum tube
CN112103158B (zh) * 2020-08-21 2022-02-25 中国科学院上海微系统与信息技术研究所 一种纳米二极管、其制备方法及其应用
CN114684776B (zh) * 2020-12-30 2024-06-11 上海新微技术研发中心有限公司 Mems热泡打印头加热结构及其制作方法
CN113410110B (zh) * 2021-05-07 2023-08-08 南通职业大学 一种半导体真空二极管

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3453478A (en) * 1966-05-31 1969-07-01 Stanford Research Inst Needle-type electron source
US3497929A (en) * 1966-05-31 1970-03-03 Stanford Research Inst Method of making a needle-type electron source
US3755704A (en) * 1970-02-06 1973-08-28 Stanford Research Inst Field emission cathode structures and devices utilizing such structures
US3665241A (en) * 1970-07-13 1972-05-23 Stanford Research Inst Field ionizer and field emission cathode structures and methods of production
US3753022A (en) * 1971-04-26 1973-08-14 Us Army Miniature, directed, electron-beam source
JPS4889678A (zh) * 1972-02-25 1973-11-22
JPS5325632B2 (zh) * 1973-03-22 1978-07-27
US3970887A (en) * 1974-06-19 1976-07-20 Micro-Bit Corporation Micro-structure field emission electron source
JPS5436828B2 (zh) * 1974-08-16 1979-11-12
US3921022A (en) * 1974-09-03 1975-11-18 Rca Corp Field emitting device and method of making same
US4307507A (en) * 1980-09-10 1981-12-29 The United States Of America As Represented By The Secretary Of The Navy Method of manufacturing a field-emission cathode structure
US4513308A (en) * 1982-09-23 1985-04-23 The United States Of America As Represented By The Secretary Of The Navy p-n Junction controlled field emitter array cathode
NL8400297A (nl) * 1984-02-01 1985-09-02 Philips Nv Halfgeleiderinrichting voor het opwekken van een elektronenbundel.
US4857799A (en) * 1986-07-30 1989-08-15 Sri International Matrix-addressed flat panel display
US4721885A (en) * 1987-02-11 1988-01-26 Sri International Very high speed integrated microelectronic tubes
US5063327A (en) * 1988-07-06 1991-11-05 Coloray Display Corporation Field emission cathode based flat panel display having polyimide spacers
US4889588A (en) * 1989-05-01 1989-12-26 Tegal Corporation Plasma etch isotropy control
US5012153A (en) * 1989-12-22 1991-04-30 Atkinson Gary M Split collector vacuum field effect transistor
US5141459A (en) * 1990-07-18 1992-08-25 International Business Machines Corporation Structures and processes for fabricating field emission cathodes
US5203731A (en) * 1990-07-18 1993-04-20 International Business Machines Corporation Process and structure of an integrated vacuum microelectronic device
WO1992002030A1 (en) * 1990-07-18 1992-02-06 International Business Machines Corporation Process and structure of an integrated vacuum microelectronic device
US5163328A (en) * 1990-08-06 1992-11-17 Colin Electronics Co., Ltd. Miniature pressure sensor and pressure sensor arrays
EP0525763B1 (en) * 1991-08-01 1995-10-25 Texas Instruments Incorporated A method for building a vacuum microelectronics device

Also Published As

Publication number Publication date
EP0544663A1 (en) 1993-06-09
JPH0799666B2 (ja) 1995-10-25
JPH05507579A (ja) 1993-10-28
CN1058294A (zh) 1992-01-29
US5463269A (en) 1995-10-31
EP0544663B1 (en) 1996-06-26
AU7849391A (en) 1992-01-23
DE69027611T2 (de) 1997-01-23
MY106893A (en) 1995-08-30
WO1992002030A1 (en) 1992-02-06
KR950001486B1 (en) 1995-02-25
DE69027611D1 (de) 1996-08-01
US5569973A (en) 1996-10-29
CN1023162C (zh) 1993-12-15

Similar Documents

Publication Publication Date Title
TW209304B (zh)
US5397957A (en) Process and structure of an integrated vacuum microelectronic device
US5141459A (en) Structures and processes for fabricating field emission cathodes
US5334908A (en) Structures and processes for fabricating field emission cathode tips using secondary cusp
US3970887A (en) Micro-structure field emission electron source
TW200805435A (en) Post structure, semiconductor device and light emitting device using the structure, and method for forming the same
CN1372290A (zh) 具有平面发射区和聚焦结构的电子源
JP2000500266A (ja) 電界エミッタ装置、およびそれを製作するためのベールプロセス
TWI334177B (en) Method for forming a semiconductor device
JP2728813B2 (ja) 電界放出型電子源及びその製造方法
EP0539365B1 (en) Structures and processes for fabricating field emission cathodes
JPH05502545A (ja) 電界放出装置を備えた電子装置
Zimmerman et al. A fabrication method for the integration of vacuum microelectronic devices
CA2085981C (en) Process and structure of an integrated vacuum microelectronic device
CN111725040B (zh) 一种场发射晶体管的制备方法、场发射晶体管及设备
JPH07506457A (ja) コンパクトフラットクスリーンのためのシリコン上のマイクロドット放出陰極を生成する方法及びその結果の生成物
Orvis et al. A progress report on the Livermore miniature vacuum tube project
TWI306310B (zh)
US20030146682A1 (en) Design structures of and simplified methods for forming field emission microtip electron emitters
CN113555503B (zh) 一种离子阱芯片的制备方法、离子阱芯片和量子计算机
CN115513017B (zh) 一种Spindt阴极电子源及其制备方法和应用
TW540106B (en) Manufacturing process of increasing trench capacitance
JPH07220619A (ja) 冷陰極電極構造とその製造方法
US6919150B2 (en) Structures useful in electron beam lithography
Zakhvitcevich et al. Nanodimensional field emitter arrays based on porous anodic alumina