[go: up one dir, main page]

JPH07506457A - コンパクトフラットクスリーンのためのシリコン上のマイクロドット放出陰極を生成する方法及びその結果の生成物 - Google Patents

コンパクトフラットクスリーンのためのシリコン上のマイクロドット放出陰極を生成する方法及びその結果の生成物

Info

Publication number
JPH07506457A
JPH07506457A JP6513853A JP51385394A JPH07506457A JP H07506457 A JPH07506457 A JP H07506457A JP 6513853 A JP6513853 A JP 6513853A JP 51385394 A JP51385394 A JP 51385394A JP H07506457 A JPH07506457 A JP H07506457A
Authority
JP
Japan
Prior art keywords
silicon
substrate
microdot
cathode
microdots
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6513853A
Other languages
English (en)
Inventor
ガルシア,ミシェル
Original Assignee
ピクセル・アンテルナショナル・ソシエテ・アノニム
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ピクセル・アンテルナショナル・ソシエテ・アノニム filed Critical ピクセル・アンテルナショナル・ソシエテ・アノニム
Publication of JPH07506457A publication Critical patent/JPH07506457A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/02Manufacture of electrodes or electrode systems
    • H01J9/022Manufacture of electrodes or electrode systems of cold cathodes
    • H01J9/025Manufacture of electrodes or electrode systems of cold cathodes of field emission cathodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2201/00Electrodes common to discharge tubes
    • H01J2201/30Cold cathodes
    • H01J2201/319Circuit elements associated with the emitters by direct integration

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Cold Cathode And The Manufacture (AREA)
  • Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
  • Electrodes For Cathode-Ray Tubes (AREA)
  • Vessels, Lead-In Wires, Accessory Apparatuses For Cathode-Ray Tubes (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 コンパクトフラットスクーンのためのシリコン上のマイクロドツト放出陰極を生 成する方法及びその結果の生成物 本発明はコンパクトフラットスクリーンのためのシリコン」二のマイクロドツト 放出陰極を生成する方法、並びにこの方法により得られる生成物を目的とする。
本発明は陰極発光の物理現象と電界効果による電子放出に立脚するフラノ1−デ ィスプレースクリーンの領域に関するもので,コンパクトディスプレースクリー ンを使用するすべての工業部品、例えばビデオカメラのファンイダー、計算器、 すべてのタイプのモニター装置、車、腕時計、時計等々に応用できるものである 。
マイクロドツトスクリーンの特徴は、マイクロドツトを拡散した平らな陰極から 電界効果による電子放出,摩耗の小さい冷陰極、速い応答速度(1μs)、一体 的な点と格子の構造から出発したマトリックスアドレス性,及び中位の低い陰極 発光による光の射出である。
公知のマイクロドツトスクリーンは、一般に2QOPm離した2枚の薄い(約1 +*m)ガラスプレートから成る真空管である。この構造の剛性はスクリーンを 真空に入れた時電極間距離を維持させるスペーサー(例えば200μmの球)に より保証される。
前方又は陽極板は透明な導電性膜と発光団で被覆される。
後方又は陰極板は、薄膜の技術により適用された電界効果をもつエミッタマトリ ックス格子から成る。
各光点(ピクセル)には、これに向き合って位置づけた無数のマイクロドツトか ら成る放出陰極表面が組み合わされる。
この放出表面は1本の線(グリッド)と71へリノクスの柱(II3極導体)と の交点により形成される。
ドツト内の電流の制限装置の導入を前提として、無数のドツトはピクセル間の均 一な放出を保証し、不時の故障の危険を排除する。
ドツト−グリッド間の小さな距離(く1μm)とドツトの増幅効果とによって、 線と柱間に印加される100ボルト以下の電位差がドツトの頂点で10の7乗ボ ルト/ c m以上の電界を得させ、これは電子の放出を引き起こすのに十分で ある。
大きさのオーダーを固定するため、80ボルトの電位差が1mA/mm2の電流 密度を得させる。この値は、低電圧発光団(400ボルト、31m/ワνトの発 光効率を呈する)で高い輝度(400Cd / m”)を得るために線から線ヘ シーケンス制御した1000本線のスクリーンに十分である。
放出限界(40−50ボルト)を考慮すると、黒レベルから白レベルへ移るため に柱上に調整されなければらない電圧は30から40ボルトのオーダーである。
マイクロドツトスクリーンのり極の古典的な構造は、特にガラス基質又はシリコ ン基質上に順次に付着された次のものから成るニ ー絶縁層、 一シリコン又はその他の材料の抵抗層、−低抗層の下又は上に置かれ得る金属層 から成る″柱状導体″、 一グリッドの絶縁を構成する絶縁層(Si又はS i O,)、−グリッドを構 成する金属層。
上記各層を付着させた後、絶縁グリッドの中に公知のエツチング技術によって孔 が加工され、その中に次いでマイクロドツトが形成される。
九 /la 1.(→トy−= イ lr X/ −1’/ L :’+ ”i  X; ”1 b す−vnz 卜 A す、1 イルシ `Δ 本発明による方法は、諸特性の改良と、マイクロドツト陰極発光タイプの小切片 のフラットスクリーンのための放出陰極における製作のよりよい効率とを導くも ので、またシリコン上に諸成分を形成するのに公知の技術の利用を可能にするも のである。
二の方法は、絶縁基質(アルミナ又はガラス)の上に置かれた厚いシート(30 0ミクロン又はそれ以l:、)或いは数ミクロンの極薄膜に形成されたシリコン (いずれの場合もシリコン層はパ活性″である)から成る単結晶の基質から出発 して放出陰極を形成することから成る。
添付の図面は本発明の1」的とする形成力dtの一例を非限定的に示すもので、 図1は本発明に係るマイクロドツト放出陰極の部分断面図、図2は同陰極の上方 から見た図で、特に柱状導体の形成を示している。
本発明に係る方法は、#f!A縁層(アルミナ又はガラス)の上に付むさせた厚 いJl(300ミクロン又はそれ以上)或いは数ミクロンの極薄層に形成された シリコンから成る基質から出発してマイクロドツトコンパクトフラットスクリー ンのための放出陰極を実現することに向けられている。いずれの場合もシリコン 層は、マイクロドツト内の電流の制御又は限定の打込みに有利に利用され得る。
放出陰極の形成は、シリコン上に一体化された諸成分を実現するための公知の技 術によって実行され得る。諸処環の集合化はまた、同じウェーハの上に同時に多 数の陰極を形成することや各技術段階の時点で同時に複数のウェーハを処理する ことを可能にする。
厚いウェーハは、今日集積回路の製造に利用されているタイプの径100から2 00mm (ただし限定ではない)のシリコン塊から構成される。これはP型又 はN型で、調整された、好適に高い抵抗のものである。これはまた約1ミクロン のシリコン膜で覆われた#@縁基質(ガラス、アルミナ等々)、或いは絶縁体上 にシリコン構造を作る公知のあらゆるタイプの基質からも作られ得る。
シリコン薄膜に関しては、基質はシリコン、アルミナ、ガラスその他のプレート であり得る。薄膜そのものは結晶性(エピタキシャル層)又は多結晶性で、抵抗 の高いもの(数オーム/ c mから50オーム/ c m )である。
製造の各工程における洗浄の段階は、集積回路の製造工程における各段階に先行 するものと同じである。それは酸浴(リン酸、塩酸、フッ化水素酸4硫酸)への 浸漬、脱イオン水によるすすぎ、遠心力又はアルコール蒸気による乾燥、等々で ある。
図1にはデプレショントランジスタにより保護されたマイクロドツト放出陰極の 部分断面図が示され、これらはシリコン基atを出発材料として作られ、この基 質に拡散により得られるドーピング領域が形成され、それが柱状導体4と接触す るソース3及びマイクロドツト2に給電するドレン5.並びに表面の酸化により 得られるシリカ製グリッド絶縁層6を構成する。ピンチ電極7はグリッド絶9  fVI6の」−し;金属化により作られる。
柱状導体4は、金属層(例えばアルミニウム)により、或いはシリコン基質に拡 散させた1つ又は複数の領域により。
或いは2つの技術の組合せ、すなわち拡散層プラス金属層により形成される。
拡散層の利用は構造の彫りの深さを限定することを可能にする。
拡散層は、その抵抗を減少させるため柱9の全表面の上に拡げ得る。この場合、 拡散層は厚い(1から2ミクロン)酸化物層により上部構造から絶縁され、その 中に上部構造との接触口の孔10が加工される。拡散層はまたピクセル11の表 面しこ限定することもでき、そのとき柱9はメタル領域12と直列なドーピング 領域製形成され、メタル領域はいくつかのドーピング領域を互いに接続する。
もし柱状導体4がメタル層であるなら、第1の放出ドツトを所望の距fil(例 えば5ミクロン)だけ金属化柱から離す構造を利用することができる。
柱状導体がシリコン基質への拡散層であるなら、同じ原理を同じ効果を得るため 利用することが可能である。
上記2つの原理(柱状導体のため拡Mlとそのアラインメントの利用)は最大放 出空間を解放することを可能にする。
事実、いずれの場合もピクセルの表面上の柱状導体4の区画は接触口10に減少 される。導体は、放出領域(拡散M)の下、或いはピクセル間のスペース(メタ ル)の中にあり得る。
線状導体を形成するグリッド8は絶縁層(窒化シリコン。
ダイヤモンド炭素、5in2、その他)により被覆するのが有利である。グリッ ド8と陽極間の絶縁は改良される。この層は杼道孔とマイクロドツトの形成前に 付着される。
種々の構成素子の配置は、今日まで同種の技術によっては決して得られなかった 最大の有用な効果を本発明に与える。

Claims (9)

    【特許請求の範囲】
  1. 1.小型のディスプレースクリーン又はファインダを利用するすべての工業部品 に応用可能な、陰極発光の物理現象と電界効果による電子放出に立脚するディス プレーフラットスクリーンの製造に向けたコンパクトフラットスクリーンのため のマイクロドット放出陰極をシリコン上に形成する方法であって、 放出陰極及び特に柱状導体(4)及びグリッド(8)を形成する線の導体が、或 いは300ミクロン又はそれ以上の厚さのウェーハから、或いはアルミナ又はガ ラスなどの絶縁基質上に置かれた数ミクロンの薄膜から形成されたシリコン単結 晶のベース(1)から出発してシリコン上に成分の実現をするために利用される 公知の技術により実現されることを特徴とする方法。
  2. 2.複数の陰極が単一のシリコンウェーハの上に同時に形成されることを特徴と する請求の範囲1に記載の方法。
  3. 3.マイクロドット(2)における電流の制御と限定を保証するデプレショント ランジスタなどのような活性成分が基質(1)に打ち込まれることを特徴とする 請求の範囲1又は2のいずれかに記載の方法。
  4. 4.柱状導体(4)がシリコン基質(1)に拡散させた1つ又はそれ以上の領域 から成り、この領域が金属層と組み合わされ得ることを特徴とする前記請求の範 囲のいずれかに記載の方法。
  5. 5.絶縁層が線導体を構成する金属グリッド(8)の上に付着されたいることを 特徴とする前記請求の範囲のいずれかに記載の方法。
  6. 6.前記請求の範囲のいずれかに記載の方法によって作られるコンパクトフラッ トスクリーン用のマイクロドット放出陰極装置であって、 前記陰極が、300ミクロン又はそれ以上の厚さのウェーハ、又はアルミナ又は ガラスなどの絶縁基質上に付着させた数ミクロンの薄膜により形成される単結晶 シリコン基質(1)上に作られていることを特徴とする放出陰極装置。
  7. 7.マイクロドット(2)の電流の調整及び制限が基質(1)に打ち込まれたデ プレショントランジスタなどの活性成分により保証されることを特徴とする請求 の範囲6に記載の装置。
  8. 8.柱状導体(4)がシリコン基質(1)に拡散された1つ又は複数の領域によ って構成され、この領域が金属層に組み合わされ得ることを特徴とする請求の範 囲6又は7のいずれかに記載の装置。
  9. 9.絶縁層が線導体を構成する金属グリッド(8)の上に付着されていることを 特徴とする請求の範囲6,7又は8のいずれかに記載の装置。
JP6513853A 1992-12-04 1993-12-03 コンパクトフラットクスリーンのためのシリコン上のマイクロドット放出陰極を生成する方法及びその結果の生成物 Pending JPH07506457A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR92/14894 1992-12-04
FR9214894A FR2700217B1 (fr) 1992-12-04 1992-12-04 Procédé de réalisation sur silicium, de cathodes émissives à micropointes pour écran plat de petites dimensions, et produits obtenus.
PCT/FR1993/001191 WO1994014182A1 (fr) 1992-12-04 1993-12-03 Procede de realisation sur silicium, de cathodes emissives a micropointes, pour ecran plat de petites dimensions, et produits obtenus

Publications (1)

Publication Number Publication Date
JPH07506457A true JPH07506457A (ja) 1995-07-13

Family

ID=9436434

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6513853A Pending JPH07506457A (ja) 1992-12-04 1993-12-03 コンパクトフラットクスリーンのためのシリコン上のマイクロドット放出陰極を生成する方法及びその結果の生成物

Country Status (5)

Country Link
US (1) US5521461A (ja)
JP (1) JPH07506457A (ja)
CA (1) CA2129354A1 (ja)
FR (1) FR2700217B1 (ja)
WO (1) WO1994014182A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0713236A1 (en) * 1994-11-18 1996-05-22 Texas Instruments Incorporated Electron emission apparatus
KR100351068B1 (ko) * 1995-01-27 2003-01-29 삼성에스디아이 주식회사 전계방출표시장치및그제조방법
JP3135823B2 (ja) * 1995-08-25 2001-02-19 株式会社神戸製鋼所 冷電子放出素子及びその製造方法
US5994834A (en) * 1997-08-22 1999-11-30 Micron Technology, Inc. Conductive address structure for field emission displays
US6064149A (en) * 1998-02-23 2000-05-16 Micron Technology Inc. Field emission device with silicon-containing adhesion layer
US7052350B1 (en) 1999-08-26 2006-05-30 Micron Technology, Inc. Field emission device having insulated column lines and method manufacture
US6930446B1 (en) * 1999-08-31 2005-08-16 Micron Technology, Inc. Method for improving current stability of field emission displays

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4163949A (en) * 1977-12-27 1979-08-07 Joe Shelton Tubistor
JPS56160740A (en) * 1980-05-12 1981-12-10 Sony Corp Manufacture of thin-film field type cold cathode
US5176557A (en) * 1987-02-06 1993-01-05 Canon Kabushiki Kaisha Electron emission element and method of manufacturing the same
GB8720792D0 (en) * 1987-09-04 1987-10-14 Gen Electric Co Plc Vacuum devices
US5228878A (en) * 1989-12-18 1993-07-20 Seiko Epson Corporation Field electron emission device production method
JPH03246852A (ja) * 1990-02-26 1991-11-05 Mitsubishi Electric Corp 電界放出陰極の作製方法
JP3094459B2 (ja) * 1990-12-28 2000-10-03 ソニー株式会社 電界放出型カソードアレイの製造方法
US5329207A (en) * 1992-05-13 1994-07-12 Micron Technology, Inc. Field emission structures produced on macro-grain polysilicon substrates

Also Published As

Publication number Publication date
CA2129354A1 (fr) 1994-06-23
WO1994014182A1 (fr) 1994-06-23
US5521461A (en) 1996-05-28
FR2700217A1 (fr) 1994-07-08
FR2700217B1 (fr) 1999-08-27

Similar Documents

Publication Publication Date Title
US5448132A (en) Array field emission display device utilizing field emitters with downwardly descending lip projected gate electrodes
JP3537053B2 (ja) 電子放出装置用の電子源
US5229682A (en) Field electron emission device
US5372973A (en) Method to form self-aligned gate structures around cold cathode emitter tips using chemical mechanical polishing technology
US5228878A (en) Field electron emission device production method
KR20010020773A (ko) 전계 방사형 전자원 및 그 제조방법
JP2763248B2 (ja) シリコン電子放出素子の製造方法
EP0434330A2 (en) Field emission device and process for producing the same
JPH07506457A (ja) コンパクトフラットクスリーンのためのシリコン上のマイクロドット放出陰極を生成する方法及びその結果の生成物
US6326221B1 (en) Methods for manufacturing field emitter arrays on a silicon-on-insulator wafer
US5828288A (en) Pedestal edge emitter and non-linear current limiters for field emitter displays and other electron source applications
JPH11297190A (ja) 積層型電子放出素子および画像表示装置
JPH0536345A (ja) 電界放射型冷陰極の作製方法
JP4087689B2 (ja) GaNフィールドエミッターアレイの製造方法
JPH09129123A (ja) 電子放出素子及びその製造方法
JP3392507B2 (ja) 微小電界放出陰極素子
JP3502883B2 (ja) 冷電子放出素子及びその製造方法
JP2003203555A (ja) 電界放出素子
JPH08185794A (ja) マイクロエミッタ電極の製造方法およびマイクロエミッタ装置
JP3487230B2 (ja) 電界放射型電子源およびその製造方法およびディスプレイ装置
EP0578512B1 (en) Single crystal field emission device
JP3832070B2 (ja) 冷電子放出素子の製造方法
JPH10247452A (ja) 冷電子放出素子及びその製造方法
JP3826539B2 (ja) 冷電子放出素子の製造方法
JP4151861B2 (ja) 冷電子放出素子及びその製造方法