JPH0799666B2 - 集積真空超小型電子素子の製造方法及びその構造 - Google Patents

Description

【発明の詳細な説明】 ［発明の分野］ 本発明は、全般的に、新しい集積化真空超小型電子素子
（VMD）と、これを製作するための方法に関するもので
ある。真空超小型電子素子には、複数の独特な３次元構
造、すなわち、鋭い電界放出ティップ、好ましくは真空
環境内における制御グリッド構造内部でのティップの正
確な位置合せ、およびティップから放出された電子を集
める陽極が必要である。

［相互参照］ この特許出願は1990年７月18日に米国において出願され
た米国特許出願第555213号と関連し、引用をもって、そ
の開示を本明細書に組み込む。

［発明の背景］ 電子システムの設計者は、何年間も半導体素子の設計と
改良の方法について考えてきた。かつてエレクトロニク
スの大黒柱であった真空管には、ガラス製外囲器の内部
で機械的に組み立てられた構造が小型化と集積化を妨
げ、熱陰極が消費電力を高く保つという限界があった。
最近、この分野で、以前の制約から逃れる機会を提供す
る重大な進歩があった。今や、半導体製造技術を使用し
て、超小型の構造を開発し、それらを多数集積すること
が可能である。これらの超小型構造を電界放出電子源と
組み合わせると、加熱式陰極を必要としない超小型真空
管構造を製造することができる。マイクロメートル程度
の寸法であるこれらの構造を用いると、多数の半導体素
子が単一チップ上に製造されるのと同様に、単一の基板
上で多数の素子を集積することが可能になる。

現在使用されている真空超小型電子素子には、真空スペ
ース、好ましくは半径100nm以下の鋭い電界放出ティッ
プ（先端）、および抽出制御電極構造内部でのティップ
の正確な位置合せを含む、複数の独特な３次元構造が必
要である。真空超小型電子素子には、電界放出陰極と、
ある広がりの真空スペースや、陰極ティップと対向する
陽極など追加の構造が含まれ、ティップと陽極の間に位
置する正確に位置合せされた追加の制御電極はあること
もないこともある。

こうした真空超小型電子素子を利用する電界放出表示素
子は、この基本的な電界放出構造を使用し、ある広がり
の真空スペース、陰極ティップと対向する蛍光表面、電
子流を収集または制御する追加の電極など、追加の構造
を付加する。個々の真空超小型電子素子または表示素子
あるいはその両方からなるグループを組立中に電気的に
相互接続して、集積回路または表示装置あるいはその両
方を形成することができる。

真空超小型電子素子には、複数の独特な特徴がある。こ
の素子は、ピコ秒以下のスイッチング速度を有すると期
待され、一部では、可能な最高速の電子素子であると考
えられている。この素子は、絶対零度付近から、主にそ
の構成材料によって限定される摂氏数百度までの範囲の
温度で動作する。この素子の構造は、ほとんどすべての
導体材料および絶縁材料から製造できる。これらの材料
は、本来、放射線を通し難い。また、この素子は、電流
ではなく電荷によって制御されるので、非常に効果的で
あり、高電界エミッタを使用すれば、従来の真空素子の
熱電子放出ヒータが不要になる。

米国特許第4721885号明細書およびアイボール・ブロデ
ィ（Ivor Brodie）の論文“Physical Considerations i
n Vacuum Microelectronics Devices",IEEE Transactio
ns on Electron Devices,Vol.36,No.11,pp.2641〜2644,
1989年11月に、電界放出超小型三極管が記載されてい
る。この三極管は、金属または高導電度半導体のベース
電極に取り付けられた金属の円錐からなっている。この
円錐の高さは“h"で与えられ、陰極ティップの曲率半径
は“r"である。金属の陽極は、第２の絶縁層によって、
円錐のティップから“d"の距離に保持される。この円錐
ティップは、厚さ“t"のゲート電極（または第１陽極）
内の、半径“a"の円形の孔の中心にある。ベース電極と
ベース電極の間に適当な正の電位差を印加すると、陰極
ティップの位置に電界が発生して、電子がこのティップ
をトンネル効果で通り抜けて真空スペースに入り、陽極
に向って移動できるようになる。ティップでの電界と、
したがって放出される電子の量は、ゲート電位を変化さ
せることによって制御できる。

これらの電界放出陰極構造はほとんどどのような寸法に
も作ることができ、離散形素子として使用できるが、そ
れらの最高の性能及び主な用途は、極端な小型化、大規
模なアレイ、及び複雑な超大規模の回路集積から生じる
ものと考えられる。

非熱電子電界エミッタ、電界放出素子及び電界放出表示
装置はすべて当技術分野で周知である。電界放出陰極構
造の製造は、上記素子にとって共通の重要な要素なの
で、まずこの技術を取り上げる。材料（絶縁体及び導体
／電界エミッタ）はすべて、すべての電界放出陰極に共
通な特別の鋭い縁部（ブレード）または先端（ティッ
プ）構造を除いて、比較的一般的な付着及びリソグラフ
ィ加工技術によって付着され、加工される。この技術
は、大まかに５種に分類することができる。

第１の種類は、陰極ティップ構造が材料の直接的付着に
よって形成される初期の種類の１つである。この種のも
のの一例はC.A.スピント（Spindt）の論文“A Thin−Fi
lm Field−Emission Cathode",J.Appl.Phys.,Vol.39,N
o.7,pp.3504−3505（1968年）に例示されており、尖っ
たモリブデンの円錐形のエミッタが、モリブデン陽極層
の孔の内部及びモリブデン陰極層上に形成される。これ
ら２つの層は、陽極層の孔の区域で陰極層までエッチン
グ除去された絶縁層によって分離される。この円錐は、
陽極層及び陰極層を含む回転基板上に、モリブデン及び
アルミナを直角及び急角度でそれぞれ同時に付着させる
ことによって形成される。新たに付着されたアルミナ
は、選択的に除去される。同様の作業が、米国特許第37
55704号明細書にも開示されている。

第２の種類は、シリコン等の単結晶材料の配向依存性エ
ッチングを使用するものである。配向依存性エッチング
の原理は、材料の特定の結晶面を優先的に腐食すること
である。マスキング材でパターン付けした単結晶材料を
使用することにより、異方性エッチングされる区域が、
材料の基本結晶形の明確に画定された縁部及び先端部で
交差するスロー・エッチング面によって区切られる。エ
ッチング、材料及び配向を適切に組み合わせると、電界
エミッタとして使用可能な非常に鋭く画定された先端部
を得ることができる。米国特許第3665241号はこの方法
の一例であり、１つまたは複数のアイランドのエッチン
グ・マスクを単結晶材料の上に置き、次にこの単結晶材
料を、材料のある結晶面を他の結晶面よりも速く腐食さ
せるエッチング液を使ってエッチングして、スロー・エ
ッチング面によって区切られたエッチング・プロフィル
を形成する（配向依存性エッチング）。スロー・エッチ
ング面がマスクの中央部の下に集中するとき、鋭い縁部
及び先端部を備えた多面体の幾何形状が形成され、その
形はエッチング液、結晶の配向及びマスクの形によって
決まる。配向依存性の異方性エッチングはティップを形
成するための確立された方法であるが、N.A.ケイド（Ca
de）等の論文“Wet Etching of Cusp Structures for F
ield−Emission Devices",IEEE Transactionson Electr
on Devices,Vol.36,No.11,pp.2709−2714（1989年11
月）で考察されているように、これらの鋭いティップを
鋭くし（すなわち、陰極ティップの半径を減少させ）、
したがって、電界エミッタとしてのそれらの効果を低下
させるという悪影響もある。

第３の種類は、等方性エッチングを使って構造を形成す
るものである。等方性エッチングは全方向で均一にエッ
チングする。マスクすると、マスクの縁部を弧の中心点
として、マスキング材料の下で一般的な等方性エッチン
グ・プロフィルが描かれる。弧の半径はエッチング深度
に等しい。分離されマスクされたアイランドの周りのエ
ッチングによって、エッチング・プロフィルがマスクの
中央部に集中し、電界エミッタとして使用可能な、エッ
チングされていない材料の鋭いティップが残る。この一
例が、米国特許第3998678号明細書に例示されている。
この一般的な種類では、リソグラフィによって形成され
た耐食性材料のアイランドを使って、エミッタ材料をマ
スクする。エミッタ材料を、等方性エッチング・プロフ
ィル（縁部からレジストの下側に延びる半径を有する円
形の垂直プロフィル）を形成する等方性エッチング液で
エッチングする。エッチング・プロフィルがあらゆる方
向からマスクの中央部の下側に集中するとき、鋭い先端
またはティップが得られる。後続の処理で構造に抽出電
極を付加することができる。

第４の種類は、酸化処理を使ってエミッタ材料を酸化す
ることによりティップを形成するものである。酸化マス
クの下の酸化プロフィルは、マスクの下の等方性エッチ
ング・プロフィルと実質的に同等であり、プロフィルが
円形マスクの下に集中するときと同じティップ構造を形
成する。酸化された材料を除去すると、酸化されていな
いティップは電界エミッタとして働くことができる。米
国特許第3970887号明細書にこの処理が例示されてい
る。この種類の処理は等方性エッチングの種類に非常に
類似している。シリコン等の電子放出材料の基板を使用
する。熱成長酸化層を基板上に成長させ、次にリソグラ
フィによって特徴形状を設け、エッチングして、二酸化
シリコンの１つまたは複数のアイランドを形成する。次
に基板を再び酸化するが、その間に前に形成された酸化
物のアイランドが、それらのアイランドの下のシリコン
の酸化を遅らせる働きをする。その結果得られる酸化プ
ロフィルは、等方性エッチング・プロフィルに非常に類
似しており、同じようにアイランドの下に集中し、シリ
コン中に鋭い先端プロフィルが残る。このプロフィル
は、酸化物を除去することによって露出させることがで
きる。この例では、ティップを形成した後で抽出電極を
構造に付加する。窒化シリコン等の他のマスキング材を
使って、同様に酸化を遅延させ、所望の鋭い先端プロフ
ィルを作り出すことができる。

第５の種類は、ピットをエッチングするものである。こ
のピットは、エミッタ材料用の鋳型として使用され、そ
の後エッチングによって除去される、消耗材料中の所望
の尖端形状の逆である。米国特許第4307507号明細書は
この技術の限定的実施例を例示している。マスキング材
の孔を、リソグラフィによって単結晶シリコン基板上に
形成する。マスク孔を介して基板に配向依存性エッチン
グを施し、所望の尖端形状の逆の形のエッチ・ピットを
形成する。マスクを除去し、放出材料の層を表面の上に
付着して、ピットを埋める。次に鋳型のシリコンをエッ
チング除去し、ピットの尖ったレプリカを解放する。こ
のピットの鋭い先端部は電界エミッタとして使用するこ
とができる。この特許は、集積された抽出電極の使用を
開示していない。

上述のエミッタ形成技術はすべて、いくつかの制限をも
つ。配向依存性エッチングは単結晶エミッタ材料の基板
の使用を必要とする。これら技術のほとんどすべては、
基板をエミッタ材料で作成するか、または被覆すること
を必要とする。それらのほとんどすべてでは最初にエミ
ッタを形成するが、そのため後続の電極層の製造が複雑
になり、真空超小型素子が完全に機能するには真空スペ
ースが必要となる。

使用される方法、または特定の加工方式が、十分に小さ
な半径の電界放出ティップを作り出さないことがある。
当技術は、この半径をさらに小さくするためにティップ
を鋭くするいくつかの方法を含む。カンピシ（Campis
i）等の論文、“Microfabrication Of Field Emission
Devices For Vacuum Integrated Circuits Using Orien
tation Dependent Etching",Mat.Res.Soc.Symp.Proc.,V
ol.76,pp.67−72（1987）には、等方性エッチングでシ
リコン・ティップをゆっくりエッチングすることによ
り、シリコン・ティップを鋭くすることが報告されてい
る。W.J.オービス（Orvis）等の論文“A Progress Repo
rt On The Livermore Miniature Vacuum Tube Projec
t",IEDM89,pp.529−531（1989）には、シリコン・ティ
ップを熱酸化し、次に酸化物をエッチング除去すること
により、シリコン・ティップを鋭くすることが報告され
ている。米国特許第3921022号明細書も、円錐または角
錘形電界エミッタのティップに複数のティップまたはテ
ィップレットを設ける新規な方法を開示している。

二極または三極のVMD構造を作成する様々な方法が、当
技術分野で報告されてきた。その１例として、オーヴィ
ス（Orvis）等の論文“A Progress Report On The Live
rmore Miniature Vacuum Tube Project",IEDM,89,pp.52
9〜531,1989年には、配向依存エッチングまたは等方性
エッチングによって形成されたシリコン・エミッタを使
用する方法が記載されている。リソグラフィによってパ
ターン付けされドーピングされた多結晶シリコンの陽極
層とグリッド層が、低密度ガラスの層によって、エミッ
タから分離され、かつ互いに分離される。

H.H.バスタ（Busta）等の論文“Field Emission from T
ungsten−Clad Silicon Pyramids",IEEE Transactions
on Electron Devices,Vol.36,No.11,pp.2679−2685（19
89年11月）で例示されているように、これらの陰極ティ
ップまたは錘体上にコーティングまたはクラッドを施し
て、陰極ティップの特性を増強または修正することが現
在可能である。

この発展途上の真空超小型電子素子の分野で、当技術は
また、これらの電界放出陰極及び抽出電極が表示用等の
実際の用途でどのように使用できるかを示し始めた。米
国特許第4857799号明細書は、電界エミッタ及び抽出電
極を含む基板を、全体として１つのカラー表示装置を構
成する、陽極導体及び細長い燐片を含む独立した透明な
窓にどのように結合できるかを示す。真空マイクロエレ
クトロニクス型構造を使ったもう１つのカラー表示装置
が、米国特許第3855499号で特許を受けている。

この特許明細書では、ブリッジ構造の形成を可能にする
と同時に、真空超小型電子素子に望ましくないアンダカ
ットを大幅に減らすことのできる、エッチング方法も開
示されている。

要約すると、通常の電界放出真空超小型素子は、制御ま
たは抽出電極あるいはその両方で取り囲まれ、陽極表面
に向かって劣った、先の尖った陰極から作られる。この
陰極ティップは、尖端またはブレードのプロフィルをも
つことができる。これらの素子を製造する際の重要な技
術の１つは、好ましくは10−100nm程度の半径を有する
鋭い電界放出（陰極）ティップを形成することである。
最も一般的な形成方法には、配向依存性エッチング、等
方性エッチング及び熱酸化がある。

［発明の概要及び目的］ 本発明は、その１様態では、 ａ）少なくとも１つの導電性材料を有する基板に、少な
くとも１つの孔を設けるステップと、 ｂ）少なくとも１つの材料で、カスプを形成するのに十
分なだけ上記孔の少なくとも一部分を埋めるステップ
と、 ｃ）電界の影響下で電子を放出できる材料の少なくとも
１つの層を付着し、上記カスプの少なくとも一部分を埋
めてティップを形成するステップと、 ｄ）少なくとも１つのアクセス孔を設けて、カスプの下
側の材料の除去を容易にするステップと、 ｅ）電子放出材料のティップの少なくとも一部分と、基
板内の導電性材料の少なくとも一部分とを露出するため
に、カスプの下側の材料を除去し、これによって、少な
くとも１つの集積真空超小型電子素子を形成するステッ
プと を含む、少なくとも１つの集積真空超小型電子素子を製
作する方法を開示する。

本発明は、もう１つの機能では、 ａ）基板内に少なくとも１つの孔を設けるステップと、 ｂ）少なくとも１つの絶縁性材料を付着し、孔を埋めて
カスプを形成するステップと、 ｃ）電界の影響下で電子を放出できる材料の少なくとも
１つの層を付着し、カスプの少なくとも一部を埋めてテ
ィップを形成するステップと、 ｄ）少なくとも１つのアクセス孔を設けて、カスプの下
側の材料の除去を容易にするステップと、 ｅ）アクセス孔を介して、孔内のすべての材料を除去
し、電子放出材料のティップの少なくとも一部分と、基
板内の導電性材料の少なくとも一部分とを露出させ、そ
れによって、少なくとも１つの集積真空超小型電子素子
を形成するステップと を含む、少なくとも１つの集積真空超小型電子素子を製
作する方法を開示する。

本発明のさらに別の態様では、電界放出ティップと、チ
ェンバに通じる少なくとも１つのアクセス孔とを有する
電子放出材料を備え、電界放出ティップが、チェンバ内
にあって少なくとも１つの材料によって分離された陽極
と対向することを特徴とする、集積真空超小型電子素子
が開示される。

本発明の集積真空超小型電子素子はまた、別のティップ
から電気的に分離された少なくとも１つのエミッタ・テ
ィップを有することができ、あるいは少なくとも１つの
ティップを別の電気部品と電気的に接続することができ
る。同様に、陽極を電子表示装置の一部分とすることも
可能であり、この素子自体を電子表示装置内で使用する
ことも可能である。

本発明の１つの目的は、制御電極（ゲート）の内部で位
置合せされ、電子収集電極（陽極）に対して直径方向に
対向する電界エミッタ・ティップからなる、１つまたは
複数の真空超小型電子素子を製造することである。

本発明の別の目的は、ゲート構造なしに機能する、より
簡単な二極管構造を作成できるように、基本工程を修正
することである。

本発明の別の目的は、たとえば、四極管（２ゲート）、
五極管（３ゲート）など、より複雑な素子を形成するた
めに、追加のゲート構造を追加することである。

本発明の別の目的は、新規の２段エッチング・シーケン
スを使用することによって、この工程の非生産的なアン
ダカットを制限することである。

本発明の別の目的は、少なくとも１つのVMD素子を相互
接続して集積回路を形成することである。

本発明の別の目的は、少なくとも１つのVMD素子を別の
電子素子に接続することである。

本発明の諸目的は、孔への絶縁体の共形付着によって、
先端の尖った鋭い電界放出ティップを形成するための鋳
型として使用できる対称形のカスプが形成されるとい
う、新規の製造方法を使用することによって達成でき
る。カスプを形成させるのは、物理的な孔に過ぎないの
で、この孔は、完成した素子の電極として動作すること
のできる、導体と絶縁体を交互に積み重ねた層を含め
て、任意の安定な材料から生成することができる。たと
えば、２つの電極（陽極とエミッタ）は、簡単な二極管
を形成し、３個、４個または５個の電極は、それぞれ、
三極管、四極管または五極管を形成する。さらに、この
カスプは、孔の中心に自動的に位置合せされるので、こ
れらの電極の中心にも位置合せされる。この素子の基本
構造は、電界の影響の下で電子を放出できる材料、すな
わち電子放出材料でこのカスプを埋めることによって完
成する。電子放出材料内に作成されたアクセス孔を用い
ると、その孔とエミッタ材料の下側からカスプ形成層の
絶縁体を取り除くことができ、したがって、空間を形成
し、カスプによって成形されたエミッタ（電界放出陰
極）の鋭いティップを解放することができる。

この方法は、特定の１組のエミッタ、導体または絶縁体
の材料だけに限定されるものではない。異なる多くの材
料または材料の組合せを、この方法と共に容易に使用す
ることができる。

鮮鋭なエミッタ・ティップを製造するために、カスプ絶
縁体材料を除去すると、このエミッタの下から材料が除
去されて、ティップが解放されるが、これには、たとえ
ば、等方性エッチングを使用する必要がある。等方性エ
ッチングのみを使用すると、非生産的なアンダカットが
過剰に生じることになる。この非生産的なアンダカット
は、構造を弱くし、不要なスペースを占める働きしかし
ない。この制限を取り除くために、新規の２段エッチン
グ法を使用して、この非生産的なアンダカットを最小に
する。この方法では、エミッタ・ブリッジの両側に１つ
ずつ真空スペースをまたぐ２つのアクセス孔を形成す
る。これらのアクセス孔は、意図的に真空スペースの孔
とオーバラップされている。さらに、これらのアクセス
孔は、カスプ絶縁体のエッチング液に、真空スペースを
空にさせる。反応性イオン・エッチング（RIE）を使用
して、絶縁体を、真空スペースの孔の底面までずっとア
ンダカットなしに選択的にエッチングする。その後、選
択的等方性エッチング（湿式またはプラズマ式）を使用
して、ブリッジの下から絶縁体の仕切壁を除去し、した
がって、エミッタ・ティップを解放し、真空スペースの
開口部を生成し、またはチェンバを形成する。他の露出
した絶縁体エッジ上に生じるアンダカットは、両側から
エッチングされるので、この仕切壁の厚さの半分に等し
い量までに制限される。

電極が単純な導体から作られているので、素子の相互接
続は、同じ層を使用して、垂直方向に絶縁体内のバイア
を介して実施できる。こうすると、余分の配線層が不要
となり、素子接続開口部の平均数の減少によって、製造
全体、ターンアラウンド時間および素子面積が非常に単
純になる。

受動素子も容易に製造される。たとえば、通常の絶縁層
にまたがってコンデンサを製造することができ、これに
よって垂直方向の層の容量性結合（たとえば、ある素子
のプレート・レベルから別の素子のグリッド・レベル
へ）さえもが可能になる。また、トレンチ技術を使用し
て、コンデンサを基板内に集積することもできる。金属
酸化物の使用は、抵抗要素のよい例である。これも、垂
直の導体レベルの間で行うことも、別の要素とすること
もできる。

［図面の簡単な説明］ 第1A図は、絶縁性基板の上に導電層を有するVMDのベー
スの断面図である。

第1B図は、導電性基板の上に導電層と絶縁体層を有す
る、VMDのベースの別の実施例の断面図である。

第２図は、グリッド絶縁体とグリッド導体とをその上に
有する第1A図のベースの断面図である。

第３図は、VMD構造の一部がエッチングされた状態の断
面図である。

第４図は、カスプ形成材料の付着を示す断面図である。

第５図は、電子放出材料の付着を示す断面図である。

第６図は、電子放出材料を貫通するアクセス孔を示す断
面図である。

第7A図は、等方性エッチングの結果として得られる完成
したVMD三極管の断面図である。

第7B図は、異方性エッチングの結果として得られるVMD
三極管の断面図である。

第８図は、第7B図の構造の等方性エッチングの結果とし
て得られる完成したVMD三極管の断面図である。

第9A図は、本発明の教示に従って作成されたVMD二極管
の断面図である。

第9B図は、本発明の教示に従って作成されたVMD二極管
の別の実施例の断面図である。

第9C図は、本発明の教示に従って作成されたVMD二極管
の第３の実施例の断面図である。

第9D図は、本発明の教示に従って作成されたVMD二極管
の第４の実施例の断面図である。

第10図は、本発明の教示に従って作成された完成したVM
D五極管の断面図である。

［発明の詳細な説明］ 本発明は、１つまたは複数の集積真空超小型電子素子を
集積製造するための新しい技術と構造を記載するもので
ある。

集積真空超小型電子素子の製造の主要な要素の１つが、
丸い孔への共形付着によって形成されるカスプの使用で
ある。他の対称形の孔の形状も単一の尖ったカスプを生
じるが、丸い形状の孔が最適のカスプを生じる。

導電性材料からなる層を、導電性材料の複合層から製造
して、ティップの末端が積層材料または複合材料からな
るようにすることもできる。

同時に真空スペースを形成する等方性エッチングを使用
して、このテンプレートをエッチング除去すると、エミ
ッタ尖端が得られる。このティップは、この素子に必要
な小さな半径（たとえば、10nmから100nmの間）を有す
ることが好ましいが、必要なら、少量の導体ティップを
等方性エッチングまたは酸化することによって、このテ
ィップをさらに尖らせて、所望のティップ半径を実現す
ることができる。

材料、付着技術（スパタリング、CVD、はんだ付けな
ど）、およびエッチング技術（湿式、乾式、イオン式な
ど）または追加のパターン形成技術の様々な異なる組合
せが、この製造ステップに使用できることに特に留意さ
れたい。

垂直集積のもう１つの方法は、数組の素子層全体を別の
１組の上に積み重ねることである。これらの素子は、単
結晶シリコンなど特別な材料に依存しないので、半導体
や多層セラミック・パッケージなど他の技術の上に、こ
れら数組の素子層を集積することも可能である。

真空超小型電子素子構造およびその製造方法の詳細な説
明を簡単にするため、繰り返し参照されるものには、予
め定義し命名したいくつかの処理シーケンスまたは定義
を使用する。

本書で使用する場合、真空超小型電子素子（VMD）とい
う用語は、ダイオードのみならず、この方法を用いて製
造される、三極管、四極管、五極管または他の任意の素
子を、それらの相互接続を含めて意味する。基本的に
は、VMDは、少なくとも尖ったエミッタ（陰極）ティッ
プ及びコレクタ（陽極）を備え、絶縁体でエミッタを分
離する、任意の素子であり、好ましくは、エミッタから
コレクタへの電子の直接的な伝達があるものである。

「リソグラフィによって画定される」という用語は、以
下の工程ステップから成る処理シーケンスを指す。第１
に、ある形の化学線、たとえば、光、電子ビーム、また
はＸ線に対してポジティブまたはネガティブに敏感なマ
スキング層を当該の表面に付着する。第２に、この層を
パターン通りに適当な化学線に露出させ、現像して、マ
スキング層を除去し、下側にある表面を所望のパターン
で露出させる。第３に、露出された表面をエッチングし
て、必要に応じて下地材料の全部または一部を除去す
る。第４に、マスキング層の残りの区域を除去する。

「リソグラフィによって画定される」という用語はま
た、次の「リフトオフ処理」を指すことがある。材料層
中に、前述の工程で生成されたのと同じ必要なパターン
を形成する。この処理は、所望のパターン付けされた材
料層を受け取るべき表面から出発する。第１に、ある種
の化学線、たとえば、光、電子ビーム、またはＸ線に対
してポジティブまたはネガティブに敏感なマスキング層
を表面に付着する。第２に、この層をパターン通りに適
当な化学線に露出させ、現像して、マスキング層を選択
的に除去し、下側の表面を所望の材料層が残るパターン
として露出させる。付着、露出及び現像工程は、残った
マスク像を縁部が負のプロフィルまたはアンダカット・
プロフィルを有するように制御する。第３に、蒸着等の
視線付着法により、開放区域及びマスクで覆われた区域
の両方の上に所望の材料を付着する。最後に、マスク材
料をたとえば溶解によって除去して、それを覆う材料を
解放し、それを洗い流す。

「導電性材料］、「導体層」または「導電性基板」とい
う用語は、電気導体である広汎な種類の材料のいずれか
を指す。一般的な例としては、元素Mo、Ｗ、Ta、Re、P
t、Au、Ag、Al、Cu、Nb、Ni、Cr、Ti、Zr、Hf、これら
の元素を２種類以上含む合金または固溶体、Si、Geまた
は通常III−Ｖ族化合物と呼ばれる化合物等のドープさ
れたまたはドープされていない半導体、及び種々の窒化
物、硼化物、cubide（たとえば、LaB₆）及びいくつかの
酸化物（たとえば、Sn、Ag、InSnの）などの非半導体が
ある。

「絶縁材料」、「絶縁層」または「絶縁性基板」という
用語は、電気絶縁体である広汎な種類の材料、特にガラ
ス及びセラミック類を指す。一般的な例としては、ダイ
アモンド形（結晶質または非晶質）の炭素等の元素、サ
ファイア等の単結晶化合物、Si、Al、Mg、Ceのいくつか
の酸化物、Ca及びMgのいくつかの弗化物、シリコンのい
くつかの炭化物及び窒化物等のガラス類及び多結晶また
は非晶質化合物、及びアルミナやガラス・セラミック等
のセラミック類がある。

「電子放出材料」、「エミッタ層」または「エミッタ材
料」という用語は、電界の影響下で電子を放出すること
ができる任意の材料を指す。一般的な例としては、上記
の例に挙げたもの等の任意の電気導体、及び希土類元素
の硼化物、１）希土類またはアルカリ土類（Ca、Srまた
はBa等）の硼化物と２）遷移金属（HfまたはZr等）の硼
化物とから成る固溶体がある。エミッタ材料は単層構
造、複合構造または多層構造にすることができる。一例
として、多層エミッタは、仕事関数増強層、堅固なエミ
ッタ層、スパッタ抵抗層、高性能導電層、熱伝導層、物
理的強化層または補強層を１つまたは複数追加して含む
ことができる。この多層複合体はエミッタ材料及び非エ
ミッタ材料の両方を含むことができ、これらの材料はす
べて相乗的に作用して、エミッタ性能を最適化すること
ができる。この一例はH.H.バスタ（Busta）等の論文“F
ield Emission from Tungsten−Clad Silicon Pyramid
s",IEEE Transactions on Electron Devices,Vol.36,N
o.11,pp.2679−2685（1989年11月）で論じられており、
陰極ティップの特性を増強または修正するためにこれら
の陰極ティップまたは錐体にコーティングまたはクラッ
ドを使用することが示されている。

このコーティングまたはクラッドは、所望のティップ構
造を形成できない場合、または陰極エミッタ用の所望の
ティップ構造を形成することが困難な場合にも使用でき
る。

「付着された」という用語は、半導体業界全体で一般的
に慣用されている、材料に適した任意の層形成法を指
す。スパッタリング、化学蒸着、電気めっきまたは無電
解めっき、酸化、蒸着、昇華、プラズマ蒸着、陽極酸
化、陽極蒸着、分子線蒸着、フォトデポジション等の付
着技術の１つまたは複数を前述の材料に使用することが
できる。

本書で使用する場合、「ティップ」という用語は、尖っ
た突起のみならずブレードをも意味する。ブレード等、
尖端以外の電界エミッタ形状がときどき使用される。ブ
レードは、孔が狭くて細長い区間である点を除き、同じ
方法を使って形成される。ブレードの鋭い縁部の形状
は、たとえば直線状または円形、すなわち、直線または
曲線状の線分にすることができる。

カスプ形成材料から最終的にカスプを形成するために使
う孔は、アブレーション、穴あけ、エッチング、イオン
・ミリングまたは成形のうちから選択された方法によっ
て形成することができる。孔はまた、異方性エッチン
グ、イオン・ビーム・エッチング、等方性エッチング、
反応性イオン・エッチング、プラズマ・エッチング、ウ
ェット・エッチングのうちから選択されたエッチング技
術を使ってエッチングすることもできる。孔のプロフィ
ルは、深さが変わってもその寸法を一定にすることもで
き、深さによって変えることもできる。

カスプ形成材料は、共形付着することが好ましい。カス
プ形成材料は、絶縁性材料とすることができ、また多層
から構成することもできる。

電子放出ティップの下から材料を除去するために形成さ
れるアクセス孔は、アブレーション、穴あけ、エッチン
グ、またはイオン・ミリングのうちから選択された方法
によって形成することができる。アクセス孔はまた、異
方性エッチング、イオン・ビーム・エッチング、等方性
エッチング、反応性イオン・エッチング、プラズマ・エ
ッチング、ウェット・エッチングのうちから選択された
エッチング技術を使ってエッチングすることもできる。
同様に、カスプの下の材料は、溶解またはエッチングの
うちから選択された方法によって除去することができ
る。

基板は、絶縁体でよく、隣接する電気構造の間の絶縁の
一部として働く。絶縁性基板は、寄生容量を最小にする
のに特に有用であり、これによって、素子の周波数応答
を大きく改善することができる。透明な絶縁性基板は、
表面装置の応用分野で特に有用である。この場合、基板
は、発光構造と制御回路の両方をその上に一緒に集積す
ることのできる表示窓として働くこともできる。

基板を導電性材料から製造することもできる。導電性基
板は、共通の陽極（プレート）や共通のバイアス電圧導
体などの機能構造の一部分として働くこともできる。あ
るいは、簡単な絶縁層を追加して、導電性基板を電気素
子から絶縁することもできる。

基板は、導電性材料または絶縁性材料のいずれかから製
造されたものであれば、主に、その後の機能層と処理の
ための物理的支持体として働く。

第1A図および第1B図は、この素子のベース構造を示す図
である。真空超小型電子素子を絶縁性基板10上に形成す
る場合、第1A図に示すように、導電性の薄膜または層で
ある陽極層13を、絶縁性基板10上に直接付着する。絶縁
性基板10は、二酸化シリコン材料製とすることができる
が、前述の他の材料を使用することも可能である。ドー
ピングされたポリシリコンが、陽極層13用の典型的な材
料であるが、前述の他の導電性材料を使用することも可
能である。

導電性基板を共通の陽極として使用する場合、あるいは
導電性基板が電気的バイアスを加えたＰ−Ｎ接合によっ
て分離された、ドーピングされた半導体材料である場合
には、その基板を直接使用することができる。非半導体
の導電性基板（または、Ｐ−Ｎ接合のないドーピングさ
れた半導体基板）を電気素子から絶縁する場合には、絶
縁層を付着し、続いて陽極の導電層を付着する。

第1B図に示すように、電気的に絶縁可能なVMD素子を導
電性基板11上に形成する場合には、この導電性基板11上
に、絶縁性薄膜または絶縁体層12を付着する。その後、
導電性の薄膜または層である陽極層13（ドーピングされ
たポリシリコンでよい）を、絶縁体層12上に付着する。
導電性基板11の材料は、シリコン材料とすることができ
る。絶縁体層12は、導電性基板11のシリコン材料を酸化
することによって形成でき、あるいは当技術分野で既知
の他の手段によって付着することができる。導縁性基板
11または絶縁体層12用として同様に許容される他の材料
については、既に述べた。

基本的な基板構成を決定すると、その後のステップは同
じになることがあり得る。本発明を実施するための最善
の態様を説明するために、第1A図の基板構成を使用す
る。ただし、第1B図の基板構成を使用する場合であって
も、結果として同様の素子が得られるはずである。

第２図に示すように、たとえば陽極層13のドーピングさ
れたポリシリコンを酸化するか、あるいは絶縁性のガラ
ス層を付着するなどによって、導電性陽極層13の上にグ
リッド絶縁体層15を形成することができる。グリッド絶
縁体層15の上面に、グリッド導体層17を、前述の方法の
いずれかによって付着する。グリッド導体層17の材料
は、たとえば、ドーピングされたポリシリコンとするこ
とができるが、前述の他の材料を使用することも可能で
ある。

最終的な能動素子に所望される各制御電極構造ごとに、
この工程を繰り返して、追加の絶縁性または導電性の材
料を形成する。

次のステップは、第３図に示される真空孔または真空ス
ペース19の作成である。真空スペース19を、リソグラフ
ィによって画定し、当技術分野で周知の方法によってエ
ッチングする。真空スペース19のエッチングの形状は、
正方形、円形、楕円形などとすることができる。エッチ
ングされた真空スペース19の半径または最大横断面の半
幅が、陽極グリッド導体層17上に付着または形成される
層全体の厚さよりも小さくなければならない。異方性の
反応性イオン・エッチングRIEが好ましいエッチング方
法であるが、当技術分野で既知の他の方法を使用するこ
ともできる。垂直または垂直に近い孔の壁は、横方向エ
ッチングが最小である。このため、電極の孔が小さく一
定形に保たれ、また素子の占有する全面積が最小にな
る。この操作で、制御電極の導体層と絶縁体層のすべて
を貫通する孔が形成され、最終的には、各真空超小型電
子素子用の真空スペースがもたらされる。少なくとも陽
極層13の一部分が露出するまで、グリッド導体層17とグ
リッド絶縁体層15を貫通してエッチングを続ける。グリ
ッド材料またはグリッド絶縁体層15の残存材料があって
も、これが後の真空スペースのエッチングで除去される
場合には、真空スペース19が導電性材料または陽極層13
の上面まで延びる必要はない。使用されるベース層また
は基板は、孔または真空スペース19の適切な形成が可能
となるのに十分な厚さを有することに留意されたい。

第４図に示すように、十分な厚さの絶縁体層21を、第３
図のエッチングされた真空スペース19を塞ぐように共形
付着させて、カスプ23を形成する。この絶縁体層21は、
この説明では二酸化シリコン材料である。この絶縁体層
21は、たとえば、共形化学気相付着法（CVD）によって
形成できる。通常は共形CVD付着を使用するが、陽極酸
化などの他の方法、さらにはスパッタリングなどのかろ
うじて共形的といえる方法でも、許容できる結果を得る
ことができる。側壁の被覆が集中して真空スペース19を
塞ぐまで、付着を続ける。この集中によって、真空スペ
ース19の中心に自動的に位置合せされる、非常に細い集
中点を底部に有する対称形のカスプ23が形成される。

電子放出材料またはエミッタ層25は、この材料でカスプ
23を埋めることのできる何らかの手段によって付着され
る。この付着は、第５図に示すように、たとえば、CV
D、蒸着、昇華、スパッタリング、無電解付着またはメ
ッキによって行える。エミッタ層25は、この素子の動作
中に陰極として働き、鋭いエミッタ・ティップ27は、陰
極エミッタとして働く。エミッタ層25は、たとえばドー
ピングされたポリシリコンまたはタングステンを使用し
て形成できるが、前述の他の材料も使用可能である。

次に、エミッタ層25に、リソグラフィによって１つまた
は複数のアクセス孔29および30を形成し、第６図に示す
ように、絶縁体層21を露出させる。エッチングのアクセ
スを改善し、下記で説明するようにアンダカットを制御
するには、１素子あたり２つ以上の孔が望ましい。この
アクセス孔は、真空スペース19と部分的に重なるが、カ
スプ23には重ならない位置にある。

次に、絶縁体層21を選択的にエッチングして真空スペー
ス19から完全に除去し、いずれも導電性のエミッタ層2
5、グリッド導体層17および陽極層13を元のままに残
す。これによって、新しく生成された真空スペースまた
は孔または真空チャンバ39をまたぎ、露出した陽極層13
の上の鋭いエミッタ・ティップ27を支える、エミッタ層
25のブリッジ37が残される。選択的エッチングで、完成
した素子に損傷を与えずに、グリッド絶縁体層15をエッ
チングすることができる。この選択的エッチングは、単
一ステップの等方性（湿式またはプラズマ式）エッチン
グとすることができ、この結果、第7A図に示す完成素子
45が得られる。

第7A図の素子45は、グリッド導体層17内で自動的に位置
合せされ、陽極層13に直接対向するエミッタ・ティップ
27を備えた、機能的に許容できる三極管素子である。し
かしながら、これは、過剰な非機能的アンダカット40を
示し、素子の構造を弱体化するのみならず、素子を大き
くして回路密度に悪影響を与える。

２段エッチング方法を用いると、これらの不要な属性が
最小になる。最初に選択的異方性エッチングを使用し
て、第7B図に示すように、アンダカットなしに、真空ス
ペース19の底面までずっと絶縁体層21をエッチングす
る。これが可能なのは、アクセス孔29および30が真空ス
ペース19と重なっているためである。ブリッジ37の両側
に１つずつあるアクセス孔29および30を使用する時に
は、このエッチングによって、エミッタのブリッジ37の
下に、ウェブまたは薄い仕切壁31だけが残される。次に
選択的等方性エッチング（湿式またはプラズマ式）を使
用して、ブリッジ37の下から絶縁体の仕切壁31を除去
し、第８図に示されるように、鋭いエミッタ・ティップ
27を解放し、真空スペースまたはチェンバ39の開口部を
完成する。その結果他方の露出した絶縁体エッジ上に生
ずるアンダカット41は、仕切壁31が両側からエッチング
されるため、仕切壁31の厚さの半分に等しい量に制限さ
れる。その結果得られる完成した素子50を、第８図に示
す。

アクセス孔29および30が、第7B図に示すように２次元で
あること、ならびにアクセス孔29および30を作成するた
めのエッチングが、分離された孔を使用して行われ、し
たがって仕切壁31はまだ絶縁体層21の一部であり、ブリ
ッジ37はまだエミッタ層25の一部であることに留意され
たい。

ブリッジ37の下の材料の除去は、通常最後に行われる操
作であり、空間の汚染を最小にしたり、将来の加工材料
をその制限された区域から除去するという問題を回避す
るために行われる。

カスプ23によって成形された鋭いエミッタ・ティップ27
は、通常は、それ以上の処理を必要とせずに所望の小さ
な半径のティップを有するように制御することが可能で
ある。しかし、より小さなティップ半径が所望される場
合、または、特定の１組の望ましい材料、加工技術また
は処理条件で所望のティップ半径よりも大きな半径が生
じる場合には、ティップを尖らせることができる。この
尖鋭化処理（ティップ半径の縮小）は、たとえば、等方
性エッチングを用いてティップを低速エッチングする
か、あるいはティップを酸化した後に酸化物層を除去す
ることによって行うことができる。

三極管真空超小型電子素子45または50をもたらす上述の
処理は、他の構成の形成にも容易に適合させることがで
きる。以下の例に関する図面に、三極管素子50の生成に
使用されたものと同様の真空スペース19から絶縁体層21
を除去し、真空チェンバ39を生成するのに使用する２段
エッチング方法が示される。

第9A、9B、9Cおよび9D図は、本発明の教示に従って製造
された二極管の実施例をいくつか示す図である。二極管
加工シーケンスの１例は、グリッド絶縁体層15までの基
本的な三極管加工シーケンスから始まる。グリッド導体
層17は除かれている。通常なら二極管素子50を生じるは
ずの残りの工程ステップで、第9A図に示すように、VMD
二極管60が得られる。真空スペース19の破線で囲んだ部
分は、共形絶縁体層21に対する選択的エッチングがグリ
ッド絶縁体層15を腐食しない場合には中実であり、グリ
ッド絶縁体層15が選択的エッチング処理で腐食される場
合には、図のように失われる。

第9B図は、真空スペース19に類似した真空孔79を導電性
基板11内に直接エッチングすることによって製作でき
る、最も簡単な形態の二極管構造を示す図である。導電
性基板11は、真空孔79の形成が可能となるのに十分な厚
さでなければならない。共形工程は、絶縁体層21の付着
から始まり、前述と同様に続く。第9B図に示すように、
工程が完了すると、VMD二極管65が得られる。

同様に、陽極層13で被覆されている絶縁性基板10上に製
造できる二極管構造が、第9C図に開示されている。陽極
層13は、真空スペース19に類似した真空孔79の形成が可
能となるのに十分な厚さでなければならない。この処理
は、前述と同様に続き、完了時に、第9C図に示したVMD
二極管70が得られる。

本発明のもう１つの実施例を第9D図に示す。この場合
は、絶縁性基板10にまず真空孔79を形成し、その後、陽
極導電性材料または陽極層86を共形付着する。絶縁体層
21の共形付着から始まる前述の基本工程に従うと、最終
的に第9D図に示したVMD二極管75が得られる。

より複雑な真空超小型電子素子の様々な変形も、この基
本的三極管加工工程を拡張することによって生成でき
る。この変形の１例が、第10図に示したVMD五極管素子9
0である。VMD五極管素子90を生成するには、グリッド導
体層17を付着するまでは基本的三極管シーケンスに従
い、その後、グリッド導体層17の上にグリッド絶縁体層
93を付着するステップと、グリッド絶縁体層93の上にグ
リッド導体層94を付着するステップと、グリッド導体層
94の上にグリッド絶縁体層95を付着するステップと、グ
リッド絶縁体層95の上にグリッド導体層96を付着するス
テップを追加する。このステップで真空スペース19を生
成することによって基本的三極管加工工程を再開する。
この場合、真空スペース19は、導電性材料または陽極層
13の上面が露出するまで、すべての層を貫通してエッチ
ングされる。通常なら三極管素子50を生じるはずの基本
的な三極管加工工程シーケンスにこの点から従うと、VM
D五極管素子90が得られる。

上記の真空超小型電子素子を生成するのに使用した上記
の絶縁体層と導体層を使って、複数の電子素子または部
品を３次元的に絶縁または相互接続し、これらの素子の
製造と同時にこれらの素子の回路を集積することもでき
る。これは図には示さないが、導電層と絶縁層のそれぞ
れを付着した後、次のステップに進む前に、これらのそ
れぞれにリソグラフィによってパターン付けすることに
よって達成できる。導体材料を、絶縁が所望される場所
から除去し、アイランドとヴァイアを形成して、異なる
素子の間、素子とヴァイアの間および異なるヴァイアの
間の相互接続を形成する。絶縁体層は、下にある導電層
へのヴァイアの開口のパターンを用いて印刻することが
できる。スタッド（従来のいくつかの方法によって形成
される導電性プラグ）を形成することによって実際のヴ
ァイアの接続を行うことができ、また次の導電層を直接
ブランケット付着することによってヴァイア接続を埋め
て、構造を貫く垂直の相互接続経路を作成することもで
きる。

エミッタ・レベル上に作成される相互接続パターンは、
アクセス孔29および30の作成と同時に作ることができる
が、それらの下の絶縁体は、真空スペースのエッチング
時にエッチングされるので、これらの相互接続のアンダ
カットが、これらの特徴形状の寸法に対する制限を表
す。２段エッチングによって、素子自体の場合と全く同
様にこのアンダカットを非常に小さくすることができる
が、この方法をさらに改善すれば、真空素子領域以外の
すべての場所のアンダカットを除去できる。これを達成
するには、別のまたは第２のリソグラフィ・ステップを
使用して、エミッタ・レベルの絶縁、相互接続およびア
クセス孔を形成する。リソグラフィによって第２のパタ
ーン付けを行って、相互接続と絶縁の特徴形状のすべて
を保護し、アクセス孔だけを露出させる。続いて前述の
２段エッチングを用いて真空スペースをエッチングする
と、発生する少量のアンダカットは、真空スペース領域
だけに限られる。

絶縁体と導体の多数の組合せが、前述の製造手順と素子
構造に使用できる。特定の応用分野では、抵抗率、誘電
率、温度安定性、物理的強度その他、特別の材料特性が
指定されるかもしれないが、一般には、両立性のための
基本要件が３つある。第１に、材料は、特定の製造方式
において、ある材料の組合せを制限する可能性のある、
製造に必要な工程と両立しなければならない。第２に、
隣接する層の間に十分な接着力が必要である。第３に、
材料は、安定でなければならず、通常は中真空ないし高
真空である、真空素子の動作環境を汚染してはならな
い。この最後の要件は、これらの素子の一部が、最高１
気圧またはそれ以上の気圧のHeなどのイオン化電位の高
い気体中で動作できるかもしれないので、いくぶん緩い
要件である。上記の動作が可能となるのは、素子の寸法
が徴視的であるため、経路長が非常に小さくなり、低い
抽出電圧の使用が可能になるためである。

Claims (14)

【特許請求の範囲】
1. 【請求項１】ａ）少なくとも１つの導電性材料を有する
   基板に、少なくとも１つの孔を設けるステップと、 ｂ）少なくとも１つの材料でカスプを形成するのに十分
   なだけ上記孔の少なくとも一部分を埋めるステップと、 ｃ）電界の影響下で電子を放出できる材料の少なくとも
   １つの層を付着し、上記カスプの少なくとも一部分を埋
   めてティップを形成するステップと、 ｄ）少なくとも１つのアクセス孔を設けて、カスプの下
   側の材料の除去を容易にするステップと、 ｅ）上記電子放出材料の上記ティップの少なくとも一部
   分と、上記基板の上記導電性材料の少なくとも一部分と
   を露出するために、上記カスプの下側の材料を除去し、
   これによって、少なくとも１つの集積真空超小型電子素
   子を形成するステップと を含む、少なくとも１つの集積真空超小型電子素子を作
   成する方法。
2. 【請求項２】上記基板が、少なくとも１つの絶縁性の層
   からなり、上記絶縁性の層が、上記導電性材料と上記電
   子放出材料とを分離することを特徴とする、請求項１に
   記載の集積真空超小型電子素子を作成する方法。
3. 【請求項３】上記基板が、多層構造からなることを特徴
   とする、請求項１に記載の集積真空超小型電子素子を作
   成する方法。
4. 【請求項４】上記多層構造が、絶縁性材料と導電性材料
   の交互の層からなることを特徴とする、請求項３に記載
   の集積真空超小型電子素子を作成する方法。
5. 【請求項５】上記カスプを作成する材料が、共形付着さ
   れることを特徴とする、請求項１に記載の集積真空超小
   型電子素子を作成する方法。
6. 【請求項６】上記カスプを形成する材料が、絶縁性材料
   であることを特徴とする、請求項１に記載の集積真空超
   小型電子素子を作成する方法。
7. 【請求項７】上記カスプを形成する材料が、多層からな
   ることを特徴とする、請求項１に記載の集積真空超小型
   電子素子を作成する方法。
8. 【請求項８】上記電子放出材料の付着の前に、バリア層
   が形成されることを特徴とする、請求項１に記載の集積
   真空超小型電子素子を作成する方法。
9. 【請求項９】上記バリア層が、選択的に除去されること
   を特徴とする、請求項８に記載の集積真空超小型電子素
   子を作成する方法。
10. 【請求項１０】上記ティップが、電子放出材料を用いて
    被覆されることを特徴とする、請求項１に記載の集積真
    空超小型電子素子を作成する方法。
11. 【請求項１１】ａ）基板内に少なくとも１つの孔を設け
    るステップと、 ｂ）少なくとも１つの絶縁性材料を付着し、上記孔を埋
    めてカスプを形成するステップと、 ｃ）電界の影響の下で電子を放出できる材料の少なくと
    も１つの層を付着し、上記カスプの少なくとも一部を埋
    めたティップを形成するステップと、 ｄ）少なくとも１つのアクセス孔を設けて、カスプの下
    側の材料の除去を容易にするステップと、 ｅ）上記アクセス孔を介して、上記孔内のすべての上記
    材料を除去し、上記電子放出材料の上記ティップの少な
    くとも一部分と、上記基板内の上記導電性材料の少なく
    とも一部分とを露出し、それによって、少なくとも１つ
    の集積真空超小型電子素子を形成するステップと を含む、少なくとも１つの集積真空超小型電子素子を作
    成する方法。
12. 【請求項１２】電界放出ティップと、チェンバに通じる
    少なくとも１つのアクセス孔とを有する電子放出材料を
    含み、上記電界放出ティップが、上記チェンバ内にあ
    り、かつカスプを有し、上記カスプが少なくとも１つの
    材料で上記電界放出ティップから分離されている陽極に
    対向することを特徴とする、集積真空超小型電子素子。
13. 【請求項１３】さらに、電子放出層のティップ側に、上
    記ティップを露出させるために選択的に除去される少な
    くとも１つのバリア層を含む、請求項12に記載の集積真
    空超小型電子素子。
14. 【請求項１４】上記ティップが、電子放出材料の被覆を
    有することを特徴とする、請求項12に記載の集積真空超
    小型電子素子。