[go: up one dir, main page]

TW201631749A - 薄膜電晶體基板及其顯示面板 - Google Patents

薄膜電晶體基板及其顯示面板 Download PDF

Info

Publication number
TW201631749A
TW201631749A TW104105516A TW104105516A TW201631749A TW 201631749 A TW201631749 A TW 201631749A TW 104105516 A TW104105516 A TW 104105516A TW 104105516 A TW104105516 A TW 104105516A TW 201631749 A TW201631749 A TW 201631749A
Authority
TW
Taiwan
Prior art keywords
layer
planarization
active
gate
insulating layer
Prior art date
Application number
TW104105516A
Other languages
English (en)
Other versions
TWI560857B (en
Inventor
李冠鋒
Original Assignee
群創光電股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 群創光電股份有限公司 filed Critical 群創光電股份有限公司
Priority to TW104105516A priority Critical patent/TWI560857B/zh
Priority to US15/001,701 priority patent/US9673228B2/en
Publication of TW201631749A publication Critical patent/TW201631749A/zh
Application granted granted Critical
Publication of TWI560857B publication Critical patent/TWI560857B/zh

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/60Insulated-gate field-effect transistors [IGFET]
    • H10D30/67Thin-film transistors [TFT]
    • H10D30/674Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441Interconnections, e.g. scanning lines
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/451Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by the compositions or shapes of the interlayer dielectrics
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices

Landscapes

  • Thin Film Transistor (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)

Abstract

本發明提供之顯示面板,包括:基板;第一金屬層,位於基板上,包括閘極,以及連接閘極的閘極線;第一絕緣層,位於第一金屬層上;平坦化層,位於第一絕緣層上;開口,由平坦化層的側壁與第一絕緣層的表面所定義,開口與閘極重疊;主動層,位於開口與平坦化層上;以及第二金屬層,位於主動層上,包括接觸主動層的源極,以及連接源極的資料線;其中平坦化層與第一絕緣層位於資料線與閘極線之間。

Description

薄膜電晶體基板及其顯示面板
本發明有關於薄膜電晶體,且特別是有關於薄膜電晶體基板以及顯示器。
目前的薄膜電晶體基板製程中,在形成閘極與閘極線後,即定義主動層對應閘極,以作為通道層。接著形成另一金屬層,其包含主動層兩側上的源極與汲極,以及連接至源極的資料線。上述資料線與資料線重疊處僅隔有閘極介電層。為了降低薄膜電晶體的驅動電流,需減少閘極介電層的厚度。然而閘極介電層越薄,資料線與閘極線之間的電容越大而增加兩者交會處的負擔。換言之,上述結構無法同時降低薄膜電晶體的驅動電流與降低資料線與閘極線之間的電容。
綜上所述,目前亟需新的薄膜電晶體基板,以期在降低薄膜電晶體的驅動電流時,亦可降低降低資料線與閘極線之間的電容。
本發明一實施例提供之顯示面板,包括:基板;第一金屬層,位於基板上,包括閘極,以及連接閘極的閘極線;第一絕緣層,位於第一金屬層上;平坦化層,位於第一絕緣層上; 開口,由平坦化層的側壁與第一絕緣層的表面所定義,開口與閘極重疊;主動層,位於平坦化層上且覆蓋開口;以及第二金屬層,位於主動層上,包括接觸主動層的源極,以及連接源極的資料線;其中平坦化層與第一絕緣層位於資料線與閘極線之間。
本發明一實施例提供之薄膜電晶體基板,包括:基板;第一金屬層,位於基板上,包括閘極,以及連接閘極的閘極線;第一絕緣層,位於第一金屬層上;平坦化層,位於第一絕緣層上;開口,由平坦化層的側壁與第一絕緣層的表面所定義,開口與閘極重疊;主動層,位於平坦化層上且覆蓋開口;以及第二金屬層,位於主動層上,包括接觸主動層的源極,以及連接源極的資料線;其中平坦化層與第一絕緣層位於資料線與閘極線之間。
10‧‧‧基板
11‧‧‧閘極線
11A‧‧‧閘極
13、51‧‧‧絕緣層
15、15’‧‧‧平坦化層
17‧‧‧開口
19‧‧‧主動層
19’‧‧‧金屬氧化物導體層
21‧‧‧資料線
21A‧‧‧源極
21B‧‧‧汲極
31‧‧‧蝕刻停止層
33、103‧‧‧接觸孔
101‧‧‧保護層
1401‧‧‧薄膜電晶體基板
1403‧‧‧顯示介質
1405‧‧‧對向基板
第1A至1D圖係本發明一實施例中,薄膜電晶體基板的製程剖視圖。
第2A至2D圖係對應第1A至1D圖之上視圖。
第3A至3C圖係本發明一實施例中,薄膜電晶體基板的製程剖視圖。
第4A至4C圖係對應第3A至3C圖之上視圖。
第5A及5B圖係本發明實施例中,薄膜電晶體基板的剖視圖。
第6A至6B圖係本發明一實施例中,薄膜電晶體基板的製程剖視圖。
第7A至7B圖係對應第6A至6B圖之上視圖。
第8A至8C圖係本發明一實施例中,薄膜電晶體基板的製程剖 視圖。
第9A至9C圖係對應第8A至8C圖之上視圖。
第10A至10D圖係本發明一實施例中,薄膜電晶體基板的製程剖視圖。
第11A至11D圖係對應第10A至10D圖之上視圖。
第12A至12D圖係本發明一實施例中,薄膜電晶體基板的製程剖視圖。
第13A至13D圖係對應第12A至12D圖之上視圖。
第14圖係本發明一實施例中,顯示器之示意圖。
第1A至1D圖係本發明一實施例中,薄膜電晶體基板的製程剖視圖。第1A至1D圖分別為第2A至2D圖等上視圖之虛線處的剖視圖。值得注意的是,薄膜電晶體基板之製程亦可由其他方式完成,並不限於下述步驟。此外,在形成薄膜電晶體基板之前、之中、或之後可進行其他額外步驟,以定義其他層狀物於薄膜電晶體基板之中或之上。首先,形成金屬層於基板10上,再圖案化金屬層以定義閘極線11及與其相連之閘極11A。在本發明一實施例中,基板10可為玻璃、塑膠、或其他常見之基板材料。在本發明一實施例中,金屬層可為鉬、鋁、銅、鈦等單層或多層組合的金屬或合金,其形成方法可為物理氣相沉積法(PVD)、濺鍍法、或類似方法。圖案化金屬層的方法可為微影製程與蝕刻製程。微影製程包含下述步驟:塗佈光阻如旋塗法、軟烘烤、對準光罩、曝光、曝光後烘烤、顯影、沖洗、乾燥如硬烘烤、其他合適製程、或上述之組合。此外,微影製程之曝光步驟可改用其他方法,比 如無光罩微影、電子束直寫、或離子束直寫。在微影製程後,可進行蝕刻製程如乾蝕刻、濕蝕刻、或上述之組合以圖案化金屬層。在蝕刻製程後可移除光阻圖案,其方法可為灰化、剝除、或上述之組合。
接著依序形成絕緣層13與平坦化層15於閘極線11與閘極11A上。絕緣層13可為有機矽氧化合物,或無機材質如氮化矽、氧化矽、氮氧化矽、碳化矽、氧化鋁、氧化鉿、或上述材質之多層結構,其形成方法可為化學氣相沉積法(CVD)如電漿增強式CVD(PECVD)、低壓CVD(LPCVD)、次常壓CVD(SACVD)、物理氣相沉積(PVD)、或類似技術。在本發明一實施例中,絕緣層13之厚度介於100Å~5000Å之間。若絕緣層13之厚度過薄,則電晶體充電能力雖高但閘極絕緣層漏電過高。若絕緣層13之厚度過厚,則電晶體充電能力過低。在本發明一實施例中,平坦化層15可為有機絕緣層材料、或無機絕緣層材料,其形成方法可為物理性沉積或是化學氣相沉積。在本發明一實施例中,平坦化層15之組成不同於絕緣層13。在本發明一實施例中,平坦化層15之厚度介於5000Å~30000Å之間。若平坦化層15之厚度過薄,則後續形成之資料線與閘極線11之間的距離過短,而無法有效降低資料線與閘極線11之間的電容。若平坦化層15之厚度過厚,則影響其圖案化難易度。在這必需說明的是,第2A圖之上視圖省略了絕緣層13與平坦化層15以簡化圖式。
接著如第1B與2B圖所示,圖案化平坦化層15以形成開口17,以露出對應閘極11A之絕緣層13的上表面。上述形成開口17的方法可為微影製程與蝕刻製程如前述,在此不贅述。
接著如第1C與2C圖所示,形成主動層於上述結構後,圖案化主動層以定義主動層19於開口17之側壁與底部。如第1C圖所示,主動層19可略大於開口17,即延伸至部份平坦化層15的表面上。在本發明一實施例中,主動層19可為多晶矽或金屬氧化物半導體如銦鎵鋅氧化物(IGZO)。主動層之形成方法可為CVD如PECVD、LPCVD、或SACVD、物理與氣相沉積(PVD)、溶液合成方式沉積、或類似方法。值得注意的是,當主動層19為金屬氧化物半導體時,平坦化層15不可為氮化矽或富含氫的絕緣材料,以避免在製程中將位於開口17之側壁與底部的主動層19轉換為導體。圖案化主動層的方法可為微影製程與蝕刻製程如前述,在此不贅述。
接著如第1D與2D圖所示,形成金屬層於上述結構上,再圖案化金屬層以定義資料線21、源極21A、與汲極21B。在本發明一實施例中,上述金屬層可為鉬、鋁、銅、鈦等單層或多層組合的金屬或合金,其形成方法可為物理氣相沉積(PVD)或濺鍍。圖案化金屬層的方法可為微影製程與蝕刻製程如前述,在此不贅述。上述資料線21與閘極線11重疊處隔有平坦化層15與絕緣層13。上述源極21A連接至資料線21。源極21A與汲極21B分別位於開口17之相反側壁上的主動層19上且彼此不相連。值得注意的是,若源極21A與汲極21B只位於平坦化層15上的部份主動層19上而未延伸至開口17之側壁上的主動層19上,則主動層19的通道長度(channel length)將過長而難以驅動。
第3A至3C圖係本發明一實施例中,薄膜電晶體基板的製程剖視圖。第3A至3C圖分別為第4A至4C圖等上視圖之虛線 處的剖視圖。在完成第1C及2C圖之結構後,形成蝕刻停止層31於其上以形成第3A與4A圖所示之結構。在本發明一實施例中,蝕刻停止層31可為氧化矽、氧化鋁、氧化鈦等無機絕緣層,其形成方法可為化學氣相沉積、原子層沉積、物理沉積等方法。在本發明一實施例中,蝕刻停止層31之厚度介於500Å~3000Å之間。若蝕刻停止層31之厚度過薄,則對於主動層保護能力不夠。若蝕刻停止層31之厚度過厚,則影響製程時間及圖案化難度增加。在這必需說明的是,第3A圖之上視圖省略了絕緣層13、平坦化層15、與蝕刻停止層31以簡化圖式。
接著如第3B與4B圖所示,圖案化蝕刻停止層31以形成接觸孔33,以露出開口17之側壁上的主動層19與開口17之底部上的部份主動層19。上述形成接觸孔33的方法可為微影製程與蝕刻製程如前述,在此不贅述。
接著如第3C與4C圖所示,形成金屬層於上述結構上,再圖案化金屬層以定義資料線21、源極21A、與汲極21B。上述金屬層之組成與形成方法同前述,且圖案化金屬層的方法可為微影製程與蝕刻製程如前述,在此不贅述。上述資料線21與閘極線11重疊處隔有蝕刻停止層31、平坦化層15、與絕緣層13。上述源極21A連接至資料線21。源極21A與汲極21B經由接觸孔33,分別接觸位於開口17之相反側壁上的主動層19且彼此不相連。此實施例之資料線21與閘極線11之間相隔的層狀物更多,因此可進一步降低兩者之間的電容。另一方面,開口17底部之源極21A與汲極21B之間隔有蝕刻停止層31,可進一步避免因製程誤差造成兩者電性相連。
第5A圖係本發明一實施例中,薄膜電晶體基板的剖視圖。第5A圖中的結構與第1D圖之結構類似,差異在形成開口17後與形成主動層19前,先形成另一絕緣層51。絕緣層51與主動層19之間具有較佳的界面性質。在本發明一實施例中,絕緣層51可為氧化矽、氧化鋁、或氧化鈦,其形成方法可為化學氣相沉積、原子層沉積、或物理性沉積等方法。在本發明一實施例中,絕緣層51之厚度介於100Å~5000Å之間。若絕緣層51之厚度過薄,則絕緣層漏電過高。若絕緣層51之厚度過厚,則影響電晶體充電能力。
第5B圖係本發明一實施例中,薄膜電晶體基板的剖視圖。第5B圖中的結構與第3C圖之結構類似,差異在形成開口17後與形成主動層19前,先形成另一絕緣層51。絕緣層51與主動層19之間具有較佳的界面性質。至於絕緣層51之組成、形成方法、與厚度同前述,在此不贅述。
第6A至6B圖係本發明一實施例中,薄膜電晶體基板的製程剖視圖。第6A至6B圖分別為第7A至7B圖等上視圖之虛線處的剖視圖。第6A圖之結構與第1C圖之結構類似,差異在第6A圖之主動層19為金屬氧化物半導體如IGZO,其包含有位於開口17之底部上的第一部分,以及位於平坦化層15上的第二部分,且第1C圖之平坦化層15改為可將金屬氧化物半導體轉換為導體之平坦化層15’。在本發明一實施例中,平坦化層15’為氮化矽或富含氫的絕緣層,其氫含量需大於10原子%。如此一來,形成於平坦化層15’上的主動層19的第二部分將轉換為金屬氧化物導體層19’。在這必需說明的是,第7A圖之上視圖省略了絕緣層13與平坦化層15’以簡化圖式。
接著如第6B與7B圖所示,形成金屬層於上述結構上,再圖案化金屬層以定義資料線21、源極21A、與汲極21B。上述金屬層之組成與形成方法同前述,且圖案化金屬層的方法可為微影製程與蝕刻製程如前述,在此不贅述。上述資料線21與閘極線11重疊處隔有平坦化層15’與絕緣層13。上述源極21A連接至資料線21。源極21A與汲極21B分別位於主動層19兩側之金屬氧化物導體層19’上且彼此不相連。由於平坦化層15’上的主動層19已被轉換為金屬氧化物導體層19’,源極21A與汲極21B只需接觸平坦化層15’上的金屬氧化物導體層19’,而不需延伸至開口17中,可進一步縮小開口17的尺寸並避免因製程誤差造成兩者電性相連。
第8A至8C圖係本發明一實施例中,薄膜電晶體基板的製程剖視圖。第8A至8C圖分別為第9A至9C圖等上視圖之虛線處的剖視圖。在完成第6A與7A圖之結構後,形成蝕刻停止層31於其上以形成第8A與9A圖所示之結構。蝕刻停止層31之組成、形成方法、與厚度同前述,在此不贅述。在這必須說明的是,第9A圖之上視圖省略了絕緣層13、平坦化層15’、與蝕刻停止層31以簡化圖式。
接著如第8B與9B圖所示,圖案化蝕刻停止層31以形成接觸孔81,以露出平坦化層15’上的金屬氧化物導體層19’。上述形成接觸孔81的方法可為微影製程與蝕刻製程如前述,在此不贅述。
接著如第8C與9C圖所示,形成金屬層於上述結構上,再圖案化金屬層以定義資料線21、源極21A、與汲極21B。上述金屬層之組成與形成方法同前述,且圖案化金屬層的方法可為 微影製程與蝕刻製程如前述,在此不贅述。上述資料線21與閘極線11重疊處隔有蝕刻停止層31、平坦化層15’、與絕緣層13。上述源極21A連接至資料線21。源極21A與汲極21B經由接觸孔81,分別接觸位於開口17之相反兩側上的平坦化層15’上的金屬氧化物導體層19’且彼此不相連。此實施例之資料線21與閘極線11之間相隔的層狀物更多,因此可進一步降低兩者之間的電容。另一方面,源極21A與汲極21B不需延伸至開口17中,可進一步縮小開口17的尺寸並避免因製程誤差造成兩者電性相連。
第10A至10D圖係本發明一實施例中,薄膜電晶體基板的製程剖視圖。第10A至10D圖分別為第11A至11D圖等上視圖之虛線處的剖視圖。在完成第3A圖之結構後圖案化蝕刻停止層31,至少保留蝕刻停止層31於開口17之底部的主動層19上如第10A圖所示。在這必需說明的是,第11A圖之上視圖省略了絕緣層13與平坦化層15以簡化圖式。
接著如第10B圖所示,沉積保護層101於上述結構上。在此實施例中,主動層19為金屬氧化物半導體。上述蝕刻停止層31與絕緣層13不可為氮化矽或富含氫的絕緣層,以避免將開口17底部的主動層19轉換為導體。上述保護層101為氮化矽或富含氫的絕緣層,其形成方法可為化學氣相沉積或物理性沉積等方法。上述保護層101可使開口17底部以外的其他主動層19轉換為金屬氧化物導體層19’。
接著如第10C與11C圖所示,形成接觸孔103穿過保護層101,以露出平坦化層15上的金屬氧化物導體層19’。上述形成接觸孔103的方法可為微影製程與蝕刻製程如前述,在此不贅述。
接著如第10D與11D圖所示,形成金屬層於上述結構上,再圖案化金屬層以定義資料線21、源極21A、與汲極21B。上述金屬層之組成與形成方法同前述,且圖案化金屬層的方法可為微影製程與蝕刻製程如前述,在此不贅述。上述資料線21與閘極線11重疊處隔有保護層101、平坦化層15、與絕緣層13。上述源極21A連接至資料線21。源極21A與汲極21B經由接觸孔103分別接觸兩側之金屬氧化物導體層19’上且彼此不相連。由於保護層101與開口17底部之間具有蝕刻停止層31,可避免將開口17底部的主動層19轉換為導體。
第12A至12D圖係本發明一實施例中,薄膜電晶體基板的製程剖視圖。第12A至12D圖分別為第13A至13D圖等上視圖之虛線處的剖視圖。在完成第3A圖之結構後圖案化蝕刻停止層31,以保留蝕刻停止層31於開口17之底部的主動層19上,以及主動層19以外的其他區域上,如第12A與13A圖所示。在這必需說明的是,第13A圖之上視圖省略了絕緣層13與平坦化層15以簡化圖式。
接著如第12B圖所示,沉積保護層101於上述結構上。在此實施例中,主動層19為金屬氧化物半導體。上述蝕刻停止層31與絕緣層13不可為氮化矽或富含氫的絕緣層,以避免將開口17底部的主動層19轉換為導體。上述保護層101為氮化矽或富含氫的絕緣層,其形成方法可為化學氣相沉積或物理性沉積等方法。上述保護層101可使開口17底部以外的其他主動層19轉換為金屬氧化物導體層19’。
接著如第12C與13C圖所示,圖案化保護層101以形成 接觸孔103,以露出平坦化層15上的金屬氧化物導體層19’。上述形成接觸孔103的方法可為微影製程與蝕刻製程如前述,在此不贅述。
接著如第12D與13D圖所示,形成金屬層於上述結構上,再圖案化金屬層以定義資料線21、源極21A、與汲極21B。上述金屬層之組成與形成方法同前述,且圖案化金屬層的方法可為微影製程與蝕刻製程如前述,在此不贅述。上述資料線21與閘極線11重疊處隔有保護層101、蝕刻停止層31、平坦化層15、與絕緣層13。上述源極21A連接至資料線21。源極21A與汲極21B經由接觸孔103分別接觸兩側之金屬氧化物導體層19’且彼此不相連。此實施例之資料線21與閘極線11之間相隔的層狀物更多,因此可進一步降低兩者之間的電容。
上述第1D、3C、5A、5B、6B、8C、10D、與12D圖所示之薄膜電晶體基板之汲極21B可進一步與畫素電極相連,以控制畫素區的明暗。畫素區可進一步包含共同電極。上述畫素電極與共同電極的設計常見於薄膜電晶體基板,在此不贅述。
第14圖係本發明一實施例之顯示器的剖面圖。在第14圖中,顯示器包括薄膜電晶體基板1401、對向基板1405以及夾於薄膜電晶體基板1401與對向基板1405之間的顯示介質1403。薄膜電晶體基板1401可為第1D、3C、5A、5B、6B、8C、10D、或12D圖所示之薄膜電晶體基板,顯示介質1030可為液晶層或有機發光層。對向基板1020可為彩色濾光基板或是透明基板。
10‧‧‧基板
11‧‧‧閘極線
11A‧‧‧閘極
13‧‧‧絕緣層
15‧‧‧平坦化層
17‧‧‧開口
19‧‧‧主動層
21‧‧‧資料線
21A‧‧‧源極
21B‧‧‧汲極

Claims (13)

  1. 一種顯示面板,包括:一基板;一第一金屬層,位於該基板上,包括一閘極,以及一連接該閘極的閘極線;一第一絕緣層,位於該第一金屬層上;一平坦化層,位於該第一絕緣層上;一開口,由該平坦化層的側壁與該第一絕緣層的表面所定義,該開口與該閘極重疊;一主動層,位於該平坦化層上且覆蓋該開口;以及一第二金屬層,位於該主動層上,包括接觸該主動層的一源極,以及一連接該源極的資料線;其中該平坦化層與該第一絕緣層位於該資料線與該閘極線之間。
  2. 如申請專利範圍第1項所述之顯示面板,其中,該第二金屬層接觸該開口上的該主動層。
  3. 如申請專利範圍第2項所述之顯示面板,更包括一第二絕緣層,位於該平坦化層上,且該主動層位於該第二絕緣層上,且該第二絕緣層、該平坦化層、與該第一絕緣層位於該資料線與該閘極線之間。
  4. 如申請專利範圍第2項所述之顯示面板,更包括一蝕刻停止層,位於該主動層與該平坦化層上,且該蝕刻停止層 具有多個接觸孔露出該開口上的部份該主動層,其中該源極經由該些接觸孔之一接觸該主動層,其中該蝕刻停止層、該平坦化層、與該第一絕緣層位於該資料線與該閘極線之間。
  5. 如申請專利範圍第4項所述之顯示面板,更包括一第二絕緣層,位於該平坦化層上,且該主動層位於該第二絕緣層上,且該蝕刻停止層、該第二絕緣層、該平坦化層、與該第一絕緣層位於該資料線與該閘極線之間。
  6. 如申請專利範圍第1項所述之顯示面板,其中,該主動層包含一位於該第一絕緣層的表面上的第一部分,以及一位於該平坦化層上的第二部分,其中,該第二金屬層接觸該主動層的第二部分。
  7. 如申請專利範圍第6項所述之顯示面板,其中該平坦化層係由氮化矽或富含氫的絕緣材料所組成。
  8. 如申請專利範圍第6項所述之顯示面板,更包括一蝕刻停止層,位於該主動層與該平坦化層上,且該蝕刻停止層具有多個接觸孔露出部份該主動層的第二部分,其中該源極經由該些接觸孔之一接觸該主動層的第二部分,其中該蝕刻停止層、該平坦化層、與該第一絕緣層位於該資料線與該閘極線之間。
  9. 如申請專利範圍第6項所述之顯示面板,更包括:一蝕刻停止層,位於該主動層上;以及 一保護層,位於該蝕刻停止層、該主動層的第二部分、與該平坦化層上,且該保護層具有多個接觸孔露出部份該主動層的第二部分,該源極經由該些接觸孔之一接觸該主動層的第二部分;其中該保護層、該平坦化層、與該第一絕緣層位於該資料線與該閘極線之間。
  10. 如申請專利範圍第9項所述之顯示面板,其中該保護層係由氮化矽或富含氫的絕緣材料所組成。
  11. 如申請專利範圍第9項所述之顯示面板,其中該蝕刻停止層更位於該平坦化層上,且該保護層、該蝕刻停止層、該平坦化層、與該第一絕緣層位於該資料線與該閘極線之間。
  12. 如申請專利範圍第1項所述之顯示面板,更包括:一對向基板;以及一顯示介質,位於該基板與該對向基板之間。
  13. 一種薄膜電晶體基板,包括:一基板;一第一金屬層,位於該基板上,包括一閘極,以及一連接該閘極的閘極線;一第一絕緣層,位於該第一金屬層上;一平坦化層,位於該第一絕緣層上;一開口,由該平坦化層的側壁與該第一絕緣層的表面所定義,該開口與該閘極重疊; 一主動層,位於該平坦化層上且覆蓋該開口;以及一第二金屬層,位於該主動層上,包括接觸該主動層的一源極,以及一連接該源極的資料線;其中該平坦化層與該第一絕緣層位於該資料線與該閘極線之間。
TW104105516A 2015-02-17 2015-02-17 Thin film transistor substrate and display panel comprising the same TWI560857B (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW104105516A TWI560857B (en) 2015-02-17 2015-02-17 Thin film transistor substrate and display panel comprising the same
US15/001,701 US9673228B2 (en) 2015-02-17 2016-01-20 Display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW104105516A TWI560857B (en) 2015-02-17 2015-02-17 Thin film transistor substrate and display panel comprising the same

Publications (2)

Publication Number Publication Date
TW201631749A true TW201631749A (zh) 2016-09-01
TWI560857B TWI560857B (en) 2016-12-01

Family

ID=56622534

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104105516A TWI560857B (en) 2015-02-17 2015-02-17 Thin film transistor substrate and display panel comprising the same

Country Status (2)

Country Link
US (1) US9673228B2 (zh)
TW (1) TWI560857B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI791182B (zh) * 2019-12-31 2023-02-01 南韓商樂金顯示科技股份有限公司 薄膜電晶體、其製造方法以及包含其之顯示設備

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI560857B (en) * 2015-02-17 2016-12-01 Innolux Corp Thin film transistor substrate and display panel comprising the same

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6265249B1 (en) * 1994-03-01 2001-07-24 Industrial Technology Research Institute Method of manufacturing thin film transistors
US5721164A (en) * 1996-11-12 1998-02-24 Industrial Technology Research Institute Method of manufacturing thin film transistors
TWI272556B (en) * 2002-05-13 2007-02-01 Semiconductor Energy Lab Display device
KR100960687B1 (ko) * 2003-06-24 2010-06-01 엘지디스플레이 주식회사 구리(또는 구리합금층)를 포함하는 이중금속층을 일괄식각하기위한 식각액
US8168980B2 (en) * 2006-02-24 2012-05-01 Sharp Kabushiki Kaisha Active matrix substrate, display device, television receiver, manufacturing method of active matrix substrate, forming method of gate insulating film
JP5477523B2 (ja) * 2006-06-15 2014-04-23 三国電子有限会社 低コスト大画面広視野角高速応答液晶表示装置
TWI606593B (zh) * 2008-11-28 2017-11-21 半導體能源研究所股份有限公司 半導體裝置和其製造方法
JP2010206154A (ja) * 2009-02-09 2010-09-16 Hitachi Displays Ltd 表示装置
TWI471663B (zh) * 2012-10-15 2015-02-01 Au Optronics Corp 顯示面板
KR102086422B1 (ko) * 2013-03-28 2020-03-10 삼성디스플레이 주식회사 표시패널 및 이의 제조방법
TWI560857B (en) * 2015-02-17 2016-12-01 Innolux Corp Thin film transistor substrate and display panel comprising the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI791182B (zh) * 2019-12-31 2023-02-01 南韓商樂金顯示科技股份有限公司 薄膜電晶體、其製造方法以及包含其之顯示設備

Also Published As

Publication number Publication date
US9673228B2 (en) 2017-06-06
US20160240559A1 (en) 2016-08-18
TWI560857B (en) 2016-12-01

Similar Documents

Publication Publication Date Title
JP6437574B2 (ja) 薄膜トランジスタおよびその製造方法、アレイ基板、並びに表示装置
CN109509707B (zh) 显示面板、阵列基板、薄膜晶体管及其制造方法
US8748320B2 (en) Connection to first metal layer in thin film transistor process
US9741751B2 (en) Array substrate fabricating method
JP2012089814A (ja) 表示装置及びその製造方法
CN105990332B (zh) 薄膜晶体管基板及其显示面板
CN104241296B (zh) 一种阵列基板及其制作方法和显示装置
JP2014140033A (ja) 薄膜トランジスタ及びアレイ基板の製造方法
WO2016065780A1 (zh) 显示基板及其制作方法、显示装置
WO2016078169A1 (zh) 薄膜晶体管的制造方法
US11424337B2 (en) Array substrate, manufacturing method thereof, and display panel
US10249654B1 (en) Manufacturing method of top-gate TFT and top-gate TFT
CN109037241B (zh) Ltps阵列基板及其制造方法、显示面板
TWI569423B (zh) 薄膜電晶體基板與顯示器
TW201631749A (zh) 薄膜電晶體基板及其顯示面板
CN104681626A (zh) 氧化物薄膜晶体管及其制作方法、阵列基板
TWI609496B (zh) 薄膜電晶體及其製作方法
CN112271189B (zh) 一种显示基板及其制作方法和显示装置
US9142654B2 (en) Manufacturing method of oxide semiconductor thin film transistor
CN102830531B (zh) Tft阵列基板、制造方法及液晶显示装置
JP6829775B2 (ja) 薄膜トランジスタ及びその製造方法、表示パネル
US20210217783A1 (en) Transistor arrays
US11037801B2 (en) Fabrication methods of patterned metal film layer, thin film transistor and display substrate
CN101315909A (zh) 像素结构的制作方法
TWI658311B (zh) 電連接結構及其製作方法、tft陣列基板及其製備方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees