JP5477523B2 - 低コスト大画面広視野角高速応答液晶表示装置 - Google Patents

Description

本発明はハーフトーン露光法を用いて作られた大画面広視野角液晶表示装置に関するものである。

ＭＶＡモード垂直配向方式液晶表示装置において液晶分子の配向方向を制御する機構として、配向方向制御電極が特開平０７−２３００９７と特開平１１−１０９３９３と特開２００１−０４２３４７が開示されている。

従来の配向方向制御電極を用いた液晶パネルの構造は小さな画素に対応したものであり配向方向制御電極は１種類しか用いておらず、画素電極のフリンジフィールド効果を用いているため画素が大きくなってきた時には、利用することができないものであった。

現在主流になっているＭＶＡモード用垂直配向方式液晶表示装置では、ＣＦ基板側に配向方向制御用のバンプや、スリット電極が用いられているが、この方式ならば画素が大きくなっても対応することができるが、ＣＦ基板のコストが高くなり、低価格の大画面液晶ＴＶを作る障害になっている。

本発明の目的は、ＴＦＴアクティブマトリックス型液晶表示装置の製造においてＴＦＴアクティブマトリックス基板とカラーフィルター基板のフォトリソグラフィー工程の回数を低減し、製造工程を短縮化することで製造コストを低減し、かつ歩留りを向上させることである。

本発明は上記課題を解決するために下記の手段を用いる。
〔手段１〕
ディスクリネーションラインが不安定になって動きまわらないように、２種類の配向方向制御電極を絶縁膜をかいして画素電極の上層に配置し、画素電極と対向する共通電極との間に、上記２種類の異なる配向方向制御電極によって負の誘電率異方性液晶分子のたおれる方向を精密に制御できるようにした。

〔手段２〕１種類の配向方向制御電極を、絶縁膜をかいして画素電極の上層に配置し、画素電極には細長いスリットを形成し、これら２つの配向方向制御機構を利用して負の誘電率異方性液晶分子のたおれる方向を精密に制御できるようにした。

〔手段３〕手段１，手段２で用いている配向方向制御電極のうち画素電極に連結されているものをできるだけ対向基板側に近接するようにした。

〔手段４〕手段１，手段２で用いられている配向方向制御機構を画素の中央付近で９０度に屈曲させることで理想的な４ドメイン配向を実現できるようにした。

〔手段５〕ＴＦＴアレイ基板の製造プロセスにハーフトーン露光法を導入することで、ホトリソグラフィー工程の回数を低減するようにした。

〔手段６〕基本単位画素を２つのＳｕｂ ｐｉｘｅｌに分割し、共通電極を映像信号線に並列に配置し奇数番列と偶数番列の共通電極に異なる極性の信号を走査期間ごとに切り換えることで２つのＳｕｂ ｐｉｘｅｌの液晶分子に印加される実効電圧に差が生じるようにした。

手段１，手段２を用いることで薄膜トランジスタアレイ基板側に、すべての配向方向制御機能を持たせることができるようになるので、ＣＦ基板側に配向方向制御用のバンプやスリットを形成する必要がなくなり、安価なＣＦ基板でＭＶＡモード液晶パネルを製造できるようになり、コストダウンと歩留りを向上させることが可能となる。

手段３を用いることで画素電極に接続された配向方向制御電極が対向基板に近接することで垂直配向されている負の誘電率異方性液晶分子に作用する電界の回転モーメントを大きくすることができるので高速応答を実現できる。

手段４を用いることで、不要なディスクリネーションラインの発生を減少させることができ、画面全体の光の透過率を向上でき、かつムラ発生の少ない液晶パネルを実現できる。

手段１，手段２，手段５を用いることで、ＣＦ基板側のプロセスコストだけでなく薄膜トランジスタアレイ基板のプロセスコストも低減することが可能となりＭＶＡモード液晶パネルの製造コストを大幅に低減することが可能となる。生産効率も向上し歩留りも大幅に向上する。

手段５，手段６を用いることで非常に単純なプロセスで液晶配向制御機構を作り出すことができ、非常に簡単な回路でガンマーカーブ補正を実現できるようになるため、ＭＶＡモード液晶表示装置の表示品質向上をわずかなコストで実現することができる。

図１，図２が現在主流になっているＭＶＡモード液晶大型ＴＶパネルの断面原理図である。上下の基板の両方に垂直配向された負の誘電率異方性液晶分子の動作方向を制御するための機構が設置されている。この方式の液晶パネルではディスクリネーションラインは、しっかりと固定されており動きまわることがないので、表示ムラの発生がほとんどないために、表示品位の高い液晶パネルを歩留り良く生産することができる。
しかし図１，図２の構造では、ＴＦＴ基板に対向するＣＦ基板側に、液晶配向方向制御用スリットか、または液晶配向方向制御用バンプを形成しなければならずＣＦ基板の生産コストは、ＴＮモード用ＣＦ基板にくらべてコストの高いものになっていた。ＣＦ基板のコストをさげるためには、液晶配向方向制御機能をすべてＴＦＴ基板側に設置することができれば良い。

対向ＣＦ基板側に配向方向制御機能を持たせない例として図７５，図７６，図７７，図７８，図７９，図８０，図８１などが、すでに特許として公開されているが、これらのどれもが大型基板用としては用いることができない。これらの従来技術は画素が小さい場合にしか利用することができない。画素電極のフリンジフィールド効果を利用しているために、液晶ＴＶ用の大きな画素電極には適用することができない。

本発明では、図３，図４にあるような２つの基本構造でＴＦＴ基板側にすべての液晶配向方向制御機能を持たせることに成功している。図３では、ＴＦＴ基板側に２種類の異なる液晶配向方向制御電極を画素電極と対向基板の共通電極との間に設置することで図５もあるような等電位分布を作り出すことに成功している。図４では、ＴＦＴ基板側の画素電極に配向方向制御用スリットと、画素電極と対向基板の共通電極との間に１種類の配向方向制御電極を配置することで図６にあるような等電位分布を作り出すことに成功している。図６の変形タイプとして図７のような構造でも類似の等電位分布を作り出すことができる。

図５，図６，図７を見れば理解できるように、画素電極の上層に設置された画素電極に連結されている液晶配向方向制御電極が対向するＣＦ基板の共通電極に近ければ近いほど、ＴＦＴ基板の画素電極の上層に絶縁膜をかいして形成されているもうひとつの異なる種類の液晶配向方向制御電極が画素電極と作りだす等電位分布図と類似していくことになる。画素電極に連結されていない液晶配向方向制御電極は、対向基板の共通電極と同じ電位に接続されているからである。

液晶Ｃｅｌｌ Ｇａｐが５μｍ以上も大きい場合には、本発明が採用した液晶配向方向制御電極をＴＦＴ基板の画素電極に連結するという構造はほとんど効果がないが、液晶Ｃｅｌｌ Ｇａｐが３μｍ以下になってくると、効果が大きくなり、２．５μｍ以下の場合には、液晶分子の配向方向を制御するのに十分な等電位分布図を作り出すことができる。

図２４，図２６は、本発明の実施例１のＴＦＴ基板の平面図である。画素電極の上層に２種類の異なる配向方向制御電極が形成されており、画素の中央部に配置されている配向方向制御電極はＧａｔｅ電極と並行に配置されている共通電極に接続されている。この配向方向制御とは異なる別の種類の配向方向制御電極は、画素電極の内部に設置されているコンタクトパッドを通じて画素電極に接続されている。図５７，図５９が、実施例１の画素の断面である。できるだけ対向基板の共通電極に近接させるために、画素電極に接続されている配向方向制御電極の高さを高くするための工夫がなされている。

図２４，図２６のＴＦＴ部分の断面図が図８，図９，図１１，図２０である。本発明の場合画素電極の上層に液晶配向方向制御電極を形成するために画素電極はできるだけ下層にしなければならない。このために最初のホトリソグラフィー工程で画素電極を形成してしまう点に特徴がある。図８２にある３回ホトリソグラフィー工程が図８では用いられている。本発明ではプロセスをできるだけ短縮するためにハーフトーン露光法を採用している。
図６７や図６８にあるような露光法を用いて現像後にポジレジストの厚みが２種類以上発生させる点に特徴がある。
図８２にある３回ホトリソグラフィー工程の最初のホトリソグラフィー工程では、Ｇａｔｅ電極，画素電極，共通電極，画素電極内コンタクトパッドが形成される。この最初の工程では図６１と図６２の２通りのプロセスが存在する。画素電極を形成する場合にはどちらの工程を選んでも問題は発生しない。工程の短かい図６１を選択する方が良い。しかし図９にあるように配向方向制御電極の厚みを薄くする場合に第３回めのホトリソグラフィー工程でハーフトーン露光法を用いる場合には、図６２の工程を選択した方が良い。
本発明では走査線（Ｇａｔｅ電極）にアルミニウム合金を用いることが多いために画素電極にＩＴＯを用いることができない。局部電池反応が生じてしまい異常エッチングやＩＴＯが黒化したりするトラブルが多発するからである。このため画素電極には、窒化チタンや窒化ジルコニウムなどの薄膜窒化物系透明電極が用いられる。
この場合コンタクトホールをドライエッチング法でおこなうために窒化物系透明画素電極とゲート絶縁膜のＰ−ＳｉＮｘとでは、大きな選択比が得られないために、従来例として図７２，図７３，図７４でのプロセスを採用することはできない。この問題を解決するために、本発明では、Ａｌ合金系のコンタクトパッドを形成することで上記の問題を解決している。

第２回のホトリソグラフィー工程では薄膜半導体素子分離とコンタクトホールの形成をおこなっている。この工程が図６３に説明されている。この工程でもハーフトーン露光法を採用しているので１回の工程で、２つの作業をおこなうことが可能である。図１１，図２６では、図８２にあるようなハーフトーン露光工程とは異なる別のハーフトーン露光工程が採用されている。図６５に記載してあるハーフトーン露光法を用いて薄膜半導体素子分離とＳｏｕｒｃｅ電極とＤｒａｉｎ電極の同時形成をおこなっている。図６５のハーフトーン露光工程は従来おこなわれてきた図７１にあるハーフトーン露光工程とは非常に類似しているが、図６５のハーフトーン露光工程の方が問題発生が少ない。図７１の従来法では、ポジレジストの薄い領域を酸素プラズマ法で除去する時に薄膜半導体層の側壁が酸化されてしまい薄膜トランジスタ素子のチャネル部のオーミックコンタクト層（ｎ^＋ａ⁻Ｓｉ層）を除去する時に均一に除去できなくなる問題が多発しやすかった。図６５の場合には、ポジレジストの薄い領域を酸素プラズマ法で除去する時に、薄膜半導体層は完全にバリアーメタル層で保護されているために側壁酸化の問題はまったく発生しない。

図８２の第３番めのホトリソグラフィー工程では、通常の露光法を用いて、Ｓｏｕｒｃｅ電極，Ｄｒａｉｎ電極，配向方向制御電極が形成される。図８がその例である。図９では第３番めのホトリソグラフィー工程でも図６４で行なわれているようなハーフトーン露光法を用いたホトリソグラフィー工程が採用されている。
第３番めのホトリソグラフィーで図８，図９，図２０では、画素電極の上層に絶縁膜をかいして異なる２種類の配向方向制御電極を形成することができる。図１１では第４番めのホトリソグラフィーで異なる２種類の配向方向制御電極を形成することができる。これによってはじめて図３，図５にあるような垂直配向されている負の誘電率異方性液晶分子のたおれる方向を精確に制御することができるようになる。

図８，図９，図２０では、パッシベーション膜は、Ｐ−ＣＶＤ法を用いたＰ−ＳｉＮｘ膜が局所的に成膜されている。インクジェット法やオフセット印刷法を用いて、ＢＣＢなどの有機化合物のパッシベーション膜を塗布しても良い。図１１ではパッシベーション膜の上に異なる２種類の配向方向制御電極が形成されているために、対向基板の共通電極とショートしやすいという欠点がある。

図２５，図２７は、本発明の実施例２のＴＦＴ基板の平面図である。画素電極には配向方向制御用スリットが形成されていて、画素電極の上層には絶縁膜をかいして画素電極に接続されている液晶配向方向制御用電極が設置されている。図５８，図６０が実施例２の画素の断面図である。実施例１と同様に画素電極と接続された配向方向制御電極を対向電極に近づけるために、配向制御電極の下層にいろいろな電極や半導体層をしきつめている点に特徴がある。

実施例１，実施例２ともに本発明ではＴＦＴ基板側にすべての配向方向制御機能を持たせているために従来方式の図１や図２とくらべて本発明の図３，図４は、配向方向制御電極と、同時に同層に形成される映像信号線とショートしやすいという問題が本質的に存在するため、この問題を最小化するための画素構造が図２４，図２５，図２６，図２７にあるように画素中央部付近で９０度に屈曲している構造が採用されている。この構造であれば映像信号線と配向方向制御電極とは、平行に配列され等間隔の距離をたもてるためにショートの確率は低くおさえこむことが可能である。

図２５，図２７のＴＦＴ部分の断面図が、図１０，図１２，図２１である。基本原理説明図の図５，図６を見てわかるように実施例２では、配向方向制御用スリットを採用しているため液晶分子のたおれる方向は正確に決定できても電界強度を実施例１のように大きくすることができないために、応答速度の点で実施例１よりも劣っている。動画表示用途としては実施例１を採用して液晶パネルを製造した方が良い。しかし、実施例１は、図２４，図２６の平面図を見てわかるように、同層に多くの金属配線が高密度で配置されているために、ショートが多発するという欠点が存在する。この問題以外に、実施例１，２では、画素電極に印加した電圧が１００％液晶層に印加されないので従来の図１，図２よりも駆動電圧が高くなってしまうという欠点も存在する。しかしカラーフィルター基板は、ＴＮモードと同じコストの安いＣＦ基板を利用できるので、コスト競争力をｕｐさせることができる。特にカラーフィルター基板を用いないフィールドシーケンシャル駆動方式の液晶パネルでは、従来の図１，図２の場合には、上下の基板のアライメントをあわせなければならないが、本発明の図３，図４の場合には、対向基板にはなにも加工する必要がないので、透明電極が成膜されているただの基板だけで良いのでアライメント調整を原理的におこなう必要がない。

図２８，図２９，図３０，図３１は、本発明の実施例３のＴＦＴ基板の平面図である。これらのＴＦＴ基板の回路モデル図が図３２である。
基本単位画素が映像信号線によって２つのＳｕｂ Ｐｉｘｅｌ（Ａ）とＳｕｂ Ｐｉｘｅｌ（Ｂ）とに分割されている。Ｓｕｂ Ｐｉｘｅｌ（Ａ）とＳｕｂ Ｐｉｘｅｌ（Ｂ）の画素電極の面積比は約１：２である。図３４が実施例３の液晶パネルの駆動信号波形である。同じ映像信号線からデータをもらってもそれぞれの画素電極が異なる共通電極と容量結合しているため、異なる共通電極に水平周期（Ｈ周期）で極性が反転している信号波形を位相を図３４にあるように変えて印加することでＳｕｂ Ｐｉｘｅｌ（Ａ）の方の実効電圧がＳｕｂ Ｐｉｘｅｌ（Ｂ）の実効電圧よりも大きくすることができる。
この信号波形で駆動した場合の液晶パネルの透過光量特性図が図３３である。Ｓｕｂ Ｐｉｘｅｌ（Ａ）とＳｕｂ Ｐｉｘｅｌ（Ｂ）の液晶のＴｈｒｅｓｈｏｌｄ電圧を変化させることができる。これによりガンマ特性を補正することが可能である。

図２８，図２９，図３０，図３１のＴＦＴ基板を製作するためのプロセス説明図が図８３である。実施例１，実施例２では、図８２にあるように共通電極を第１回めのホトリソグラフィー工程で作っていたが、実施例３では、共通電極を図３２にあるように映像信号線と並行に配置する必要があるため図８３にあるように共通電極は、第３番目のホトリソグラフィー工程で作くられている。

図３５は、超高精細超大型液晶パネルを作る場合のＴＦＴ基板の回路モデル図である。図３６，図３７，図３８，図３９が図３５のＴＦＴ基板の駆動方法に関する説明図である。図３６，図３７，図３８，図３９ともに、フィールドシーケンシャル駆動方式に関するものである。
表示画面が上下に２分割されているので映像信号線も上下に２分割されており同じ極性の映像信号が印加される。
共通電極は上下に２分割されておらず上から下まで１本につながっている。上下の画面のブロックわかれ現象が発生しないように、映像信号の書きこみが画面の中央から上下にむかっておこなわれているのが、図３６と図３８であり、画面の上下から中央にむかって映像信号の書きこみがおこなわれているのが、図３７，図３９である。表示画面を上下に２分割しているために、水平走査期間は２倍の２Ｈに長くなっている。図３６，図３７は、水平走査期間を２つに分割して異なる映像信号を異なる２つの画素に書きこむ２マルチプレックス方式を採用している。図３８，図３９は、水平走査期間を３つに分割して異なる映像信号を異なる３つの画素に書きこむ３マルチプレックス方式を採用している。

図５３は、本発明の実施例４のＩＰＳモードのＴＦＴ基板の平面図である。図４５が断面図である。図８４が実施例４のＩＰＳモードのＴＦＴ基板を製作する時のプロセス説明図である。３回のホトリソグラフィー工程でハーフトーン露光法を３回用いている。図５３のＴＦＴ基板の回路モデル図が図４６である。画素の中央部に共通電極が映像信号に並行して配列されている。図５６は、超高精細超大型液晶パネルを作る場合のＴＦＴ基板の回路モデル図である。
図５５が図５６のＴＦＴ基板の駆動波形図である。偶数番列と奇数番列の共通電極には極性の異なる信号波形が印加されており、偶数番列と奇数番列の映像信号波形は互いに異なる極性の信号波形が印加され、それぞれの映像信号線に対応する共通電極とは逆の極性の信号が印加されている。
液晶モードは異なっていても共通電極と、映像信号線の回路モデル図は、図３５のものとまったく同じものである。図５６のＩＰＳモードのＴＦＴ基板も実施例３と同様なフィールドシーケンシャル駆動方式をおこなうことが可能である。図５６も図３５と同様に表示画面が上下に２分割されているので映像信号線も上下に２分割されており同じ極性の映像信号が印加される。
共通電極は上下に２分割されておらず上から下まで１本につながっている。上下の画面のブロックわかれ現象が発生しないように映像信号の書きこみが画面の中央から上下にむかっておこなわれるか、または、その逆に画面の上下から中央にむかって映像信号の書きこみがおこなわれる。走査線の駆動方式も実施例３の場合とまったく同じである。

図５４は、本発明の実施例５のＦＦＳモードのＴＦＴ基板の平面図である。図４４が画素の断面図である。図４７が薄膜トランジスタ部分の断面図である。図８５が実施例５のＦＦＳモードのＴＦＴ基板を製作する時のプロセス説明図である。３回のホトリソグラフィー工程で、３回ともにハーフトーン露光法を用いている。実施例４，実施例５ともにハーフトーン露光法を３回使用しなければならないのは、図６６にあるように横電界方式パネルの場合には、垂直配向モードの液晶パネルと異なり配向処理工程（ラビング処理）が必要なためである。配向不良領域を発生させないためには、ＴＦＴ基板の凹凸をできるだけ少なくしなければならない。しかし図５３，図５４の平面図にもあるように、画面の中央部に配列されている共通電極は抵抗を低げるために電極の厚みを厚くしなければならない。
ＩＰＳモードやＦＦＳモードでは、図６６にある配向不良領域が必ず発生するために黒レベル表示時の黒が完全に表現できないという欠点が存在している。この配向不良領域を可能なかぎり少なくするために、ハーフトーン露光法が３回必要になってくるのである。

図８５のプロセス説明図の第１回のハーフトーン露光法を用いた工程説明図が図６１または図６２である。どちらを選択しても良い。第２回めのハーフトーン露光法の工程説明図が図６３である。
第３回めのハーフトーン露光法の工程説明図が図６４である。
図６５は、４回ホトリソグラフィー工程でＦＦＳモードのＴＦＴ基板を作るときの工程説明図である。ハーフトーン露光法は２回用いられている。

図５４のＦＦＳモードのＴＦＴ基板でも図５３のＩＰＳモードのＴＦＴ基板と同様の駆動法を用いることができる。図５６のＴＦＴ基板全体の回路モデル図はＦＦＳモードの図５４にも適用することができる。
図５５の駆動法を用いれば駆動電圧の高いＦＦＳモードも簡単に駆動することができる。ＦＦＳモードは、強電界を発生することができるので液晶分子の応答速度はＩＰＳモードよりも小さくすることができる。そのためにフィールドシーケンシャル駆動方式に適していると言える。特に図５５と図５６を組みあわせた液晶パネルは大きな電圧を印加できるので高速動作に適した駆動方法と考えられる。
図３６，図３７，図３８，図３９の上下画面分割したフィールドシーケンシャル駆動方式と最も相性があっている。

従来のＭＶＡ液晶モードパネルの断面図 従来のＭＶＡ液晶モードパネルの断面図 本発明のＭＶＡ液晶モードパネルの断面図 本発明のＭＶＡ液晶モードパネルの断面図 本発明のＭＶＡ液晶モードパネルの原理説明図 本発明のＭＶＡ液晶モードパネルの原理説明図 本発明のＭＶＡ液晶モードパネルの原理説明図 本発明のＭＶＡ液晶パネル用ＴＦＴアレイ基板の完成断面図 本発明のＭＶＡ液晶パネル用ＴＦＴアレイ基板の完成断面図 本発明のＭＶＡ液晶パネル用ＴＦＴアレイ基板の完成断面図 本発明のＭＶＡ液晶パネル用ＴＦＴアレイ基板の完成断面図 本発明のＭＶＡ液晶パネル用ＴＦＴアレイ基板の完成断面図 本発明のＭＶＡ液晶パネル用ＴＦＴアレイ基板の完成断面図 本発明のＭＶＡ液晶パネル用ＴＦＴアレイ基板の完成断面図 本発明のＭＶＡ液晶パネル用ＴＦＴアレイ基板の完成断面図 本発明のＭＶＡ液晶パネル用ＴＦＴアレイ基板の完成断面図 本発明のＭＶＡ液晶パネル用ＴＦＴアレイ基板の完成断面図 本発明のＭＶＡ液晶パネル用ＴＦＴアレイ基板の完成断面図 本発明のＭＶＡ液晶パネル用ＴＦＴアレイ基板の完成断面図 本発明のＭＶＡ液晶パネル用ＴＦＴアレイ基板の完成断面図 本発明のＭＶＡ液晶パネル用ＴＦＴアレイ基板の完成断面図 本発明のＭＶＡ液晶パネル用ＴＦＴアレイ基板の完成断面図 本発明のＭＶＡ液晶パネル用ＴＦＴアレイ基板の完成断面図。 本発明のＭＶＡ液晶パネル用ＴＦＴアレイ基板の平面図 本発明のＭＶＡ液晶パネル用ＴＦＴアレイ基板の平面図 本発明のＭＶＡ液晶パネル用ＴＦＴアレイ基板の平面図 本発明のＭＶＡ液晶パネル用ＴＦＴアレイ基板の平面図 本発明のＭＶＡ液晶パネル用ＴＦＴアレイ基板の平面図 本発明のＭＶＡ液晶パネル用ＴＦＴアレイ基板の平面図 本発明のＭＶＡ液晶パネル用ＴＦＴアレイ基板の平面図 本発明のＭＶＡ液晶パネル用ＴＦＴアレイ基板の平面図 本発明のフィールドシーケンシャル駆動方式ＭＶＡモード液晶パネルのＴＦＴアレイ基板の回路モデル図 本発明の図３２のＭＶＡモード液晶パネルの印加信号電圧と輝度の関係図 本発明の図３２のＭＶＡモード液晶パネルの駆動波形図。 本発明の表示画面を上下２分割したフィールドシーケンシャル駆動方式ＭＶＡモード液晶パネルのＴＦＴアレイ基板の回路モデル図。 本発明の画面を上下に分割して、画面の中央から上下にむけて、データを書きこんでいくフィールドシーケンシャル駆動方式の説明図 本発明の画面を上下に分割して、画面の上下から中央にむけて、データを書きこんでいくフィールドシーケンシャル駆動方式の説明図。 本発明の画面を上下に分割して、画面の中央から上下にむけて、データを書きこんでいくフィールドシーケンシャル駆動方式の説明図。 本発明の画面を上下に分割して、画面の上下から中央にむけて、データを書きこんでいくフィールドシーケンシャル駆動方式の説明図。 本発明の横電界方式液晶パネル用ＴＦＴアレイ基板の基本単位画素の断面図。 本発明の横電界方式液晶パネル用ＴＦＴアレイ基板の基本単位画素の断面図。 本発明の横電界方式液晶パネル用ＴＦＴアレイ基板の基本単位画素の断面図。 本発明の横電界方式液晶パネル用ＴＦＴアレイ基板の基本単位画素の断面図。 本発明の横電界方式液晶パネル用ＴＦＴアレイ基板の基本単位画素の断面図 本発明の横電界方式液晶パネル用ＴＦＴアレイ基板の基本単位画素の断面図。 本発明のフィールドシーケンシャル駆動方式横電界モード液晶パネルのＴＦＴアレイ基板の回路モデル図。 本発明の横電界方式液晶パネル用ＴＦＴアレイ基板の完成断面図。 本発明の横電界方式液晶パネル用ＴＦＴアレイ基板の完成断面図。 本発明の横電界方式液晶パネル用ＴＦＴアレイ基板の平面図。 本発明の横電界方式液晶パネル用ＴＦＴアレイ基板の平面図。 本発明の横電界方式液晶パネル用ＴＦＴアレイ基板の平面図。 本発明の横電界方式液晶パネル用ＴＦＴアレイ基板の平面図。 本発明の横電界方式液晶パネル用ＴＦＴアレイ基板の平面図。 本発明の横電界方式液晶パネル用ＴＦＴアレイ基板の平面図。 本発明の図４６の横電界方式液晶パネルの駆動波形図 本発明の表示画面を上下２分割したフィールドシーケンシャル駆動方式横電界モード液晶パネルのＴＦＴアレイ基板の回路モデル図。 本発明のＭＶＡモード液晶パネル用ＴＦＴアレイ基板の基本単位画素の断面図 本発明のＭＶＡモード液晶パネル用ＴＦＴアレイ基板の基本単位画素の断面図 本発明のＭＶＡモード液晶パネル用ＴＦＴアレイ基板の基本単位画素の断面図 本発明のＭＶＡモード液晶パネル用ＴＦＴアレイ基板の基本単位画素の断面図。 本発明のハーフトーン露光法プロセスを用いてコンタクトパッド付画素電極を形成するためのプロセスフロー断面図。 本発明のハーフトーン露光法プロセスを用いてコンタクトパッド付画素電極を形成するためのプロセスフロー断面図。 本発明のハーフトーン露光法を用いた薄膜トランジスタ素子の半導体層のｉｓｌａｎｄ化とコンタクトホール形成のプロセスフロー断面図 本発明のＳｏｕｒｃｅ電極，Ｄｒａｉｎ電極，端子電極，櫛歯状共通電極の形成プロセスフロー断面図。 本発明のハーフトーン露光法を用いた薄膜トランジスタ基板の製造プロセスフロー断面図 本発明の横電界方式アクティブマトリックス基板の基本単位画素の中央に存在する画素中央共通電極の構造説明図 本発明で用いるハーフトーン露光用ホトマスクの原理説明図 本発明で用いるハーフトーン多重露光法の原理説明図 本発明のハーフトーン多重露光法を最初のホトリソグラフィー工程で用いる場合に必要となるアライメントマーク ハーフトーン多重露光法で用いるアライメントマークをガラス基板の内部にパルスレーザーで形成する原理図 従来のハーフトーン露光法を用いた薄膜トランジスタ基板の製造プロセスフロー断面図。 従来のハーフトーン露光法を用いた薄膜トランジスタ基板の走査線部と画素電極と端子部を同時に形成するプロセスフロー断面図 従来のハーフトーン露光法を用いた薄膜トランジスタ素子の半導体層のｉｓｌａｎｄ化と画素電極と端子部の完全露出化のプロセスフロー図。 図７２，図７３に続く薄膜トランジスタ素子製造工程でＳｏｕｒｃｅ電極とＤｒａｉｎ電極を形成する従来のプロセスフロー説明図。 従来の画素電極上に、走査線と連結している配向制御電極が形成されているＴＦＴアレイ基板の断面構造図 図７５のＴＦＴアレイ基板の平面図 従来の画素電極上に、共通電極に接続されている１種類の配向制御電極のみが形成されている垂直配向モードのセル断面図。 従来の対向ベタ電極上に、画素電極に接続されている１種類の配向制御電極のみが形成されている垂直配向モードのセル断面図。 画素電極上に１種類の配向制御電極のみが形成されている従来のＴＦＴアレイ基板の断面構造図 画素電極上に１種類の配向制御電極のみが形成されている従来のＴＦＴアレイ基板の断面構造図 従来の画素電極上に１種類の配向制御電極のみが形成されてＴＦＴアレイ基板の断面構造図 本発明のハーフトーン露光法を２回用いるＭＶＡモード用ＴＦＴアレイ基板の３回ホトリソグラフィー工程のプロセス説明図 本発明のハーフトーン露光法を２回用いるＭＶＡモード用ＴＦＴアレイ基板の３回ホトリソグラフィー工程のプロセス説明図 本発明のハーフトーン露光法を３回用いるＩＰＳモード用ＴＦＴアレイ基板の３回ホトリソグラフィー工程のプロセス説明図 本発明のハーフトーン露光法を３回用いるＦＦＳモード用ＴＦＴアレイ基板の３回ホトリソグラフィー工程のプロセス説明図

符号の説明

１……対向ベタ共通電極
２……液晶配向制御用バンプ
３……垂直配向膜
４……対向ベタ共通電極に形成された液晶配向制御用スリット
５……画素電極
６……画素電極に形成された液晶配向制御用スリット
７……負の誘電率異方性液晶分子
８……絶縁膜
９……共通電極に接続されている液晶配向制御電極
１０……画素電極に接続されている液晶配向制御電極
１１……等電位線
１２……画素電極の配向制御スリットの下層に配置された配向制御電極
１３……走査線（Ｇａｔｅ電極）
１４……画素電極内部に形成されているコンタクトパッド（Ｄｒａｉｎ電極接続用）
１５……パッシベーション膜
１６……共通電極
１７……映像信号線（Ｓｏｕｒｃｅ電極）
１８……Ｄｒａｉｎ電極
１９……バリアーメタル
２０……オーミックコンタクト層（ｎ^＋ａ−Ｓｉ層）
２１……ノンドープ薄膜半導体層（ｉａ−Ｓｉ層）
２２……画素電極内部に形成されているコンタクトパッド（配向制御電極接続用）
２３……画素電極内部に形成されているコンタクトパッド（保持容量形成電極接続用）
２４……保持容量形成電極
２５……ガラス基板
２６……ゲート絶縁膜中にうめこまれている共通電極に接続された配向制御電極
２７……下層ゲート絶縁膜
２８……上層ゲート絶縁膜
２９……ゲート絶縁膜中にうめこまれている画素電極
３０……画素電極に接続されている配向制御電極の高さを高くするためのフローティング電極
３１……画素電極に接続されている配向制御電極の高さを高くするためのパッド電極
３２……薄膜トランジスタ素子
３３……配向制御電極と共通電極を接続するためのコンタクトホール
３４……画素電極内部に形成されているコンタクトパッドとＤｒａｉｎ電極を接続するためのコンタクトホール
３５……画素電極内部に形成されているコンタクトパッドと配向制御電極を接続するためのコンタクトホール
３６……Ｄｒａｉｎ電極上のパッシベーション膜にあけられたコンタクトホール
３７……大きい面積の画素電極（Ｓｕｂ ＰｉｘｅｌＢ）を駆動するための薄膜トランジスタ素子
３８……小さい面積の画素電極（Ｓｕｂ ＰｉｘｅｌＡ）を駆動するための薄膜トランジスタ素子
３９……映像信号線（Ｓｏｕｒｃｅ電極）に平行に配列されている共通電極
４０……大きい面積の画素電極（Ｓｕｂ ＰｉｘｅｌＢ）
４１……小さい面積の画素電極（Ｓｕｂ ＰｉｘｅｌＡ）
４２……共通電極上のパッシベーション膜にあけられたコンタクトホール
４３……映像信号線シールド用共通電極
４４……液晶駆動用櫛歯状共通電極
４５……液晶駆動用櫛歯状画素電極
４６……画素の中央部に映像信号線に平行に配列されている共通電極（Ｃｅｎｔｅｒ ＣＯＭ電極）
４７……画素電極内部に形成されたコンタクトパッドと保持容量形成電極を接続するコンタクトホール
４８……共通電極と液晶駆動用櫛歯状共通電極を接続するためのコンタクトホール
４９……ベタ状液晶駆動用共通電極
５０……画素中央部共通電極（Ｃｅｎｔｅｒ ＣＯＭ電極）と映像信号線シールド用共通電極を連結するためのコンタクトホール
５１……上部表示領域駆動用映像信号線
５２……下部表示領域駆動用映像信号線
５３……ハーフトーン露光して現像されたポジレジストの厚膜部分
５４……ハーフトーン露光して現像されたポジレジストの薄膜部分
５５……透明電極層
５６……低抵抗配線電極層
５７……酸素プラズマアッシング後に残ったポジレジスト
５８……ハーフトーン露光用ホトマスクの完全ＵＶ光遮断領域
５９……ハーフトーン露光用ホトマスクのＵＶ光透過領域
６０……ハーフトーン露光用ホトマスクのＵＶ光半透過領域
６１……ハーフトーン露光用ポジレジスト
６２……外部回路接続端子部
６３……ラビング処理が良好におこなわれた配向膜領域
６４……ラビング処理が不良の配向膜領域
６５……ラビング処理用布の繊維
６６……ホトマスク用石英ガラス
６７……完全露光領域のＵＶ光
６８……不完全露光領域のＵＶ光
６９……ハーフトーン２重露光法で用いるガラス基板の内部に形成されたアライメントマーク
７０……パルスレーザー光線
７１……集光レンズ
７２……ノーマル露光で現像して残ったポジレジスト
７３……透明電極で形成されたＳｏｕｒｃｅ電極（映像信号線）
７４……対向基板（ＣＦ基板）
７５……Ｇａｔｅ電極に連結されている液晶配向制御電極
７６……パッシベーション膜の上に形成された共通電極と同電位の配向制御電極
７７……Ｇａｔｅ電極と同じ金属電極（透明画素電極に連結されている。）
７８……画素電極と同じ透明電極材料で形成されている配向制御電極
７９……Ｓｏｕｒｃｅ電極やＤｒａｉｎ電極と同じ金属電極（配向制御電極に連結されている。）

Claims (4)

1. ２枚の透明絶縁性基板と前記２枚の透明絶縁性基板にはさまれた負の誘電率異方性液晶から構成されているアクティブマトリックス型垂直配向モード液晶表示装置において、
   前記１枚の絶縁性基板には全面にベタ状に透明共通電極が形成されており、
   もう１方の前記透明絶縁性基板の上には走査線（ゲート電極）と透明な画素電極と前記走査線と平行に配置された細長い共通電極とが形成されており、
   前記ベタ状透明共通電極と前記細長い共通電極とは電気的に接続されており同じ電位にたもたれており、
   前記走査線と前記透明画素電極と前記細長い共通電極の上にはゲート絶縁膜が形成されており、
   前記ゲート絶縁膜の上には薄膜半導体層と映像信号線とドレイン電極が形成されており、
   前記薄膜半導体層と前記映像信号線と前記ドレイン電極との上にはパッシベーション膜が形成されており、
   前記パッシベーション膜の上には、２種類の異なるグループに分類される細長い形状をした液晶配向方向制御電極が形成されており、
   前記２種類の異なるグループに分類される細長い形状をした液晶配向方向制御電極はそれぞれ互いに交互に平行に配列されており、第１のグループに属する液晶配向方向制御電極は 前記パッシベーション膜と前記ゲート絶縁膜とに形成されたコンタクトホールを通して前記透明画素電極に電気的に接続されており、
   第２のグループに属する液晶配向方向制御電極は前記パッシベーション膜と前記ゲート絶縁膜とに形成されたコンタクトホールを通して前記走査線と平行に配置された細長い共通電極に電気的に接続されており、
   前記ドレイン電極と前記透明画素電極とは前記パッシベーション膜と前記ゲート絶縁膜とに形成されたコンタクトホールを通して電気的に接続されていることを特徴とするアクティブマトリックス型垂直配向モード液晶表示装置。
2. ２枚の透明絶縁性基板と、前記２枚の透明絶縁性基板にはさまれた負の誘電率異方性液晶から構成されているアクティブマトリックス型垂直配向モード液晶表示装置において、
   前記１枚の絶縁性基板には全面にベタ状に透明共通電極が形成されており、
   もう１方の前記透明絶縁性基板の上には走査線（ゲート電極）と透明な画素電極と前記走査線と平行に配置された細長い共通電極とが形成されており、
   前記ベタ状透明共通電極と前記細長い共通電極とは電気的に接続されており同じ電位にたもたれており、
   前記走査線と前記透明画素電極と前記細長い共通電極の上にはゲート絶縁膜が形成されており、
   前記ゲート絶縁膜の上には薄膜半導体層と映像信号線とドレイン電極と２種類の異なるグループに分類される細長い形状をした液晶配向方向制御電極とが形成されており、
   前記２種類の異なるグループに分類される細長い形状をした液晶配向方向制御電極はそれぞれ互いに交互に平行に配列されており、
   第１のグループに属する液晶配向方向制御電極は前記ゲート絶縁膜に形成されたコンタクトホールを通して前記透明画素電極に接続されており、第２のグループに属する液晶配向方向制御電極は前記ゲート絶縁膜に形成されたコンタクトホールを通して前記走査線と平行に配置された細長い共通電極に電気的に接続されており、
   前記ドレイン電極と前記透明画素電極とは前記ゲート絶縁膜に形成されたコンタクトホールを通して電気的に接続されていることを特徴とするアクティブマトリックス型垂直配向モード液晶表示装置。
3. ２枚の透明絶縁性基板と前記２枚の透明絶縁性基板にはさまれた負の誘電率異方性液晶から構成されているアクティブマトリックス型垂直配向モード液晶表示装置において、
   前記１枚の絶縁性基板には全面にベタ状の透明電極が形成されており、
   もう１方の前記透明絶縁性基板の上には走査線（ゲート電極）と透明な画素電極と前記走査線と平行に配置された細長い共通電極とが形成されており、
   前記ベタ状の透明共通電極と前記細長い共通電極とは電気的に接続されて同電位にたもたれており、
   前記透明画素電極には細長いスリットが形成されており、
   前記走査線と前記透明画素電極と前記走査線と平行に配置された細長い共通電極との上にはゲート絶縁膜が形成されており、
   前記ゲート絶縁膜の上には薄膜半導体層と映像信号線とドレイン電極とが形成されており、
   前記薄膜半導体層と映像信号線とドレイン電極の上にはパッシベイション膜が形成されており、
   前記パッシベーション膜の上には細長い形状をした液晶配向方向制御電極が形成されており、
   前記細長い形状をした液晶配向方向制御電極と前記透明画素電極に形成された細長いスリットとはそれぞれ互いに交互に平行に配列されており、
   前記ドレイン電極と前記液晶配向方向制御電極とは、前記パッシベーション膜に形成されたコンタクトホールを通して電気的に接続されており、
   前記液晶配向方向制御電極は前記ゲート絶縁膜と前記パッシベーション膜とに形成されたコンタクトホールを通して前記画素電極に電気的に接続されていることを特徴とするアクティブマトリックス型垂直配向モード液晶表示装置。
4. ２枚の透明絶縁性基板と前記２枚の透明絶縁性基板にはさまれた負の誘電率異方性液晶から構成されているアクティブマトリックス型垂直配向モード液晶表示装置において、
   前記１枚の絶縁性基板には全面にベタ状に透明共通電極が形成されており、
   もう１方の前記透明絶縁性基板の上には走査線（ゲート電極）と透明な画素電極と前記走査線と平行に配置された細長い共通電極とが形成されており、
   前記ベタ状の透明共通電極と前記細長い共通電極とは電気的に接続されて同電位にたもたれており、
   前記透明画素電極には細長いスリットが形成されており、
   前記走査線と前記透明な画素電極と前記走査線と平行に配置された細長い共通電極との上にはゲート絶縁膜が形成されており、
   前記ゲート絶縁膜の上には薄膜半導体層と映像信号線とドレイン電極と細長い形状をした液晶配向方向制御電極が形成されており、
   前記細長い形状をした液晶配向方向制御電極と前記透明画素電極に形成された細長いスリットとはそれぞれ互いに交互に平行に配列されており、
   前記ドレイン電極は前記液晶配向方向制御電極と電気的に接続されており、
   前記ドレイン電極は前記ゲート絶縁膜に形成されたコンタクトホールを通して前記画素電極と電気的に接続されており、
   前記液晶配向方向制御電極は前記ゲート絶縁膜に形成されたコンタクトホールを通して前記画素電極と電気的に接続されていることを特徴とするアクティブマトリックス型垂直配向モード液晶表示装置。

Images