[go: up one dir, main page]

KR102296734B1 - 표시 장치 및 그 제조 방법 - Google Patents

표시 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR102296734B1
KR102296734B1 KR1020150013774A KR20150013774A KR102296734B1 KR 102296734 B1 KR102296734 B1 KR 102296734B1 KR 1020150013774 A KR1020150013774 A KR 1020150013774A KR 20150013774 A KR20150013774 A KR 20150013774A KR 102296734 B1 KR102296734 B1 KR 102296734B1
Authority
KR
South Korea
Prior art keywords
electrode
layer
gate
passivation layer
etch stop
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020150013774A
Other languages
English (en)
Other versions
KR20160093185A (ko
Inventor
조강문
김경훈
김동우
김일곤
조세형
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020150013774A priority Critical patent/KR102296734B1/ko
Priority to US14/958,011 priority patent/US9647005B2/en
Publication of KR20160093185A publication Critical patent/KR20160093185A/ko
Application granted granted Critical
Publication of KR102296734B1 publication Critical patent/KR102296734B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13625—Patterning using multi-mask exposure
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/451—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by the compositions or shapes of the interlayer dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 표시 장치 및 그 제조 방법에 관한 것으로, 본 발명의 일 실시예에 의한 표시 장치는 상기 기판 위에 위치하는 게이트 전극 및 게이트선, 상기 기판 위에 상기 게이트선과 같은 층에 형성되어 있으며 상기 게이트선과 분리되어 있는 복수의 데이터선, 상기 게이트선, 상기 게이트 전극 및 상기 데이터선 위에 위치하는 게이트 절연막, 상기 게이트 절연막 위에 위치하는 반도체, 상기 반도체 및 상기 게이트 절연막 위에 위치하는 식각 저지막, 상기 식각 저지막 위에 위치하는 제1 보호막, 상기 제1 보호막 및 상기 식각 저지막 위에 위치하며 상기 복수의 데이터선과 연결되어 있는 소스 전극, 상기 식각 저지막 위에 위치하며 상기 소스 전극과 떨어져 있는 드레인 전극, 상기 제1 보호막 위에 위치하며 상기 소스 전극 및 상기 드레인 전극과 떨어져 있는 공통 전극, 상기 소스 전극, 상기 드레인 전극 및 상기 공통 전극 위에 위치하는 제2 보호막, 그리고 상기 제2 보호막 위에 위치하며 상기 드레인 전극과 연결되어 있는 화소 전극을 포함한다.

Description

표시 장치 및 그 제조 방법{DISPLAY DEVICE AND MANUFACTURING METHOD THEREOF}
본 발명은 표시 장치 및 그 제조 방법에 관한 것이다.
액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중 하나로서, 화소 전극과 공통 전극 등 전기장 생성 전극이 형성되어 있는 두 장의 표시판과 그 사이에 들어 있는 액정층을 포함한다. 이러한 액정 표시 장치에서는 전기장 생성 전극에 전압을 인가하여 액정층에 전기장을 생성하고 이를 통하여 액정층의 액정 분자들의 배향을 결정하고 입사광의 편광을 제어함으로써 영상을 표시한다.
화소 전극과 공통 전극은 서로 다른 표시판에 구비될 수도 있고, 하나의 표시판에 모두 구비될 수도 있다. 표시판에는 또한 게이트 신호를 전송하는 게이트선과 데이터 신호를 전송하는 데이터선이 서로 교차하여 형성되고, 게이트선 및 데이터선과 연결되어 있는 박막 트랜지스터, 차광부재, 색 필터, 공통 전극 등이 형성될 수 있다.
박막 트랜지스터로는 무기 반도체를 사용하기도 하지만 최근 들어 유기 반도체를 사용하고자 하는 연구가 활발하다.
그러나 종래의 유기 반도체 액정 표시 장치는 제조 방법이 복잡하고 집적도가 낮으며, 접촉 부위의 접촉성 및 내구성이 떨어지고, 러빙 시 정전기가 유입되는 등의 문제점이 있다.
본 발명은 이러한 같은 문제점을 해결하기 위해 안출한 것으로, 하나의 기판을 이용하여 표시 장치를 제조함으로써, 공정과 구조가 간단한 표시 장치 및 그 제조 방법을 제공한다.
본 발명의 일 실시예에 의한 표시 장치는 본 발명은 표시 장치 및 그 제조 방법에 관한 것으로, 본 발명의 일 실시예에 의한 표시 장치는 상기 기판 위에 위치하는 게이트 전극 및 게이트선, 상기 기판 위에 상기 게이트선과 같은 층에 형성되어 있으며 상기 게이트선과 분리되어 있는 복수의 데이터선, 상기 게이트선, 상기 게이트 전극 및 상기 데이터선 위에 위치하는 게이트 절연막, 상기 게이트 절연막 위에 위치하는 반도체, 상기 반도체 및 상기 게이트 절연막 위에 위치하는 식각 저지막, 상기 식각 저지막 위에 위치하는 제1 보호막, 상기 제1 보호막 및 상기 식각 저지막 위에 위치하며 상기 복수의 데이터선과 연결되어 있는 소스 전극, 상기 식각 저지막 위에 위치하며 상기 소스 전극과 떨어져 있는 드레인 전극, 상기 제1 보호막 위에 위치하며 상기 소스 전극 및 상기 드레인 전극과 떨어져 있는 공통 전극, 상기 소스 전극, 상기 드레인 전극 및 상기 공통 전극 위에 위치하는 제2 보호막, 그리고 상기 제2 보호막 위에 위치하며 상기 드레인 전극과 연결되어 있는 화소 전극을 포함한다.
본 발명의 일 실시예에 의한 표시 장치 및 그 제조 방법은 하나의 기판을 이용하여 표시 장치를 제조함으로써, 공정과 구조가 간단한 표시 장치 및 그 제조 방법을 제공한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타낸 배치도이다.
도 2는 도 2에 도시한 표시 장치의 단면도이다.
도 3 및 도 4는 본 발명의 일 실시예에 따른 표시 장치의 제조 방법을 나타낸 단면도이다.
그러면 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
도 1 및 도 2를 참고하여 본 발명의 일 실시예에 의한 표시 장치에 대해 설명한다.
도 1은 본 발명의 일 실시예에 의한 표시 장치를 나타낸 배치도이고, 도 3은 도 2의 표시 장치의 단면도이다.
도 1 및 도 2를 참고하면, 투명한 유리 또는 플라스틱 등으로 이루어진 절연 기판(110) 위에 게이트선(gate line)(121) 및 게이트선(121)으로부터 돌출되어 있는 게이트 전극(124), 그리고 데이터선(171)이 형성되어 있다.
게이트선(121)은 게이트 신호를 전달하며 주로 가로 방향으로 뻗을 수 있다. 데이터선(171)은 게이트선(121)의 사이에 세로 방향으로 뻗으며 서로 분리된 복수의 세로 부재를 포함한다.
게이트선(121) 및 게이트 전극(124) 위에는 게이트 절연막(gate insulating layer)(130)이 형성되어 있다. 게이트 절연막(130)은 무기 또는 유기 절연 물질로 이루어질 수 있다. 게이트 절연막(140)은 다중막으로 이루어질 수 있다.
게이트 절연막(140) 위에는 반도체(semiconductor)(154)가 형성되어 있다. 반도체(154)는 산화물 반도체, 예를 들면 인듐(In), 갈륨(Ga), 아연(Zn) 및 주석(Sn) 중 적어도 하나의 원소를 포함하는 산화물을 포함할 수 있다.
반도체(154) 위에는 저항성 접촉 부재(ohmic contact member)(도시하지 않음)가 더 형성될 수 있다. 저항성 접촉 부재는 실리사이드(silicide) 또는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어질 수 있다.
반도체(154) 및 게이트 절연막(140) 위에는 식각 저지막(160) 및 제1 보호막(180)이 형성되어 있다. 제1 보호막(180)은 유기물로서 식각 저지막(160)에 비하여 매우 두꺼울 수 있다.
제1 보호막(160) 위에는 소스 전극(173), 드레인 전극(175) 및 공통 전극(270)이 형성되어 있다. 소스 전극(173) 및 드레인 전극(175)은 식각 저지막(160) 및 제1 보호막(180)에 형성되어 있는 접촉 구멍을 통하여 각각 반도체(154)와 연결되어 있다. 소스 전극(173)은 또한 게이트 절연막(130), 식각 저지막(160) 및 제1 보호막(180)에 형성되어 있는 접촉 구멍을 통하여 데이터선(171)과 연결되어 있으며, 게이트선(121) 상하의 세로 부재들을 서로 연결한다.
게이트 전극(124), 소스 전극(173) 및 드레인 전극(175)은 반도체(154)와 함께 하나의 박막 트랜지스터(Thin Film Transistor, TFT)를 이룬다. 박막 트랜지스터는 데이터선(171)의 데이터 전압을 전달하는 스위칭 소자로서 기능할 수 있다. 이때, 스위칭 소자(SW)의 채널(channel)은 소스 전극(173)과 드레인 전극(175) 사이의 반도체(154)에 형성되어 있다.
소스 전극(173), 드레인 전극(175) 및 공통 전극(270) 위에는 제2 보호막(210)이 형성되어 있다. 제2 보호막(210)은 유기 절연 물질 또는 무기 절연 물질로 이루어질 수 있으며, 단일막 또는 다중막으로 이루어질 수 있다.
제2 보호막(180) 위에는 화소 전극(191)이 형성되어 있다. 화소 전극(191)은 제2 보호막(210)에 형성된 접촉 구멍을 통하여 드레인 전극(175)과 연결되어 있다.
그러면, 도 3 및 도 4를 앞서의 도 1 및 도 2와 함께 참고하여 본 발명의 일 실시예에 의한 표시 장치의 제조 방법에 대해 설명한다.
도 3 및 도 4는 도 1 및 도 2의 표시 장치를 본 발명의 일 실시예에 따라 제조하는 방법을 나타낸 단면도이다.
먼저, 도 3을 참고하면, 유리 또는 플라스틱 등으로 이루어진 기판(110) 위에 게이트선(121), 게이트선(121)으로부터 돌출되는 게이트 전극(124) 및 데이터선(171)을 형성한다.
이어, 게이트선(121), 게이트 전극(124) 및 데이터선(171) 위에 실리콘 질화물(SiNx), 실리콘 산화물(SiOx) 등과 같은 무기 절연 물질을 이용하여 게이트 절연막(140)을 형성한다. 게이트 절연막(140)은 단일막 또는 다중막으로 이루어질 수 있다.
이어, 게이트 절연막(140) 위에 금속 산화물(metal oxide) 등과 같은 반도체 물질을 증착한 후 이를 패터닝하여 반도체(154)를 형성한다. 반도체(154)는 게이트 전극(124) 위에 위치하도록 형성할 수 있다.
이어 도 3 및 도 4를 참고하면, 식각 저지막(160) 및 제1 보호막(180)을 적층하고 감광막(210)을 도포한다. 이어 위치에 따라 노광량이 달라지는 마스크(200)을 사용하여 감광막(210)을 노광한 다음, 게이트 절연막(130), 식각 저지막(160) 및 제1 보호막(180)을 식각하여 데이터선(171) 및 반도체(154)에 접촉 구멍을 형성한다. 게이트 패드 및 데이터 패드를 포함하는 패드부(129)에도 접촉 구멍을 형성한다.
도 2를 참고하면, 소스 전극(173), 드레인 전극(175) 및 공통 전극(270)을 형성하고, 제2 보호막(210)을 적층하고 식각하여 패드부(129)에 접촉 구멍을 형성한다. 이어 화소 전극(191)을 형성한다.
한 실시예에 따르면, 패드부(129)에는 소스 전극(173) 등과 같은 층의 도전체 및 화소 전극(191)과 같은 층의 도전체가 형성될 수 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

Claims (6)

  1. 기판,
    상기 기판 위에 위치하는 게이트 전극 및 게이트선,
    상기 기판 위에 상기 게이트선과 같은 층에 형성되어 있으며 상기 게이트선과 분리되어 있는 복수의 데이터선,
    상기 게이트선, 상기 게이트 전극 및 상기 데이터선 위에 위치하는 게이트 절연막,
    상기 게이트 절연막 위에 위치하는 반도체,
    상기 반도체 및 상기 게이트 절연막 위에 위치하는 식각 저지막,
    상기 식각 저지막 위에 위치하는 제1 보호막,
    상기 제1 보호막 및 상기 식각 저지막 바로 위에 위치하며 상기 복수의 데이터선과 연결되어 있는 소스 전극,
    상기 식각 저지막 바로 위에 위치하며 상기 소스 전극과 떨어져 있는 드레인 전극,
    상기 제1 보호막 바로 위에 위치하며 상기 소스 전극 및 상기 드레인 전극과 떨어져 있는 공통 전극,
    상기 소스 전극, 상기 드레인 전극 및 상기 공통 전극 바로 위에 위치하는 제2 보호막, 그리고
    상기 제2 보호막 위에 위치하며 상기 드레인 전극과 연결되어 있는 화소 전극
    을 포함하는 표시 장치.
  2. 제1항에서,
    상기 제1 보호막은 유기물을 포함하는 표시 장치.
  3. 제1항에서,
    상기 반도체는 금속 산화물을 포함하는 표시 장치.
  4. 기판 위에 게이트 전극, 게이트선 및 데이터선을 형성하는 단계,
    상기 게이트 전극, 상기 게이트선 및 상기 데이터선 위에 게이트 절연막을 형성하는 단계,
    상기 게이트 절연막 위에 반도체를 형성하는 단계,
    상기 게이트 절연막 및 상기 반도체 위에 식각 저지막 및 제1 보호막을 적층하는 단계,
    상기 제1 보호막, 상기 식각 저지막 및 상기 게이트 절연막을 식각하여 상기 데이터선 및 상기 반도체를 드러내는 접촉 구멍을 형성하는 단계,
    상기 제1 보호막 및 상기 식각 저지막 위에 상기 데이터선과 연결되는 소스 전극, 상기 소스 전극과 떨어져 있는 드레인 전극, 상기 소스 전극 및 상기 드레인 전극과 떨어져 있는 공통 전극을 형성하는 단계,
    상기 소스 전극, 상기 드레인 전극 및 상기 공통 전극 위에 제2 보호막을 형성하는 단계, 그리고
    상기 제2 보호막 위에 위치하며 상기 드레인 전극과 연결되는 화소 전극을 형성하는 단계
    를 포함하며,
    상기 소스 전극, 상기 드레인 전극 및 상기 공통 전극은 동일한 층으로 형성하는
    표시 장치의 제조 방법.
  5. 제4항에서,
    상기 제1 보호막은 유기물을 포함하는 표시 장치의 제조 방법.
  6. 제4항에서,
    상기 반도체는 금속 산화물을 포함하는 표시 장치의 제조 방법.
KR1020150013774A 2015-01-28 2015-01-28 표시 장치 및 그 제조 방법 Active KR102296734B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150013774A KR102296734B1 (ko) 2015-01-28 2015-01-28 표시 장치 및 그 제조 방법
US14/958,011 US9647005B2 (en) 2015-01-28 2015-12-03 Display device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150013774A KR102296734B1 (ko) 2015-01-28 2015-01-28 표시 장치 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20160093185A KR20160093185A (ko) 2016-08-08
KR102296734B1 true KR102296734B1 (ko) 2021-09-01

Family

ID=56434207

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150013774A Active KR102296734B1 (ko) 2015-01-28 2015-01-28 표시 장치 및 그 제조 방법

Country Status (2)

Country Link
US (1) US9647005B2 (ko)
KR (1) KR102296734B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3193033B2 (ja) * 1989-03-16 2001-07-30 ローベルト・ボツシユ・ゲゼルシヤフト・ミツト・ベシユレンクテル・ハフツング 目標値発生部材の調整位置を伝達する装置
US20140104527A1 (en) * 2012-10-17 2014-04-17 Apple Inc. Process Architecture for Color Filter Array in Active Matrix Liquid Crystal Display

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5994155A (en) * 1994-01-20 1999-11-30 Goldstar Co., Ltd. Method of fabricating a thin film transistor liquid crystal display
KR20040045113A (ko) 2002-11-22 2004-06-01 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조 방법
JP5477523B2 (ja) 2006-06-15 2014-04-23 三国電子有限会社 低コスト大画面広視野角高速応答液晶表示装置
KR101497425B1 (ko) 2008-08-28 2015-03-03 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
KR20110093113A (ko) 2010-02-11 2011-08-18 삼성전자주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR101960371B1 (ko) * 2012-02-29 2019-03-20 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
KR102071008B1 (ko) * 2013-04-10 2020-01-30 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR102247048B1 (ko) 2013-12-04 2021-05-03 삼성디스플레이 주식회사 표시 기판 및 이의 제조 방법
KR20150066690A (ko) 2013-12-09 2015-06-17 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3193033B2 (ja) * 1989-03-16 2001-07-30 ローベルト・ボツシユ・ゲゼルシヤフト・ミツト・ベシユレンクテル・ハフツング 目標値発生部材の調整位置を伝達する装置
US20140104527A1 (en) * 2012-10-17 2014-04-17 Apple Inc. Process Architecture for Color Filter Array in Active Matrix Liquid Crystal Display

Also Published As

Publication number Publication date
US20160218116A1 (en) 2016-07-28
US9647005B2 (en) 2017-05-09
KR20160093185A (ko) 2016-08-08

Similar Documents

Publication Publication Date Title
US9502436B2 (en) Thin film transistor, array substrate and method for fabricating the same, and display device
CN106802519B (zh) 液晶显示装置及其制造方法
US20170162708A1 (en) Tft substrates and the manufacturing methods thereof
WO2017166341A1 (zh) Tft基板的制作方法及制得的tft基板
CN105470262A (zh) 薄膜晶体管基板及使用薄膜晶体管基板的显示设备
US20140145195A1 (en) Array substrate for liquid crystal display and method for manufacturing the same
US20170255044A1 (en) Tft substrates and the manufacturing methods thereof
JP2020017558A (ja) 表示装置
KR20100063493A (ko) 박막 트랜지스터 기판 및 그 제조 방법
WO2015081652A1 (zh) 阵列基板及其制作方法、显示装置
US9620609B2 (en) Thin film transistor display panel and method of manufacturing the same
KR102071008B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
US20170200749A1 (en) Method for manufacturing array substrate, array substrate and display device
KR20100024640A (ko) 박막 트랜지스터 표시판
US20200266301A1 (en) Array substrate and display panel
CN105470196A (zh) 薄膜晶体管、阵列基板及其制造方法、和显示装置
JP2017201665A (ja) 表示装置
JP2019186301A (ja) 表示装置及びその製造方法
US9923067B2 (en) Thin-film transistor and method for fabricating the same, array substrate and method for fabricating the same, and display device
US9837449B2 (en) Display device with contact between an electrode of a thin film transistor and a pixel electrode
KR102224457B1 (ko) 표시장치와 그 제조 방법
CN116565027A (zh) 制造薄膜晶体管的方法
US11152403B2 (en) Method for manufacturing array substrate, array substrate and display panel
KR20120076221A (ko) 산화물 반도체를 포함한 박막 트랜지스터 기판
US9651843B2 (en) Thin film transistor array substrate and manufacturing method thereof

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20150128

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20200102

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20150128

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20210122

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20210628

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20210826

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20210826

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20240723

Start annual number: 4

End annual number: 4