[go: up one dir, main page]

CN112271189B - 一种显示基板及其制作方法和显示装置 - Google Patents

一种显示基板及其制作方法和显示装置 Download PDF

Info

Publication number
CN112271189B
CN112271189B CN202011154879.7A CN202011154879A CN112271189B CN 112271189 B CN112271189 B CN 112271189B CN 202011154879 A CN202011154879 A CN 202011154879A CN 112271189 B CN112271189 B CN 112271189B
Authority
CN
China
Prior art keywords
layer
photoresist
transparent conductive
sub
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011154879.7A
Other languages
English (en)
Other versions
CN112271189A (zh
Inventor
倪柳松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei Xinsheng Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202011154879.7A priority Critical patent/CN112271189B/zh
Publication of CN112271189A publication Critical patent/CN112271189A/zh
Priority to PCT/CN2021/118242 priority patent/WO2022089066A1/zh
Priority to US17/787,692 priority patent/US20230017854A1/en
Application granted granted Critical
Publication of CN112271189B publication Critical patent/CN112271189B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H29/00—Integrated devices, or assemblies of multiple devices, comprising at least one light-emitting semiconductor element covered by group H10H20/00
    • H10H29/10—Integrated devices comprising at least one light-emitting semiconductor component covered by group H10H20/00
    • H10H29/14—Integrated devices comprising at least one light-emitting semiconductor component covered by group H10H20/00 comprising multiple light-emitting semiconductor components
    • H10H29/142—Two-dimensional arrangements, e.g. asymmetric LED layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0221—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0231—Manufacture or treatment of multiple TFTs using masks, e.g. half-tone masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/451—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by the compositions or shapes of the interlayer dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6723—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device having light shields

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)

Abstract

本公开提供一种显示基板及其制作方法和显示装置。显示基板的制作方法，包括以下步骤：提供一衬底基板；在所述衬底基板上制作驱动电路层；在所述驱动电路层上形成无机绝缘层；在所述无机绝缘层上形成平坦层的图形，其中，所述平坦层的材料包括有机材料；在所述平坦层上形成第一透明导电层；通过构图工艺开设过孔，其中，构图工艺的曝光过程中使用的光刻胶包括有机材料。本公开实施例通过设置第一透明导电层，能够避免平坦层的有机材料和在无机绝缘层上开设过孔使用的包括有机材料的光刻胶直接接触，降低了后续去除光刻胶的难度，有助于降低光刻胶的残留，提高结构的可靠性。

Description

一种显示基板及其制作方法和显示装置
技术领域
本公开涉及显示技术领域，尤其涉及一种显示基板及其制作方法和显示装置。
背景技术
显示基板在制作过程中通常需要通过多次图案化工艺完成膜层结构的制作，图案化工艺中通常需要使用有机材料制作的光刻胶，而显示基板中的某些结构也是有机材料制作的，有机材料之间的结合效果相对较好，导致图案化工艺结束之后，光刻胶难以剥离，影响显示装置的性能。
发明内容
本公开实施例提供一种显示基板及其制作方法和显示装置，以解决图案化过程中光刻胶剥离难以剥离，可能影响显示装置性能的问题。
第一方面，本公开实施例提供了一种显示基板的制作方法，包括以下步骤：
提供一衬底基板；
在所述衬底基板上制作驱动电路层；
在所述驱动电路层上形成无机绝缘层；
在所述无机绝缘层上形成平坦层的图形，其中，所述平坦层的材料包括有机材料，所述平坦层的图形覆盖所述无机绝缘层的部分区域；
在所述平坦层上形成第一透明导电层；
通过构图工艺开设过孔，其中，所述过孔位于所述平坦层的图形未覆盖所述无机绝缘层的区域，所述过孔沿垂直于所述衬底基板的方向贯穿所述无机绝缘层以及所述第一透明导电层，构图工艺的曝光过程中使用的光刻胶包括有机材料。
在一些实施例中，所述通过构图工艺开设过孔，包括：
使所述第一透明导电层图形化，形成包括第一子过孔的第一导电图形；
使所述无机绝缘层图形化，形成包括第二子过孔的保护层图形；
其中，所述第一子过孔和所述第二子过孔在所述衬底基板上正投影存在交叠，所述第一子过孔和所述第二子过孔形成所述过孔。
在一些实施例中，所述使所述第一透明导电层图形化，形成包括第一子过孔的第一导电图形，包括：
在所述第一透明导电层上形成光刻胶，对所述光刻胶进行曝光显影后形成第一光刻胶去除区域和第一光刻胶保留区域，所述第一光刻胶去除区域对应待形成的第一子过孔；
对所述第一光刻胶去除区域的第一透明导电层进行湿法刻蚀，使所述无机绝缘层与所述第一光刻胶去除区域对应的部分暴露出来，其中，位于所述第一光刻胶保留区域的所述第一透明导电层形成第一导电图形；
所述使所述无机绝缘层图形化，形成包括第二子过孔的保护层图形，包括：
对所述第一光刻胶去除区域的无机绝缘层进行干法刻蚀，位于所述第一光刻胶保留区域的无机绝缘层形成保护层的图形；
去除所述第一光刻胶保留区域的光刻胶。
在一些实施例中，所述第一子过孔的侧壁与平行于所述衬底基板的方向之间的夹角小于所述第二子过孔的侧壁与平行于所述衬底基板的方向之间的夹角。
在一些实施例中，所述通过构图工艺开设过孔之后，所述方法还包括：
在所述第一导电图形上形成第二透明导电层，其中，所述第二透明导电层通过所述过孔与所述驱动电路层电连接；
将所述第一导电图形和所述第二透明导电层图形化，形成包括第一电极子层和第二电极子层的第一电极，其中，所述第一导电图形形成所述第一电极子层，所述第二透明导电层形成所述第二电极子层。
在一些实施例中，所述将所述第一导电图形和所述第二透明导电层图形化，包括：
在所述第二透明导电层上形成光刻胶，对所述光刻胶进行曝光显影后形成第二光刻胶去除区域和第二光刻胶保留区域，所述第二光刻胶保留区域对应所述过孔和待形成的第一电极；
对所述第二光刻胶去除区域的所述第一导电图形和所述第二透明导电层进行刻蚀，位于所述第二光刻胶保留区域的所述第一导电图形形成所述第一电极子层，位于所述第二光刻胶保留区域的所述第二透明导电层形成所述第二电极子层；
去除所述第二光刻胶保留区域的光刻胶。
在一些实施例中，所述第一电极子层在所述衬底基板上的正投影的范围位于所述第二电极子层在所述衬底基板的正投影的范围之内。
在一些实施例中，在垂直于所述衬底基板的方向上，所述第一电极子层的厚度小于所述第二电极子层的厚度，所述第一电极子层和所述第二电极子层的厚度之和为50至200纳米，所述第一电极子层与所述第二电极子层的成膜条件相同。
第二方面，本公开实施例提供了一种显示基板，通过第一方面任一项所述的显示基板的制作方法制作得到。
第三方面，本公开实施例提供了一种显示装置，包括第二方面所述的显示基板。
本公开实施例的显示基板的制作方法，包括以下步骤：提供一衬底基板；在所述衬底基板上制作驱动电路层；在所述驱动电路层上形成无机绝缘层；在所述无机绝缘层上形成平坦层的图形，其中，所述平坦层的材料包括有机材料，所述平坦层的图形覆盖所述无机绝缘层的部分区域；在所述平坦层上形成第一透明导电层；通过构图工艺开设过孔，其中，所述过孔位于所述平坦层的图形未覆盖所述无机绝缘层的区域，所述过孔沿垂直于所述衬底基板的方向贯穿所述无机绝缘层以及所述第一透明导电层，构图工艺的曝光过程中使用的光刻胶包括有机材料。本公开实施例通过设置第一透明导电层，能够避免平坦层的有机材料和在无机绝缘层上开设过孔使用的包括有机材料的光刻胶直接接触，降低了后续去除光刻胶的难度，有助于降低光刻胶的残留，提高结构的可靠性。
附图说明
为了更清楚地说明本公开实施例的技术方案，下面将对本公开实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获取其他的附图。
图1是本公开一实施例提供的显示基板的制作方法的流程图；
图2A是本公开一实施例的显示基板的一中间制程图；
图2B是本公开一实施例的显示基板的一中间制程图；
图2C是本公开一实施例的显示基板的一中间制程图；
图2D是本公开一实施例的显示基板的一中间制程图；
图2E是本公开一实施例的显示基板的一中间制程图；
图2F是本公开一实施例的显示基板的一中间制程图；
图2G是本公开一实施例的显示基板的一中间制程图；
图2H是本公开一实施例的显示基板的一中间制程图；
图2I是本公开一实施例的显示基板的一中间制程图。
具体实施方式
下面将结合本公开实施例中的附图，对本公开实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本公开一部分实施例，而不是全部的实施例。基于本公开中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获取的所有其他实施例，都属于本公开保护的范围。
本公开实施例提供了一种显示基板的制作方法。
如图1所示，在一个实施例中，该显示基板的制作方法包括以下步骤：
步骤101：提供一衬底基板。
如图2A所示，本实施例中的衬底基板201可以为柔性衬底，其材料可以选择包括但不限于聚酰亚胺等，该衬底基板201还可以为刚性衬底，例如选择玻璃基板等。
步骤102：在所述衬底基板上制作驱动电路层。
本实施例中的驱动电路层包括薄膜晶体管，具体可以是非晶硅薄膜晶体管，多晶硅薄膜晶体管，还可以是氧化物薄膜晶体管等。
请继续参阅图2A，薄膜晶体管通常包括栅极202、有源层203和源漏电极层204，此外，驱动电路层还可以根据需要设置一些其他结构或功能膜层，例如，防护层205、缓冲层206、栅极绝缘层207、介电层208、电源信号线209等结构。
在一个实施例中，首先在衬底基板上沉积金属层，例如，可以通过溅射设备在衬底基板上沉积钼或铝等金属，形成金属层，显然，金属层的材料并不局限于此。
接下来通过图案化工艺使金属层形成防护层205的图形，该防护层205的图形对应薄膜晶体管的有源层203设置，以保护薄膜晶体管的有源层205。
接下来，在防护层205上沉积绝缘薄膜，作为缓冲层206，具体的，例如可以通过PECVD(Plasma Enhanced Chemical Vapor Deposition，等离子体增强化学气相沉积法)沉积硅的氧化物或硅的氮化物做为缓冲层206。
接下来，沉积半导体材料，并图形化使形成有源层203，以薄膜晶体管为氧化物薄膜晶体管为例说明，则可以沉积IGZO(铟镓锌氧化物)或ITZO(铟锡锌氧化物)等金属氧化物，并通过图形化形成有源层203。
接下来，依次制作栅极绝缘层207和栅极202。
在一些实施例中，还可以根据需要对有源层203的局部区域进行导体化，这样，有源层形成导体化部分2031和半导体部分2032，半导体部分2032形成薄膜晶体管的沟道区域。
接下来，可以沉积硅的氧化物或硅的氮化物，并图形化进行介电层208的制作。之后，再次沉积金属层，例如铜、铝等，并将该金属层图形化，形成电源信号线209以及源漏电极层204。源漏电极层204具体包括源极和漏极，源极和漏极可以分别通过有源层203的导体化部分2031与有源层203连接。
在一个实施例中，电源信号线209可以通过单独的构图工艺制作，在其他一些实施例中，电源信号线209和源漏电极层204同层同材料设置，换句话说，电源信号线209和源漏电极层204通过一次构图工艺制作完成，可以节约工艺步骤，有助于降低成本。
应当理解的是，电源信号线209用于提供电源信号，与图中所示薄膜晶体管的源极和漏极并不直接电接触，可以理解为，由图2A对应的俯视图的角度观察时，电源信号线209和薄膜晶体管的源极、漏极之间均是存在一定间隔的，本实施例中为了便于表示，将其展示在同一截面图中。
这样，就完成了驱动电路层的制作，显然，驱动电路层的结构并不局限于此，可以根据需要调整驱动电路层的结构，此处不做进一步限定和描述。
步骤103：在所述驱动电路层上形成无机绝缘层。
请继续参阅图2A，本实施例中，可以通过PECVD沉积硅的氧化物或硅的氮化物等，形成该无机绝缘层210A，该无机绝缘层210A后续形成显示基板的保护层PVX210B。
如图2A和图2B所示，在无机绝缘层210A制作完成之后，可以根据需要制作彩色滤光片(Color filter，缩写为CF)211。
步骤104：在所述无机绝缘层上形成平坦层的图形，其中，所述平坦层的材料包括有机材料，所述平坦层的图形覆盖所述无机绝缘层的部分区域。
如图2C所示，进一步的，在无机绝缘层210A上制作平坦层212的图形，具体的，首先沉积有机材料层，例如可以是树脂，然后将该有机材料层平坦化和图形化，形成平坦层212的图形。在有机材料层图形化之后，使得一部分无机绝缘层暴露出来。
本实施例中的有机材料层可以选择感光材料制作，例如，选择感光性树脂，这样，在有机材料层图形化过程中，不需要额外涂覆光刻胶，因此，在有机材料层图形化形成平坦层212的过程中，不会出现光刻胶残留的现象。
步骤105：在所述平坦层上形成第一透明导电层。
如图2D所示，接下来沉积透明导电材料，例如ITO(氧化铟锡)等，形成第一透明导电层213A。
步骤106：通过构图工艺开设过孔。
如图2D和图2E所示，在沉积了第一透明导电层213A之后，开设过孔215，过孔215位于平坦层212的图形未覆盖无机绝缘层210A的区域，也就是有机材料层图形化形成平坦层的图形之后，无机绝缘层210A暴露出来的部分。
该过孔215沿垂直于衬底基板210的方向贯穿无机绝缘层210A以及第一透明导电层213A。构图工艺一般包括曝光、显影刻蚀等步骤，其中，曝光过程中使用的光刻胶包括有机材料。
在通过图案化工艺开设过孔215过程中，需要涂覆光刻胶214，一般来说，光刻胶214均包括有机材料，而平坦层212的材料也是有机材料，有机材料之间的粘附性相对较好，容易导致光刻胶214难以去除，出现光刻胶214残留。
而本公开实施例中在平坦层212上进一步设置了第一透明导电层213A，第一透明导电层213A的材料为ITO等无机材料，与有机材料之间的粘附性将对较低，因此，光刻胶214更加容易剥离，降低了光刻胶214残留的可能性，有助于提高显示装置的性能。
本公开实施例通过设置第一透明导电层213A，能够避免平坦层212的有机材料和在无机绝缘层210A上开设过孔215使用的包括有机材料的光刻胶214直接接触，降低了后续去除光刻胶214的难度，有助于降低光刻胶214的残留，提高结构的可靠性。
在一些实施例中，所述通过构图工艺开设过孔，包括：
使所述第一透明导电层图形化，形成包括第一子过孔的第一导电图形；
使所述无机绝缘层图形化，形成包括第二子过孔的保护层图形。
请同时参阅图2D和图2E，本实施例中，首先在第一透明导电层213A上开设第一子过孔，然后在该第一子过孔对应的位置，在无机绝缘层210A上开设第二子过孔。
如图2E所示，第一子过孔和第二子过孔在衬底基板上正投影存在交叠，可以理解为，第一子过孔和第二子过孔形成一个由第一透明导电层延伸至无机绝缘层的过孔215。
在一些实施例中，所述使所述第一透明导电层图形化，形成包括第一子过孔的第一导电图形，包括：
在所述第一透明导电层上形成光刻胶，对所述光刻胶进行曝光显影后形成第一光刻胶去除区域和第一光刻胶保留区域，所述第一光刻胶去除区域对应待形成的第一子过孔；
对所述第一光刻胶去除区域的第一透明导电层进行湿法刻蚀；
所述使所述无机绝缘层图形化，形成包括第二子过孔的保护层图形，包括：
对所述第一光刻胶去除区域的无机绝缘层进行干法刻蚀；
去除所述第一光刻胶保留区域的光刻胶。
如图2D和图2E所示，具体的，本实施例中首先在第一透明导电层213A上涂覆光刻胶214，具体可以是正性光刻胶，也可以是负性光刻胶。
接下来，对光刻胶214进行曝光显影，曝光显影的区域需要根据光刻胶的性质确定，曝光显影之后，形成第一光刻胶去除区域和第一光刻胶保留区域。
该第一光刻胶去除区域对应待形成的第一子过孔，对该第一光刻胶去除区域的第一透明导电层213A进行刻蚀，具体为湿法刻蚀，从而去除该区域的第一透明导电层213A的材料，使得无机绝缘层210A暴露出来。这样，位于第一光刻胶保留区域的第一透明导电层213A保留下来，形成了包括第一子过孔的第一导电图形213B。
接下来，对位于第一光刻胶去除区域的无机绝缘层210A进行刻蚀，具体为干法刻蚀，使无机绝缘层210A图形化，位于第一光刻胶保留区域的无机绝缘层210A保留下来，这样，无机绝缘层210A形成了包括第二子过孔的保护层210B的图形。
如图2F所示，在完成了第一透明导电层213A和无机绝缘层210A的图形化之后，去除第一光刻胶保留区域的光刻胶214，这样，本实施例中只需要使用一张掩膜版，即可完成第一透明导电层213A和无机绝缘层210A的图形化，得到开设有过孔215的第一导电图形213B和保护层210B。
本实施例中，第一子过孔的侧壁与平行于衬底基板201的方向之间的夹角小于第二子过孔的侧壁与平行于衬底基板201的方向之间的夹角，也可以称作第一子过孔的坡度小于第二子过孔的坡度。
在一些实施例中，第一子过孔的坡度和第二子过孔的坡度是通过控制刻蚀方法控制的，具体的，第一透明导电层213A的刻蚀方法选择湿法刻蚀，无机绝缘层210A的刻蚀方法选择干法刻蚀，这样，能够使得第一子过孔的坡度小于第二子过孔的坡度。
通过控制第一子过孔的坡度小于第二子过孔的坡度，有助于降低过孔区域的面积，降低对于显示效果的影响，还有助于提高对于无机绝缘层210A刻蚀的便利程度。
在一些实施例中，所述通过构图工艺开设过孔之后，所述方法还包括：
在所述第一导电图形上形成第二透明导电层；
将所述第一导电图形和所述第二透明导电层图形化，形成包括第一电极子层和第二电极子层的第一电极。
如图2G所示，在形成第一导电图形213B之后，在第一导电图形213B上形成第二透明导电层216A，第二透明导电层216A的材料同样可以选择ITO等，第二透明导电层216A通过过孔与驱动电路层电连接。具体的，第二透明导电层216A与驱动电路层中薄膜晶体管的源极或漏极电连接。
在一些实施例中，所述将所述第一导电图形和所述第二透明导电层图形化，包括：
在所述第二透明导电层上形成光刻胶，对所述光刻胶进行曝光显影后形成第二光刻胶去除区域和第二光刻胶保留区域，所述第二光刻胶保留区域对应所述过孔和待形成的第一电极；
对所述第二光刻胶去除区域的所述第一导电图形和所述第二透明导电层进行刻蚀，位于所述第二光刻胶保留区域的所述第一导电图形形成所述第一电极子层，位于所述第二光刻胶保留区域的所述第二透明导电层形成所述第二电极子层；
去除所述第二光刻胶保留区域的光刻胶。
如图2H所示，本实施例中，第一导电图形213B图形化之后形成第一电极子层213C，第二透明导电层216A图形化之后，形成第二电极子层216B，第一电极子层213C和第二电极子层216A共同组成显示基板的第一电极，本实施例中，该第一电极可以是显示基板的阳极。
这样，本实施例中，仅使用一张掩膜版，就实现了第一导电图形213B和第二透明导电层216A的图形化，不需要增加额外的掩膜版，有助于控制成本。
在一些实施例中，在垂直于衬底基板201的方向上，第一电极子层213C的厚度小于第二电极子层216A的厚度，第一电极子层213C和第二电极子层216A的厚度之和为50至200纳米，第一电极子层213C和第二电极子层216A的成膜条件相同。
本实施例中，第一电极子层213C主要用于避免无机绝缘层210A图形化过程中光刻胶214与平坦层212的图形接触，因此，可以控制第一电极子层的厚度相对较小，第二电极子层216B的主要用于实现电信号的传输，因此，控制第二电极子层216B的厚度相对较大。相应的，在其材料相同的情况下，第一电极子层213C的透明度大于第二电极子层的透明度。
应当理解的是，本实施例中需要控制第一电极的透明度足够大，以确保显示效果，实施时，可以根据需要确定第一电极的透明度，并进一步确定第一电极子层213C和第二电极子层216B的厚度。
本实施例中，第一电极的厚度为50至200纳米，相应的，第一电极子层213C和第二电极子层216A的厚度之和为50至200纳米，从而平衡第一电极的导线性能和透明度，换句话说，在确保第一电极的导电性能的情况下，使第一电极具有较高的透明度。
本实施例中，第一电极子层213C和第二电极子层216A的成膜条件相同，也就是说，包括温度、材料、工艺等制作第一电极子层213C和第二电极子层216A的条件参数均相同，这样，所制备的第一电极子层213C和第二电极子层216A的性能和结构的近似程度也较高，其结合程度相对较好，有助于降低第一电极子层213C和第二电极子层216A之间的电阻，从而提高第一电极的电学性能。
在一些实施例中，第一电极子层213C在衬底基板201上的正投影的范围位于第二电极子层216B在衬底基板201的正投影的范围之内。
本实施例中，在首先对第一透明导电层213A图形化，形成包括第一子过孔的第一导电图形213B，进一步的，对第一导电图形213B和第二透明导电层216A同时进行图形化，形成第一电极，由于第一导电图形213B和第二透明导电层216A是在同一次构图工艺中图形化，并分别形成第一电极子层213C和第二电极子层216B，因此，第一电极子层213C的范围不大于第二电极子层216B的范围。
如图2I所示，在完成第一电极的制作之后，进一步制作后续结构，例如，像素界定层、发光层217、第二电极218等，其中，第一电极、发光层217和第二电极218构成显示基板的发光单元。
在完成发光单元的制作之后，还可以进一步制作封装结构等其他结构219，此处不做进一步限定和描述。
本公开实施例提供了一种显示基板，通过以上任一项所述的显示基板的制作方法制作得到。本公开实施例提供了一种显示装置，包括上述的显示基板。
本实施例的显示基板和显示装置的技术方案包括了上述显示基板的制作方法实施例的全部技术方案，因此至少能实现上述全部技术效果，此处不再赘述。
以上，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以权利要求的保护范围为准。

Claims (8)

1.一种显示基板的制作方法，包括以下步骤：
提供一衬底基板；
在所述衬底基板上制作驱动电路层；
在所述驱动电路层上形成无机绝缘层；
在所述无机绝缘层上形成平坦层的图形，其中，所述平坦层的材料包括有机材料，所述平坦层的图形覆盖所述无机绝缘层的部分区域；
在所述平坦层上形成第一透明导电层；
通过构图工艺开设过孔，其中，所述过孔位于所述平坦层的图形未覆盖所述无机绝缘层的区域，所述过孔沿垂直于所述衬底基板的方向贯穿所述无机绝缘层以及所述第一透明导电层，构图工艺的曝光过程中使用的光刻胶包括有机材料；
所述通过构图工艺开设过孔，包括：
使所述第一透明导电层图形化，形成包括第一子过孔的第一导电图形；
使所述无机绝缘层图形化，形成包括第二子过孔的保护层图形；
其中，所述第一子过孔和所述第二子过孔在所述衬底基板上正投影存在交叠，所述第一子过孔和所述第二子过孔形成所述过孔；所述第一子过孔的侧壁与平行于所述衬底基板的方向之间的夹角小于所述第二子过孔的侧壁与平行于所述衬底基板的方向之间的夹角。
2.根据权利要求1所述的方法，其中，所述使所述第一透明导电层图形化，形成包括第一子过孔的第一导电图形，包括：
在所述第一透明导电层上形成光刻胶，对所述光刻胶进行曝光显影后形成第一光刻胶去除区域和第一光刻胶保留区域，所述第一光刻胶去除区域对应待形成的第一子过孔；
对所述第一光刻胶去除区域的第一透明导电层进行湿法刻蚀，使所述无机绝缘层与所述第一光刻胶去除区域对应的部分暴露出来，其中，位于所述第一光刻胶保留区域的所述第一透明导电层形成第一导电图形；
所述使所述无机绝缘层图形化，形成包括第二子过孔的保护层图形，包括：
对所述第一光刻胶去除区域的无机绝缘层进行干法刻蚀，位于所述第一光刻胶保留区域的无机绝缘层形成保护层的图形；
去除所述第一光刻胶保留区域的光刻胶。
3.根据权利要求1至2中任一项所述的方法，其中，所述通过构图工艺开设过孔之后，所述方法还包括：
在所述第一导电图形上形成第二透明导电层，其中，所述第二透明导电层通过所述过孔与所述驱动电路层电连接；
将所述第一导电图形和所述第二透明导电层图形化，形成包括第一电极子层和第二电极子层的第一电极，其中，所述第一导电图形形成所述第一电极子层，所述第二透明导电层形成所述第二电极子层。
4.根据权利要求3所述的方法，其特征在于，所述将所述第一导电图形和所述第二透明导电层图形化，包括：
在所述第二透明导电层上形成光刻胶，对所述光刻胶进行曝光显影后形成第二光刻胶去除区域和第二光刻胶保留区域，所述第二光刻胶保留区域对应所述过孔和待形成的第一电极；
对所述第二光刻胶去除区域的所述第一导电图形和所述第二透明导电层进行刻蚀，位于所述第二光刻胶保留区域的所述第一导电图形形成所述第一电极子层，位于所述第二光刻胶保留区域的所述第二透明导电层形成所述第二电极子层；
去除所述第二光刻胶保留区域的光刻胶。
5.根据权利要求3所述的方法，其中，所述第一电极子层在所述衬底基板上的正投影的范围位于所述第二电极子层在所述衬底基板的正投影的范围之内。
6.根据权利要求3所述的方法，其特征在于，在垂直于所述衬底基板的方向上，所述第一电极子层的厚度小于所述第二电极子层的厚度，所述第一电极子层和所述第二电极子层的厚度之和为50至200纳米，所述第一电极子层与所述第二电极子层的成膜条件相同。
7.一种显示基板，通过权利要求1至6中任一项所述的显示基板的制作方法制作得到。
8.一种显示装置，包括权利要求7所述的显示基板。
CN202011154879.7A 2020-10-26 2020-10-26 一种显示基板及其制作方法和显示装置 Active CN112271189B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202011154879.7A CN112271189B (zh) 2020-10-26 2020-10-26 一种显示基板及其制作方法和显示装置
PCT/CN2021/118242 WO2022089066A1 (zh) 2020-10-26 2021-09-14 一种显示基板及其制作方法和显示装置
US17/787,692 US20230017854A1 (en) 2020-10-26 2021-09-14 Display substrate and manufacturing method, and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011154879.7A CN112271189B (zh) 2020-10-26 2020-10-26 一种显示基板及其制作方法和显示装置

Publications (2)

Publication Number Publication Date
CN112271189A CN112271189A (zh) 2021-01-26
CN112271189B true CN112271189B (zh) 2023-05-12

Family

ID=74341394

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011154879.7A Active CN112271189B (zh) 2020-10-26 2020-10-26 一种显示基板及其制作方法和显示装置

Country Status (3)

Country Link
US (1) US20230017854A1 (zh)
CN (1) CN112271189B (zh)
WO (1) WO2022089066A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112271189B (zh) * 2020-10-26 2023-05-12 合肥鑫晟光电科技有限公司 一种显示基板及其制作方法和显示装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109901338A (zh) * 2019-04-25 2019-06-18 京东方科技集团股份有限公司 一种显示面板的制作方法和显示面板

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4814776B2 (ja) * 2006-12-14 2011-11-16 株式会社 日立ディスプレイズ 半透過型液晶表示装置
KR101659953B1 (ko) * 2010-03-30 2016-09-27 삼성디스플레이 주식회사 유기 발광 디스플레이 장치 및 이의 제조 방법
KR101890425B1 (ko) * 2011-07-14 2018-08-22 삼성디스플레이 주식회사 포토레지스트 박리용 조성물 및 이를 이용한 표시 기판의 제조 방법
TWI484271B (zh) * 2012-08-09 2015-05-11 Au Optronics Corp 畫素結構及畫素結構的製作方法
US9647001B2 (en) * 2013-09-05 2017-05-09 Boe Technology Group Co., Ltd. Array substrate, method for fabricating the same and display device
CN105070687A (zh) * 2015-09-18 2015-11-18 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及其制作方法、显示装置
CN109270796B (zh) * 2017-07-17 2020-12-04 京东方科技集团股份有限公司 阵列基板的制备方法
JP2019021599A (ja) * 2017-07-21 2019-02-07 株式会社東芝 透明電極、およびその製造方法、ならびにその透明電極を用いた電子デバイス
US10818697B2 (en) * 2018-08-06 2020-10-27 Sharp Kabushiki Kaisha Semiconductor device, display device, and method of producing semiconductor device
CN110400810B (zh) * 2019-08-01 2022-01-11 京东方科技集团股份有限公司 显示基板及其制作方法、和显示装置
US11522113B2 (en) * 2019-10-02 2022-12-06 Samsung Display Co., Ltd. Display device and method of manufacturing the same
CN110752220B (zh) * 2019-10-30 2022-05-17 京东方科技集团股份有限公司 一种显示基板及其制备方法和显示面板
CN110660839B (zh) * 2019-11-13 2022-04-29 京东方科技集团股份有限公司 一种显示面板及其制备方法
CN112271189B (zh) * 2020-10-26 2023-05-12 合肥鑫晟光电科技有限公司 一种显示基板及其制作方法和显示装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109901338A (zh) * 2019-04-25 2019-06-18 京东方科技集团股份有限公司 一种显示面板的制作方法和显示面板

Also Published As

Publication number Publication date
CN112271189A (zh) 2021-01-26
WO2022089066A1 (zh) 2022-05-05
US20230017854A1 (en) 2023-01-19

Similar Documents

Publication Publication Date Title
CN111564482B (zh) 显示基板及制备方法、显示装置
US12230695B2 (en) Display substrate and manufacturing method thereof, display device
CN108878449A (zh) 阵列基板的制作方法、阵列基板及显示装置
WO2016119324A1 (zh) 阵列基板及其制作方法、显示装置
CN110620120B (zh) 阵列基板及其制作方法、显示装置
CN110164873A (zh) 阵列基板的制作方法、阵列基板、显示面板及显示装置
WO2021036840A1 (zh) 显示基板及其制造方法、显示装置
CN109509707A (zh) 显示面板、阵列基板、薄膜晶体管及其制造方法
CN105990332B (zh) 薄膜晶体管基板及其显示面板
CN111312731A (zh) 一种阵列基板及其制备方法、显示面板
JP2014140033A (ja) 薄膜トランジスタ及びアレイ基板の製造方法
CN105529274B (zh) 薄膜晶体管的制作方法、阵列基板和显示装置
WO2016026207A1 (zh) 阵列基板及其制作方法和显示装置
CN112271189B (zh) 一种显示基板及其制作方法和显示装置
CN108711548B (zh) 金属氧化物薄膜晶体管及其制作方法、显示器
CN106876280A (zh) 薄膜晶体管及其制备方法
CN113421886B (zh) 显示面板及其制备方法
US10249654B1 (en) Manufacturing method of top-gate TFT and top-gate TFT
CN111564454B (zh) 一种显示基板及其制造方法、显示装置
WO2022267189A1 (zh) 显示面板及其制备方法
CN109037241A (zh) Ltps阵列基板及其制造方法、显示面板
WO2022062701A1 (zh) 阵列基板、显示面板、显示装置和制作方法
CN109585303B (zh) 显示面板、阵列基板、薄膜晶体管及其制造方法
JP2020503661A (ja) アレイ基板、表示パネル、アレイ基板を備える表示装置及びアレイ基板の製造方法
JP2019536284A (ja) アレイ基板及びアレイ基板の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant