[go: up one dir, main page]

TW201611330A - 包含在緩衝層堆疊上的三五族主動半導體層的半導體結構以及用於產生半導體結構的方法 - Google Patents

包含在緩衝層堆疊上的三五族主動半導體層的半導體結構以及用於產生半導體結構的方法 Download PDF

Info

Publication number
TW201611330A
TW201611330A TW104124232A TW104124232A TW201611330A TW 201611330 A TW201611330 A TW 201611330A TW 104124232 A TW104124232 A TW 104124232A TW 104124232 A TW104124232 A TW 104124232A TW 201611330 A TW201611330 A TW 201611330A
Authority
TW
Taiwan
Prior art keywords
layer
buffer layer
individual
buffer
stack
Prior art date
Application number
TW104124232A
Other languages
English (en)
Other versions
TWI655790B (zh
Inventor
就夫 德路恩
史德芬 德格斯
Original Assignee
艾彼干公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 艾彼干公司 filed Critical 艾彼干公司
Publication of TW201611330A publication Critical patent/TW201611330A/zh
Application granted granted Critical
Publication of TWI655790B publication Critical patent/TWI655790B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions
    • H10D62/824—Heterojunctions comprising only Group III-V materials heterojunctions, e.g. GaN/AlGaN heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/0251—Graded layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H10D30/4755—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs having wide bandgap charge-carrier supplying layers, e.g. modulation doped HEMTs such as n-AlGaAs/GaAs HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/125—Shapes of junctions between the regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Recrystallisation Techniques (AREA)
  • Led Devices (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

本發明係關於一種半導體結構，其包含：一緩衝層堆疊，其包含複數個III-V族材料層，所述緩衝層堆疊包含至少一個層疊子結構，每個所述層疊子結構包含一壓應力產生結構在一個別第一緩衝層和放置在所述緩衝層堆疊中且高於所述個別第一緩衝層的一個別第二緩衝層之間，所述個別第二緩衝層的下表面相較於所述個別第一緩衝層的上表面具有較低的鋁含量；一III-V族主動半導體層被提供在所述緩衝層堆疊上；其中所述個別鬆弛層的所述表面係足夠粗糙以抑制所述個別第二緩衝層的鬆弛，其包含一均方根(RMS)粗糙度大於1奈米；以及一種用於產生所述半導體結構的方法。

Description

包含在緩衝層堆疊上的三五族主動半導體層的半導體結構以及用於產生半導體結構的方法
本發明關於一種半導體結構，其包含含有複數個III-V族材料層的一緩衝層堆疊以及提供於所述緩衝層堆疊上的三五族的主動半導體層，例如GaN層，所述緩衝層堆疊經提供於一基板上。本發明亦關於用於產生此種半導體結構的方法。
氮化鎵材料為半導體合成物，其具有比較寬的直接能帶。這些電子躍遷提供給氮化鎵材料很多引人注意的特性，例如抵抗高電場的能力、在高頻下傳送訊號、以及其他特性。氮化鎵材料因此而被廣泛地引用於很多微電子應用中，例如電晶體、場發射器(field emitter)以及光電元件中。氮化鎵材料包含氮化鎵(GaN)以及其之合金，例如氮化鋁鎵(AlGaN)、氮化銦鎵(InGaN)以及氮化鋁銦鎵(AlInGaN)。
大部分的GaN磊晶層是被成長於不同材質的基板，例如藍寶石基板(Al2O3)、SiC或是Si，因為純GaN基板製造不易並且十分昂貴。這 些基板相較於(In)(Al)GaN磊晶層而具有不同的結構和機械特性，例如他們包含不同的熱膨脹係數或是不同的晶格常數。因此造成張力累積在所述GaN磊晶層，其會隨著磊晶層的厚度而增加。
在先前技術中，一層疊緩衝結構因而被引入基板和裝置的主動部分之間。此緩衝結構盡可能的緩解基板材料和用於裝置之主動部分的材料之間特性上的不同所產生的效應。此差異可能會引發但是不限於晶格常數的差異、熱膨脹係數的差異、不同的結晶結構、不同的能帶並且造成介電擊穿強度(dielectric breakdown strength)。此緩衝層理論上不會影響所述主動部分或是裝置的特性，但是在最終的裝置中可能會有微小的功能性，例如作為接觸層或這是作為電流阻擋層。
一層堆疊的主動部分是所述結構的一部分，其直接地決定將被形成在所述層堆疊上的所述裝置的特性。例如，AlGaN/GaN HEMT結構的所述主動部分典型地由相對厚(>100奈米)的GaN通道層和在頂部的薄(大約20奈米厚)的AlGaN阻障層所組成。在這樣的一個HEMT中，所述臨界電壓、互導(transconductance)以及導通狀態的電阻是直接由AlGaN阻障層的成分和厚度所決定的。以LED為例，該量子井和阻障物的厚度和成分決定所發射出光線的波長。主動部分中所選擇的材料和設計是經優化以作為最佳的裝置性能，並且盡可能的減少由施加所選擇的基板或是緩衝結構所造成的約束的相關性。
在GaN上Si技術中，幾乎都有一額外的成核層被引進在一邊有所述基板以及另一邊有所述緩衝結構和主動部分之間。所述層可為一AlN層，因為在AlGaN或GaN層中的鎵造成所述矽基板的回蝕(etch-back)。 在某些情況中，一介電層是被沉積在所述基板上以減輕此效應(例如SiC在Si上、鑽石在Si中等等)。所述用語“AlGaN”是關於一種組成包含任意計量/成分比例的Al、Ga和N(AlxGa1-xN)，所述組成可在層中變化，例如從所述層的底部不具有Ga到所述層的頂部不具有Al。一種例如是(In)AlGaN的組成可進一步包含任何適當數量的銦(In)。
所述緩衝結構通常由複數個層所組成。在GaN上Si的技術中，所述緩衝層的組成通常會將在所述AlN成核層附近中的富含Al的層演變成所述主動部分附近的中的富含Ga的層，其通常包含一個或多個GaN層。所述從成核層變化成主動部分的成分變化可以很多種方式完成。
在GaN上矽的技術中，所述緩衝結構應補償在所述層的磊晶沉積過程中從操作溫度冷卻至室溫的過程中而產生在所述層堆疊中的張應力。通常，這是藉由選擇在所述緩衝結構中的所述層而完成，使得這些層的結合引入了在所述層中在成長溫度下的壓應力。例如，沉積一第一厚度之具有低Al濃度的一第二AlGaN層在頂部以及具有較高的Al濃度的鬆弛的AlGaN層將會減少壓應力，因為所述第二層之較大的晶格常數將會被壓縮以匹配下方所述第一層之較小的晶格常數。
舉例來說，在WO0213245中揭露一種緩衝結構的使用。
工業中存在對於改善緩衝結構的需求，使得這些緩衝結構補償在所述層的磊晶沉積過程中從操作溫度冷卻至室溫的過程中而產生在所述層堆疊中的張應力。
根據本發明的第一態樣，所揭示的半導體結構包含含有(或 由)複數個III-V族材料層(所組成)的緩衝層堆疊，所述緩衝層堆疊包含至少一個(或是至少兩個或是至少三個，例如一、二、三或四個)層疊子結構，每個層疊子結構包含在個別第一緩衝層和個別第二緩衝層之間的壓應力產生結構，在所述緩衝層堆疊中所述個別第二緩衝層被置於高於所述個別第一緩衝層，所述個別第二緩衝層的下表面具有低於所述個別第一緩衝層的上表面的一低鋁(Al)含量；以及所述三五族的主動半導體層被提供於所述緩衝層堆疊上。
在一個層中的元素的含量，例如鋁，被定義為在層中的一方面鋁原子的數目和在層中的另一方面所有III族原子的總數目兩者之間的比率。由於Al是III族的成員，這意味著該比率大於或等於零，並且小於或等於一。
根據較佳實施例，所述三五族的主動半導體層包含GaN類的層。根據較佳實施例，所述主動半導體層是層堆疊的主動部分的下層。根據較佳實施例，所述層堆疊的所述主動部分包含GaN通道層和AlGaN電子誘導阻障層。
根據較佳實施例，所述半導體結構進一步包含矽基晶圓，所述緩衝層堆疊係藉由AlN成核層的手段而與所述矽基晶圓分隔開，所述AlN成核層是直接接觸所述矽基晶圓和所述緩衝層堆疊。根據較佳實施例，所述成核層的總厚度是在範圍10奈米到200奈米之間。
根據較佳實施例，所述緩衝層堆疊具有上緩衝層和下緩衝層，所述下緩衝層是直接接觸所述AlN成核層並且所述上緩衝層是直接接觸所述主動層。根據較佳實施例，所述緩衝層堆疊的總厚度是在範圍500 奈米到10μm之間。所述緩衝層堆疊的所述層較佳的全為(In)AlGaN層。
根據較佳實施例，所述壓應力產生層疊結構或是所述壓應力產生層疊結構的每一者包含假晶平坦化層(pseudomorphic planarization layer)接近其之下表面以及鬆弛層接近其之上表面(在所述平坦化層的頂部/上方)，所述平坦化層的所述下表面的所述鋁含量是等於或是低於所述個別第一緩衝層的所述上表面的所述鋁含量並且所述平坦化層的所述上表面的所述鋁含量是低於所述鬆弛層的所述下表面的所述鋁含量，且鬆弛層的所述上表面的所述鋁含量是高於所述個別第二緩衝層的所述鋁含量。
根據較佳實施例，所述個別平坦化層和所述層疊子結構的鬆弛層是直接接觸的。根據較佳實施例，所述假晶平坦化層和所述層疊子結構的鬆弛層之間的轉變就鋁含量而言是突然的且不連續的。根據較佳實施例，所述假晶平坦化層和所述層疊子結構的鬆弛層之間的轉變就鋁含量而言是多於10%或多於20%或是多於50%。
根據較佳實施例，所述個別第一緩衝層的所述鋁含量是在15%到100%的範圍之中。較佳的是在40到70%的範圍之中。
根據較佳實施例，所述個別第一緩衝層的所述厚度是在50奈米到2微米的範圍之中。較佳的是在350奈米至1微米的範圍之中。
根據較佳實施例，所述個別第二緩衝層的所述鋁含量是在0到40%的範圍之中。較佳的是8到40%的範圍之中。
根據較佳實施例，所述個別第二緩衝層的所述厚度是在50奈米到8微米的範圍之中。較佳的是在500奈米至4微米的範圍之中。
所述個別第一緩衝層和第二緩衝層較佳地包含(In)AlGaN 層。
根據較佳實施例，所述個別平坦化層具有鋁含量在0到的範圍之中。根據較佳實施例，至少一個、複數個或是所有的所述個別平坦化層具有0%的鋁含量，即沒有包含鋁。
根據較佳實施例，對於至少一個(或是對於複數個或是所有的)層疊子結構而言，所述個別平坦化層的所述鋁含量是恆定的。
根據較佳實施例，對於至少一個(或是對於複數個或是所有的)層疊子結構而言，所述平坦化層是GaN層。
根據較佳實施例，所述個別平坦化層的厚度是在5奈米到50奈米的範圍之中。
根據較佳實施例，所述個別鬆弛層具有鋁含量在50到100%的範圍之中。
根據較佳實施例，其中至少一個(或是對於複數個或是所有的)層疊子結構的所述鬆弛層的所述鋁含量是恆定的。
根據較佳實施例，對於至少一個(或是對於複數個或是所有的)層疊子結構而言，所述鬆弛層是AlN層。
根據較佳實施例，所述個別鬆弛層的厚度是在0.28奈米到50奈米的範圍之中，較佳的是在1奈米到10奈米的範圍之中。較佳地，所述個別鬆弛層的所述厚度是大於1奈米或是大於2奈米或是大於5奈米。
根據較佳實施例，所述鬆弛層的表面是足夠粗糙以抑制所述個別第二緩衝層的鬆弛。較佳地，所述鬆弛層的均方根(RMS，Root Mean Square)粗糙度是大於1奈米。較佳地，所述鬆弛層的RMS粗糙度是在1奈 米到10奈米的範圍之中。
根據較佳實施例，所述緩衝層堆疊是組成漸變的，在其之下表面具有較高的鋁含量，其單調地減少朝向所述主動半導體層，除了所述壓應力產生結構。
根據本發明的第二態樣，一種經揭露以用於產生一種半導體結構的方法，其包含：- 成長緩衝層堆疊，其包含(含有)複數個III-V族材料層於基板上；- 成長三五族的主動半導體層，其被提供於所述緩衝層堆疊上；其中成長所述緩衝層堆疊包含至少一次成長層疊子結構，其中成長層疊子結構包含成長第一緩衝層、壓應力產生結構於所述第一緩衝層的頂部以及成長第二緩衝層於所述壓應力產生結構的頂部，據此提供較所述個別第一緩衝層的上表面低的鋁含量於所述個別第二緩衝層的下表面。
根據較佳實施例，所述方法包含提供矽基晶圓、成長AlN成核層於所述矽基晶圓上以及成長所述緩衝層堆疊於所述AlN成核層上。
根據較佳實施例，成長所述緩衝層堆疊包含成長所述緩衝層堆疊使得其之組成漸變(例如，較佳地為步階漸變，但是可能亦為連續的漸變)，其具有較高的鋁含量在其下表面，其單調地減少朝向所述主動半導體層，除了組成所述壓應力產生結構的那些層。
根據較佳實施例，成長個別壓應力產生層疊結構包含成長個別假晶平坦化層於所述個別第一緩衝層上以及成長個別、初始假晶的鬆弛層於所述平坦化層上，所述個別平坦化層的下表面的所述鋁含量是低於或等於所述個別第一緩衝層的上表面的所述鋁含量並且述個別平坦化層的上 表面的所述鋁含量是低於所述個別鬆弛層的下表面的所述鋁含量，且述個別鬆弛層的上表面的所述鋁含量是高於所述個別第二緩衝層的所述鋁含量。
根據較佳實施例，成長所述鬆弛層是執行在高於1100℃或是大於1200℃的一溫度下。成長所述鬆弛層在這些溫度之下會造成增加的RMS粗糙度，例如大於1奈米。這提供優點在於被提供於所述鬆弛層的頂部的所述個別第二緩衝層的鬆弛被抑制。被假晶地成長於頂部的所述第二緩衝層之後會包含高水平的或最大化的面內壓應力。
對於本發明第一態樣的實施方案所解釋的特徵和優點也適用於本發明的第二態樣，反之亦然，可依情況做適當的變動。
對於本公開內容的目的，無論範圍是如何被界定，它的目的是揭露這些範圍在其關閉、開放和半開放的形式。所有這些選項都是被揭露，即使術語“之間”被用於上下文中定義這樣的範圍。
本發明的有點被詳細地遍及整個說明書中。
1‧‧‧矽基晶圓/矽基板
2‧‧‧成核層
3‧‧‧緩衝層(堆疊)
4‧‧‧層疊結構/第一子結構
4’‧‧‧第二子結構
5,5’‧‧‧結構
6‧‧‧平坦化層
8‧‧‧鬆弛層
10‧‧‧主動半導體層
31‧‧‧下部分
32‧‧‧上部分/中間部分/緩衝堆疊部分
33‧‧‧上部分
40,40’‧‧‧第一緩衝層
41,41’‧‧‧第二緩衝層
100‧‧‧半導體結構
圖1顯示包含緩衝層堆疊的先前技術的半導體結構。
圖2顯示根據本發明之一較佳實施例的緩衝層堆疊。
圖3顯示根據本發明之另一實施例的緩衝層堆疊。
圖4顯示根據本發明之實施例的方法和半導體的效用，其比較於現有技術的狀態。
圖5顯示對於現有技術的解決方案，晶格常數與所述層堆疊的高度程度的函數演變，其是沿著堆疊的成長方向“z”而被量測。
圖6顯示對於本發明之較佳實施例，晶格常數與所述層堆疊的高度程度的函數演變，其是沿著堆疊的成長方向“z”而被量測。
圖7顯示對於本發明之較佳實施例，應力與所述層堆疊的高度程度的函數演變，其是沿著堆疊的成長方向“z”而被量測。
本發明將針對具體實施例並參考某些附圖進行描述，但本發明並不限於此，而是僅由申請專利範圍所限制。所描述的附圖只是示意性的和非限制性的。在附圖中，一些元件的尺寸可能被誇大並且未按比例繪製為了說明的目的。這些尺寸和相對尺寸不對應於實際還原本發明的實踐。
此外，術語第一，第二，第三等在說明書和權利要求中，被用於相似的元件，不一定用於描述順序或時間順序。所述術語可在適當情況下互換且本公開的實施方式可以在不同於本文中所描述或顯示的其他順序操作。
此外，術語頂部、底部、之上、之下等在說明書和申請專利範圍中為用於描述的目的並不一定用於描述相對位置。如此使用的術語在適當的情況下和在本公開的實施方案中可以不同於本文所述或顯示的方式操作。
此外，各種實施例，雖然被稱為“較佳的”其被解釋為示例性方式，在其中本揭露內容可以被實施，而不是作為限制本揭露的範圍。
圖1顯示先前技術的半導體結構100，其包含含有複數個III-V族材料層的一緩衝層堆疊3，以及三五族的一主動半導體層10，其被提供於該緩衝層堆疊上。所述主動半導體層10例如是所述層堆疊的所述主 動部分的所述下層。所述緩衝層堆疊3是使用AlN成核層2的手段與矽晶晶圓分隔開，所述AlN成核層2是直接接觸所述矽基晶圓1和所述緩衝層堆疊3。所述緩衝結構或是緩衝層堆疊3通常由複數個層所組成。在氮化鎵上矽(GaN-on-Si)技術中，所述緩衝層的組成通常從在所述AlN成核層中富含鋁的層變化朝向在所述主動半導體層10中富含鎵(鋁相對含量較少)，例如GaN層10。所述緩衝層3的成分變化從成核層2到主動部分10可以所屬技術領域中具有通常知識者所知道的各種方式完成。所述組成變化可例如為所述緩衝層3的鋁含量的步階或連續的漸變。
以氮化鎵上矽技術為例，所述緩衝層堆疊或是緩衝結構應該補償張應力，而所述張應力是在所述層堆疊的磊晶沉積過程中從操作溫度冷卻至室溫的過程中所產生的。
本發明發現到具有高鋁濃度(例如Al%大於50%)的層在一典型的緩衝層堆疊3中可能會發生顯著的表面粗糙。再者，在先前技術中，第一和第二緩衝層的鋁濃度是步階漸變的，所述第二緩衝層(隨後的步驟)具有低於該第一緩衝層的鋁含量(先前步驟)，面內(in-plane)壓應力是在所述第二緩衝層的第一成長部分的假晶成長過程中被產生。當所述成長第二緩衝層鬆弛時，它開始承擔起自己的無應變晶格常數，其減少並且最後停止壓應力的堆積。
在本發明的態樣中，所述壓應力產生進一步被增加是藉由包含至少一個壓應力產生結構5，較佳的是包含兩個層在緩衝層堆疊3中且在第一緩衝層40和第二緩衝層41之間，被放置在所述緩衝層堆疊中高於所述個別第一緩衝層40。此壓應力產生結構5較佳的包含兩個層，即一平坦化 層6和一鬆弛層8。所述層疊子結構4包含所述壓應力產生結構5在第一緩衝層40和第二緩衝層41之間且放置在所述緩衝層堆疊中高於所述個別第一緩衝層40。較佳地，所述第二緩衝層41的所述下表面具有一較低的鋁含量是低於所述第一緩衝層40的上表面的鋁含量。
如圖2所繪的是本發明之較佳實施例的緩衝層堆疊3(31,4(40,5(6,8),41),32。一矽基板1被提供且其上成長有一AlN成核層2。所述緩衝層堆疊3被成長於所述AlN成核層2的頂部，其包含一下部分31、一層疊結構4和一上部分32。在所述緩衝層堆疊3上提供有三五族的一主動半導體層10，例如為一GaN層。
所述平坦化層6減少所述第一緩衝層40的表面粗糙度。其較佳地在此條件下成長(例如適當的低溫(例如小於1250℃或是小於1200℃或是小於1100℃；且較佳地也可大於900℃)以及高成長率)，其並非鬆弛的(其之晶格常數在此假設所述第一緩衝層40的晶格常數的值，則所述層假經態地(pseudo-morphically)成長在所述第一緩衝層的頂部)。並且，所述平坦化層6的厚度是保持低的(例如在5和50m之間的厚度)以避免超過所述臨界厚度，在所述臨界厚度之後鬆弛開始發生。為促進平坦化，所述層為富含Ga的，即所述平坦化層的鋁含量盡可能保持極低的(例如：純GaN層，不包含任何鋁)。此平坦化層6確保所述鬆弛層8的所述第一部分(即首先成長的部分)對於所述平坦化層6和第一緩衝層40而言為假晶性的(pseudo-morphic)(具有相同面內(in-plane)晶格常數)。
所述鬆弛層8被成長於所述平坦化層6的頂部。所述鬆弛層8在這樣的條件下成長，即使所述層的所述第一部分是假晶地成長，鬆弛以 最快的速度發生。理想上，所述鬆弛層的頂部是完全鬆弛的，但是在某些情況下，其亦可只有部分地鬆弛。所述鬆弛可例如經由錯配差排(misfit dislocations)的產生或是經由表面的粗糙化而發生。事實上，當相較於所述平坦化層6時，高溫(例如大於1100℃或是大於1200℃)以及在晶格常數上的大差異被用於所述鬆弛層8(例如鋁含量(Al%)上的差異可大於50%)。所述鬆弛層8較佳地為富含鋁，即其具有盡可能高的鋁含量(即盡可能低的晶格常數)，使得其具有一表面，該表面抑制所述第二緩衝層的鬆弛，舉例來說，使得其具有一表面，該表面是足夠粗糙的(例如，具有RMS粗糙度大於1奈米)，並且使得被假晶地成長於頂部的所述第二緩衝層盡可能多地包含面內壓應力。較佳地，其為AlN層。藉由故意地引入成長中斷或是改變前驅物以及環境氣體分壓可促進額外地鬆弛。即使增加所述鬆弛層的厚度可能有助於促進鬆弛，但是最好還是保持其相對地薄以避免積聚過多的張應力。
所述第二緩衝層是成長於所述鬆弛層的頂部。因為其具有較低於所述鬆弛層的鋁含量，則壓應力將被積聚只要所述第二緩衝層沒有被完全地鬆弛。在此層中鬆弛的發生是成長條件(較低的成長溫度、高成長速率)的函數，它可被控制，並且為其頂部所成長的所述層的平坦度的函數。
圖3顯示本發明的另一較佳實施例，其相似於如圖2相關的描述，但是在其中，兩個層疊子結構(4、4’)被成長於所述緩衝層堆疊3中。所述緩衝層堆疊從底部到頂部包含下部分31、第一子結構4、中間部分32、第二子結構4’以及上部分33。所述第二子結構4’在所述緩衝層堆疊3中被放置高於所述第一子結構並且是相似於所述第一子結構4。所述第二子結構4’藉由緩衝堆疊部分32而可與所述第一子結構4分隔開。或者是所述 層41和40’可為相同的層。所述第二子結構4’包含第一緩衝層40’、成長在所述第一緩衝層40’上的壓應力產生層疊結構(CSIS)5’以及成長在所述壓應力產生結構5’上的第二緩衝層41’。所述壓應力產生結構5’包含成長於所述第一緩衝層40’上的平坦化層6’以及成長於所述平坦化層6’上的鬆弛層8’。所述第二子結構的特性相似於所述第一子結構的特性。所述第一和第二子結構可為相同或是可為不同。
根據較佳實施例，如所屬技術領域中具有通常知識者將理解的，複數個這些子結構(4、4’、4”、4’’’…)可被成長於所述緩衝層堆疊3中。例如可有兩個、三個、四個、五個或是更多個子結構。在所述緩衝層堆疊3中出現的子結構越多，則就有越多的壓應力被產生。
根據較佳實施例，所述緩衝層堆疊3是組成漸變的，在其之下表面具有一較高的鋁含量，其單調地、連續地或是逐步地朝向所述主動半導體層10而遞減，除了所述壓應力產生結構4、4’、4’’…之外。換句話說，包含所述緩衝層堆疊40、41、40’、41’、31、32、33之所述部分的虛擬堆疊(所述緩衝層堆疊並非所述CSIS 5、5’的部分)可為漸變的，在其之下表面具有一較高的鋁含量，其單調地、連續地或是逐步地朝向其之上表面。
所述成核層2、所述緩衝層堆疊3的層以及所述主動層10的成長是較佳地藉由執行MOCVD或MBE或HVPE或CBE。根據一較佳的實施例，所述層是使用MOCVD而被成長。舉例來說，矽(Si)基板被引入所述MOCVD反應器腔室。所述反應器具有經控制的環境氣流(例如氫氣及/或氮氣)並且被保持在受到良好控制的壓力下以及在受到良好控制的溫度 下。應採取措施，以避免污染物在反應室的存在。所述基板在氫氣環境中被加熱至高溫(例如高於1000℃)以移除原生氧(native oxide)。接著，氮前驅物(例如NH3)和鋁前驅物(例如TMAl)的經控制的氣流被引入所述反應器或許在同一時間或是在特定的開關順序以展開所述AlN成核層的成長。當所述成核層的成長完成時，所述緩衝層堆疊被成長，例如藉由引入Al(例如TMAl)，Ga(例如TMGa)以及氮(例如NH3)的前驅物。在所述緩衝堆疊的頂部上，所述主動部分係被成長。在所述成長之後，所述基板被冷卻至一適當處理的溫度，在所述溫度下，在頂部具有III-N層堆疊的所述基板可從所述反應器腔室和進一步的處理中被移除。
透過所述半導體結構所積聚的應力被描述於圖4至圖7中。
當假晶成長時應力積聚，一個成長層呈現另一個(底層)層的面內晶格常數。取決於成長層的有效的面內晶格常數和它的自然晶格常數(即非應變的“塊材”層的晶格常數)之間的差異，局部的面內張力被引發。
在本發明的實施例中，第一壓應力是藉由成長一假晶的低鋁含量的平坦化層6所引發。此層被保持得相當薄以避免鬆弛。所述鬆弛層8具有高鋁含量，以使得當其在一張力狀態成長在所述平坦化層6的頂部時，張應力被引發。藉由微調成長條件以使得所述鬆弛發生的越快越好，此層8的厚度可被維持越薄越好，如此則所述張應力或多或少藉由產生於所述平坦化層6中的壓應力來被補償。所述鬆弛層8越快被完全鬆弛，沒有額外的張應力將會被產生，即使所述層將增加厚度。
在此晶鬆弛的鬆弛層8的頂部上，所述第二緩衝層41被成 長。因為張力的產生現在是藉由鬆弛層8和第二緩衝層41之間的晶格常數差異(不同於本領域第一緩衝層40和第二緩衝層41的典型狀態之間的極小的晶個常數差異)而被決定，所述壓應力的量在此過渡期可為更大的。再者，在本發明的較佳實施例中，此層的鬆弛被盡可能的延遲，例如藉由選擇適當的成長條件或是藉由成長所述層在具有足夠粗糙的表面的一層的頂部上。
圖4顯示晶圓翹曲的量與成長時間和就此所成長的層的厚度的函數關係，其代表在所述成長的層中的張力。所述“-CSIS”曲線對應於如圖1所述的先前技術結構的應力積聚。所述“+CSIS”曲線對應於一相似結構的應力積聚，其主要存在壓應力產生結構5而不同於先前技術結構。用於產生兩者結構的製程參數是進一步大致相同的。顯然的，根據本發明的實施例的壓應力產生結構5的使用允許引入比先前技術的解決方法更多的壓應力。事實上，對於一較長時間來說，所述+CSIS曲線持續下降(應力持續被積聚)至一級別S2，而所述-CSIS曲線更快地演變到穩定狀態的情況，也就是下降到一級別S1，從而所述層被鬆弛並且沒有進一步的應力積聚發生。
圖5、6和7為圖表，其進一步說明先前技術結構和根據本發明之實施例的結構之間的不同之處。
圖5和6說明對於先前技術堆疊中兩個連續步階漸變層(圖5)和對於本發明之實施例的所述層疊子結構4(圖6)的晶格常數的演變與層堆疊厚度(沿著成長方向“z”，通常垂直於所述基板表面)的函數關係。圖5顯示所述先前技術的情況中，第二緩衝層41是直接的成長在第一緩衝層40 上，所述第二緩衝層41相較於所述第一緩衝層40而具有較大的晶格常數(具有較低的鋁含量)。所述指定面積一般顯示被積聚在所述層堆疊中的應力總量。圖6是根據本發明之實施例的結構之等項的圖表，該結構包含所述壓應力產生結構5在所述第一緩衝層40和第二緩衝層41之間。所述指定面積一般顯示被積聚在此情況中的應力總量，所述應力總量相較於先前技術結構為大很多。
圖7顯示對於先前技術堆疊(虛線)以及對於根據本發明之較佳實施例(實線)兩者所產生的應力演變與層堆疊厚度(沿著成長方向“z”，通常垂直於所述基板表面)的函數關係。其顯示藉由根據本發明之實施例的壓應力產生結構5所產生的壓應力是大於先前技術結構的。
雖然上文中詳細的描述已經顯示、描述並且指出了適用於各種實施例之本發明的各態樣的新穎特徵，應該理解的是，所屬技術領域中具有通常知識者在技術上且不背離本發明的態樣的一般概念的情況下可以做出在形式上以及裝置或是製程的細節上的各種省略、替換以及改變。
1‧‧‧矽基晶圓/矽基板
2‧‧‧成核層
3‧‧‧緩衝層(堆疊)
4‧‧‧層疊結構/第一子結構
5‧‧‧結構
6‧‧‧平坦化層
8‧‧‧鬆弛層
10‧‧‧主動半導體層
31‧‧‧下部分
32‧‧‧上部分/中間部分/緩衝堆疊部分
40‧‧‧第一緩衝層
41‧‧‧第二緩衝層
100‧‧‧半導體結構

Claims (17)

  1. 一種半導體結構，其包含：緩衝層堆疊，包含複數個III-V族材料層，所述緩衝層堆疊包含至少一個層疊子結構，每個所述層疊子結構包含一壓應力產生結構在個別第一緩衝層和個別第二緩衝層之間，在所述緩衝層堆疊中所述個別第二緩衝層高於所述個別第一緩衝層，所述個別第二緩衝層的下表面具有低於所述個別第一緩衝層的上表面的一低鋁(Al)含量；III-V族的主動半導體層被提供於所述緩衝層堆疊上；其中每個所述壓應力產生層疊結構，其包含一假晶平坦化層接近層疊結構之下表面以及一鬆弛層接近層疊結構之上表面，所述平坦化層的下表面的鋁(Al)含量係低於或等於所述個別第一緩衝層的上表面的鋁含量，並且所述平坦化層的上表面的鋁含量係低於所述鬆弛層的下表面的鋁含量，並且所述鬆弛層的上表面的鋁含量係高於所述個別第二緩衝層的鋁含量；以及其中所述個別鬆弛層的所述表面係足夠粗糙以抑制所述個別第二緩衝層的鬆弛，其包含均方根(RMS)粗糙度大於1奈米。
  2. 如申請專利範圍第1項之半導體結構，其進一步包含一矽基晶圓，所述緩衝層堆疊係藉由氮化鋁(AlN)成核層而與所述矽基晶圓分隔開，所述氮化鋁成核層係直接接觸所述矽基晶圓和所述緩衝層堆疊。
  3. 如申請專利範圍第1或2項之半導體結構，其中對於至少一個層疊子結構，所述個別平坦化層和鬆弛層係直接接觸並且所述假晶平坦化層和所述鬆弛層之間的鋁含量的轉變為突然的或不連續的。
  4. 如申請專利範圍第1或2項之半導體結構，其中所述個別第一緩衝層的鋁含量係在15%到100%的範圍之內。
  5. 如申請專利範圍第1或2項之半導體結構，其中所述個別第一緩衝層的厚度係在50奈米到2微米的範圍之內，並且其中所述個別第二緩衝層的厚度係在50奈米到8微米的範圍之內。
  6. 如申請專利範圍第1或2項之半導體結構，其中所述個別第二緩衝層的鋁含量係在0到40%的範圍之內。
  7. 如申請專利範圍第1或2項之半導體結構，其中所述個別假晶平坦化層具有之鋁含量在0到20%的範圍之內。
  8. 如申請專利範圍第1或2項之半導體結構，其中所述個別假晶平坦化層的鋁含量對於至少一個層疊子結構而言是不變的。
  9. 如申請專利範圍第8項之半導體結構，其中對於至少一個層疊子結構而言，所述假晶平坦化層為氮化鎵(GaN)層。
  10. 如申請專利範圍第1或2項之半導體結構，其中所述個別鬆弛層具有的鋁含量在50到100%的範圍之內。
  11. 如申請專利範圍第10項之半導體結構，其中對於至少一個層疊子結構而言，所述鬆弛層為氮化鋁(AlN)層。
  12. 如申請專利範圍第1或2項之半導體結構，其中所述個別鬆弛層的厚度在0.28奈米到50奈米的範圍之內。
  13. 如申請專利範圍第1或2項之半導體結構，其中所述緩衝層堆疊為梯度的組成，其具有較高鋁含量在所述緩衝層堆疊的下表面且朝著所述主動半導體層單調地漸減，並且所述壓應力產生結構。
  14. 如申請專利範圍第13項之半導體結構，其中所述漸減是連續的。
  15. 如申請專利範圍第13項之半導體結構，其中所述漸減是步階性的。
  16. 如申請專利範圍第1或2項之半導體結構，包含至少兩個層疊子結構。
  17. 一種產生一半導體結構之方法，其包含：成長一緩衝層堆疊，其包含複數個III-V族材料層在一基板上；成長一III-V族的主動半導體層，其被提供於所述緩衝層堆疊上；其中成長所述緩衝層堆疊包含至少成長一次一層疊子結構，其中成長一層疊子結構包含成長一第一緩衝層、一壓應力產生結構在所述第一緩衝層的頂部以及成長一第二緩衝層所述應力產生結構的頂部上，藉此在所述個別第二緩衝層的下表面提供相較於所述個別第一緩衝層之上表面之一較低鋁含量；其中成長一壓應力產生結構包含成長一個別假晶平坦化層在所述個別第一緩衝層上以及成長一個別、初始地假晶、鬆弛層在所述平坦化層上，所述個別假晶平坦化層的下表面的鋁含量係低於或等於所述個別第一緩衝層的上表面的鋁含量並且所述個別假晶平坦化層的上表面的鋁含量係低於所述個別鬆弛層的上表面的鋁含量，以及所述個別鬆弛層的上表面的鋁含量係高於所述個別第二緩衝層的鋁含量；以及其中對於成長所述鬆弛層而言，所使用的一溫度係高於1100℃。
TW104124232A 2014-08-04 2015-07-27 包含在緩衝層堆疊上的三五族主動半導體層的半導體結構以及用於產生半導體結構的方法 TWI655790B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
??14179690.4 2014-08-04
EP14179690.4A EP2983195A1 (en) 2014-08-04 2014-08-04 Semiconductor structure comprising an active semiconductor layer of the iii-v type on a buffer layer stack and method for producing semiconductor structure

Publications (2)

Publication Number Publication Date
TW201611330A true TW201611330A (zh) 2016-03-16
TWI655790B TWI655790B (zh) 2019-04-01

Family

ID=51260763

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104124232A TWI655790B (zh) 2014-08-04 2015-07-27 包含在緩衝層堆疊上的三五族主動半導體層的半導體結構以及用於產生半導體結構的方法

Country Status (7)

Country Link
US (1) US9991346B2 (zh)
EP (2) EP2983195A1 (zh)
JP (1) JP6484328B2 (zh)
KR (1) KR101899742B1 (zh)
CN (1) CN106663596B (zh)
TW (1) TWI655790B (zh)
WO (1) WO2016020196A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI701717B (zh) * 2019-08-12 2020-08-11 環球晶圓股份有限公司 磊晶結構

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017145199A1 (ja) * 2016-02-26 2017-08-31 サンケン電気株式会社 半導体基体及び半導体装置
CN106876253B (zh) * 2017-03-10 2019-06-04 成都海威华芯科技有限公司 一种锐角金属图形剥离方法
WO2019069604A1 (ja) * 2017-10-06 2019-04-11 パナソニックＩｐマネジメント株式会社 半導体発光素子
US11005231B2 (en) * 2017-11-22 2021-05-11 IQE pic Strain-balanced semiconductor structure
CN108598234A (zh) * 2018-04-26 2018-09-28 吉林大学 一种降低SiC衬底上GaN薄膜内张应力的外延结构及其制备方法
JP7158272B2 (ja) * 2018-12-25 2022-10-21 エア・ウォーター株式会社 化合物半導体基板
KR20210045835A (ko) * 2019-10-17 2021-04-27 삼성전자주식회사 반도체 박막 구조체 및 이를 포함하는 전자 소자
CN110783395B (zh) * 2019-11-06 2022-10-14 錼创显示科技股份有限公司 半导体结构
TWI730494B (zh) * 2019-11-06 2021-06-11 錼創顯示科技股份有限公司 半導體結構
TWI735212B (zh) * 2020-04-24 2021-08-01 環球晶圓股份有限公司 具有超晶格疊層體的磊晶結構
TW202306197A (zh) * 2021-07-23 2023-02-01 晶元光電股份有限公司 半導體元件
CN114464711B (zh) * 2021-12-31 2024-06-25 山东大学 一种深紫外发光二极管及其制备方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11214194A (ja) * 1998-01-30 1999-08-06 Kyocera Corp プラズマ処理装置用窓部材
EP1307903A1 (en) 2000-08-04 2003-05-07 The Regents Of The University Of California Method of controlling stress in gallium nitride films deposited on substrates
US6498131B1 (en) 2000-08-07 2002-12-24 Ekc Technology, Inc. Composition for cleaning chemical mechanical planarization apparatus
JP4700333B2 (ja) * 2003-12-22 2011-06-15 シルトロニック・ジャパン株式会社 シリコンウエーハ用の高純度アルカリエッチング液およびシリコンウエーハアルカリエッチング方法
JP2007088426A (ja) * 2005-08-25 2007-04-05 Furukawa Electric Co Ltd:The 半導体電子デバイス
US8362503B2 (en) * 2007-03-09 2013-01-29 Cree, Inc. Thick nitride semiconductor structures with interlayer structures
EP2565907A4 (en) 2010-04-28 2013-12-04 Ngk Insulators Ltd EPITACTIC SUBSTRATE AND METHOD FOR PRODUCING THE EPITACTIC SUBSTRATE
JP5911727B2 (ja) * 2011-05-16 2016-04-27 株式会社東芝 窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の製造方法
JP5127978B1 (ja) * 2011-09-08 2013-01-23 株式会社東芝 窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の製造方法
JP2013069939A (ja) * 2011-09-23 2013-04-18 Sumitomo Chemical Co Ltd 半導体基板および半導体基板の製造方法
CN103578926B (zh) * 2012-08-09 2018-01-02 三星电子株式会社 半导体缓冲结构、半导体器件和制造半导体器件的方法
US8946773B2 (en) * 2012-08-09 2015-02-03 Samsung Electronics Co., Ltd. Multi-layer semiconductor buffer structure, semiconductor device and method of manufacturing the semiconductor device using the multi-layer semiconductor buffer structure
JP5296255B1 (ja) * 2012-11-21 2013-09-25 株式会社東芝 窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の形成方法
JP6121806B2 (ja) * 2013-06-07 2017-04-26 株式会社東芝 窒化物半導体ウェーハ、窒化物半導体素子及び窒化物半導体ウェーハの製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI701717B (zh) * 2019-08-12 2020-08-11 環球晶圓股份有限公司 磊晶結構
US11335780B2 (en) 2019-08-12 2022-05-17 Globalwafers Co., Ltd. Epitaxial structure

Also Published As

Publication number Publication date
US9991346B2 (en) 2018-06-05
EP3178107B1 (en) 2024-11-27
KR20170041227A (ko) 2017-04-14
JP2017529692A (ja) 2017-10-05
US20170229549A1 (en) 2017-08-10
EP3178107C0 (en) 2024-11-27
CN106663596B (zh) 2019-11-22
TWI655790B (zh) 2019-04-01
WO2016020196A1 (en) 2016-02-11
EP3178107B8 (en) 2025-01-01
CN106663596A (zh) 2017-05-10
EP2983195A1 (en) 2016-02-10
JP6484328B2 (ja) 2019-03-13
EP3178107A1 (en) 2017-06-14
KR101899742B1 (ko) 2018-09-17

Similar Documents

Publication Publication Date Title
TWI655790B (zh) 包含在緩衝層堆疊上的三五族主動半導體層的半導體結構以及用於產生半導體結構的方法
JP4592742B2 (ja) 半導体材料、半導体材料の製造方法及び半導体素子
JP5836158B2 (ja) 歪吸収中間層遷移モジュールを有するｉｉｉ族窒化物半導体構造
US8823055B2 (en) REO/ALO/A1N template for III-N material growth on silicon
US8633569B1 (en) AlN inter-layers in III-N material grown on REO/silicon substrate
JP5133927B2 (ja) 化合物半導体基板
US20140001438A1 (en) Semiconductor devices and methods of manufacturing the same
JP2006518104A (ja) シリコン基板改質用バッファ構造
JP6141627B2 (ja) シリコン基板上にＧａＮ層を形成する方法およびＧａＮ基板
TWI550921B (zh) 氮化物半導體結構
US20130334495A1 (en) Superlattice structure, semiconductor device including the same, and method of manufacturing the semiconductor device
JP5159858B2 (ja) 窒化ガリウム系化合物半導体基板とその製造方法
US8872308B2 (en) AlN cap grown on GaN/REO/silicon substrate structure
US8823025B1 (en) III-N material grown on AIO/AIN buffer on Si substrate
JP2013087053A (ja) 窒化ガリウム膜製造方法
US9401420B2 (en) Semiconductor device
JP2014003056A (ja) 半導体積層構造およびこれを用いた半導体素子
HK1232669A1 (zh) 包括在緩衝層堆叠上的iii-v型有源半導體層的半導體結構和用於生產半導體結構的方法
JP5489269B2 (ja) 窒化物半導体基板及びその製造方法
JP5024307B2 (ja) 電界効果型トランジスタ用窒化物半導体エピタキシャルウェハの製造方法
WO2018195703A1 (zh) 一种半导体结构和制备半导体结构的方法