[go: up one dir, main page]

CN106663596B - 包括在缓冲层堆叠上的iii-v型有源半导体层的半导体结构和用于生产半导体结构的方法 - Google Patents

包括在缓冲层堆叠上的iii-v型有源半导体层的半导体结构和用于生产半导体结构的方法 Download PDF

Info

Publication number
CN106663596B
CN106663596B CN201580041512.5A CN201580041512A CN106663596B CN 106663596 B CN106663596 B CN 106663596B CN 201580041512 A CN201580041512 A CN 201580041512A CN 106663596 B CN106663596 B CN 106663596B
Authority
CN
China
Prior art keywords
layer
buffer layer
content
buffer
relaxation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201580041512.5A
Other languages
English (en)
Other versions
CN106663596A (zh
Inventor
乔夫·德卢伊
斯蒂芬·迪格鲁特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Epigen Co Ltd
Original Assignee
Epigen Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Epigen Co Ltd filed Critical Epigen Co Ltd
Publication of CN106663596A publication Critical patent/CN106663596A/zh
Application granted granted Critical
Publication of CN106663596B publication Critical patent/CN106663596B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions
    • H10D62/824—Heterojunctions comprising only Group III-V materials heterojunctions, e.g. GaN/AlGaN heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/0251—Graded layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H10D30/4755—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs having wide bandgap charge-carrier supplying layers, e.g. modulation doped HEMTs such as n-AlGaAs/GaAs HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/125—Shapes of junctions between the regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Recrystallisation Techniques (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Led Devices (AREA)

Abstract

本发明涉及一种半导体结构，该半导体结构包括：‑包括多个III‑V材料层的缓冲层堆叠体，该缓冲层堆叠体包括至少一个分层子结构，各分层子结构包括压缩应力诱导结构，该压缩应力诱导结构位于相应第一缓冲层与在缓冲层堆叠体中定位成比相应第一缓冲层更高的相应第二缓冲层之间，相应第二缓冲层的下表面具有比相应第一缓冲层的上表面更低的Al含量；‑III‑V型有源半导体层，该III‑V型有源半导体层设置在该缓冲层堆叠体上；其中，所述相应弛豫层的表面足够粗糙，以抑制相应第二缓冲层的弛豫，具有大于1nm的均方根(RMS)粗糙度；以及用于生产该半导体结构的方法。

Description

包括在缓冲层堆叠上的III-V型有源半导体层的半导体结构 和用于生产半导体结构的方法
技术领域
本发明涉及一种半导体结构，包括具有多个III-V材料层的缓冲层堆叠体和设置在该缓冲层堆叠体上的III-V型有源半导体层例如GaN层，该缓冲层堆叠体设置在基底上。本发明还涉及用于生产这种半导体结构的方法。
背景技术
氮化镓材料是具有相对宽的直接带隙的半导体化合物。这些电子跃迁为氮化镓材料提供了许多有吸引性的性质，例如承受高电场的能力，在高频率下传输信号的能力等。因此，氮化镓材料在许多微电子应用(诸如晶体管、场致发射体和光电子设备)中被广泛研究。氮化镓材料包括氮化镓(GaN)及其合金，诸如氮化铝镓(AlGaN)，氮化铟镓(InGaN)和氮化铝铟镓(AlInGaN)。
大多数GaN外延层生长在异质基底上，诸如蓝宝石(Al2O3)，SiC或Si，因为天然GaN基底难以制作，因此非常昂贵。与(In)(Al)GaN外延层相比，这些基底具有不同的结构性质和机械性质，例如，这些基底包括不同的热膨胀系数或不同的晶格常数。这就导致在GaN外延层中的严重应变积累，其随着外延层厚度增加而增加。
因此，在现有技术中，在基底和设备的有源部分之间引入分层缓冲结构。该缓冲结构尽可能地调节基底材料与在层的有源部分中使用的材料的性质之间的差异的影响。这种差异可以包括但不限于晶格常数的差异、热膨胀系数的差异、不同的晶体结构、不同的带隙能量和造成的介电击穿强度。理想地，该缓冲层不会影响有源部分或设备的性质，但是，在最终设备中可能具有较小的功能，例如作为接触层或替代地作为电流阻挡层。
层堆叠体的有源部分是直接确定将在层堆叠体上制造的设备的性质的结构的一部分。例如，AlGaN/GaN HEMT结构的有源部分通常由相对厚(>100nm)的GaN通道层组成，在顶部具有薄(约20nm厚)的AlGaN阻挡层(barrier layer)。在这种HEMT中，阈值电压、跨导以及一部分导通状态电阻直接由AlGaN阻挡层的成分和厚度确定。例如在LED中，量子阱和阻挡物的成分和厚度确定发射光的波长。优化有源部分中材料的设计和选择以获得最佳的设备性能，并且尽可能少地依赖由基底或缓冲结构的选择所施加的约束。
在硅基氮化镓(GaN-on-Si)技术中，几乎总是一方面在基底与缓冲结构之间引入额外的成核层，另一方面在缓冲结构与有源部分之间引入额外的成核层。该层可以是AlN层，因为AlGaN或GaN层中的镓导致Si基底的回蚀。在一些情况下，在基底上沉积介电层以减轻这种影响(例如，Si上的SiC，Si中的金刚石等)。术语“AlGaN”涉及包括任何化学计量/组成比(AlxGa1-xN)的Al、Ga和N的组合物，该组合物可以在层中变化，例如从在层的底部没有Ga到在层的顶部没有Al。诸如(In)AlGaN的组合物还可以包括任何合适量的铟(In)。
缓冲结构通常由多个层组成。在硅基氮化镓(GaN-on-Si)技术中，缓冲层的成分通常从AlN成核层附近的富Al层向通常包括一个或多个GaN层的有源部分附近的富Ga层变化。从成核层到有源部分的组成变化可以以各种方式来进行。
在硅基氮化镓技术的情况下，缓冲结构应当补偿在从层堆叠体的外延沉积期间的操作温度冷却至室温期间在层堆叠体中诱导的拉伸应力。通常，通过选择缓冲结构中的层使得这些层的组合在生长温度下向层中引入压缩应力来完成这一点。例如，在具有较高Al浓度的第一厚且弛豫的AlGaN层的顶部上沉积具有较低Al浓度的第二AlGaN层将诱导压缩应力，因为第二层的较大晶格常数将被压缩以匹配第一层的较小晶格常数。
例如，在WO0213245中公开了缓冲结构的使用。
存在下述工业需要：改进缓冲结构，使得缓冲结构补偿在从层堆叠体的外延沉积期间的操作温度冷却到室温期间在层堆叠体中诱导的拉伸应力。
发明内容
根据本发明的第一方面，公开了一种半导体结构，该半导体结构包括：包括多个III-V材料层(或由其组成)的缓冲层堆叠体，该缓冲层堆叠体包括至少一个(或至少两个、或至少三个；例如一个、两个、三个或四个)分层子结构，每个分层子结构包括压缩应力诱导结构，该压缩应力诱导结构在相应第一缓冲层与在缓冲层堆叠体中定位成比相应第一缓冲层更高(在相应第一缓冲层上方)的相应第二缓冲层之间，相应第二缓冲层的下表面具有比相应第一缓冲层的上表面更低的Al含量；以及设置在该缓冲层堆叠体上的III-V型有源半导体层。
层中的元素(例如铝)的含量被定义为一方面层中的铝原子数量与另一方面层中的所有III族原子的总数之间的比率。如果Al是III族的成员，这意味着该比率大于或等于零，并且小于或等于一。
根据优选实施方式，III-V型有源半导体层包括GaN型层。根据优选实施方式，有源半导体层是层堆叠体的有源部分的下层。根据优选实施方式，层堆叠体的有源部分包括GaN通道层和AlGaN电子诱导阻挡层。
根据优选实施方式，半导体结构还包括硅基晶片，缓冲层堆叠体通过与硅基晶片和缓冲层堆叠体直接接触的AlN成核层与硅基晶片隔开。根据优选实施方式，成核层的总厚度在10nm和200nm之间的范围内。
根据优选实施方式，缓冲层堆叠体具有上缓冲层和下缓冲层，下缓冲层与AlN成核层直接接触，而上缓冲层与有源层直接接触。根据优选实施方式，缓冲层堆叠体的总厚度在500nm和10μm之间的范围内。缓冲层堆叠体的层优选地全部是(In)AlGaN层。
根据优选实施方式，压缩应力诱导分层结构或多个压缩应力诱导分层结构中的每个包括在其下表面附近的伪晶平面化层和在其上表面附近(在平面化层顶部/上方)的弛豫层，平面化层的下表面的Al含量等于或低于相应第一缓冲层的上表面的Al含量，并且平面化层的上表面的Al含量低于弛豫层的下表面的Al含量，并且弛豫层的上表面的Al含量高于相应第二缓冲层的Al含量。
根据优选实施方式，分层子结构的相应平面化层和弛豫层直接接触。根据优选实施方式，分层子结构的伪晶平面化层和弛豫层之间的过渡在Al含量方面是突变的或不连续的。根据优选实施方式，分层子结构的伪晶平面化层和弛豫层之间的过渡在Al含量方面是突变的或不连续的。根据优选实施方式，分层子结构的伪晶平面化层和弛豫层之间的过渡在Al含量方面大于10％或大于20％或大于50％。
根据优选实施方式，相应第一缓冲层的Al含量在15％至100％的范围内。更优选地其在40％至70％的范围内。
根据优选实施方式，相应第一缓冲层的厚度在50nm至2微米的范围内。更优选地，其在350nm至1微米的范围内。
根据优选实施方式，相应第二缓冲层的Al含量在0％和40％的范围内。更优选地其在8％至40％的范围内。
根据优选实施方式，相应第二缓冲层的厚度在50nm至8微米的范围内。更优选地，其在500nm至4微米的范围内。
相应第一缓冲层和第二缓冲层优选地包括(In)AlGaN层。
根据优选实施方式，相应平面化层具有在0至20％的范围内的Al含量。根据优选实施方式，相应平面化层中的至少一个、多个或全部具有0％的Al含量，即不含有铝。
根据优选实施方式，相应平面化层的Al含量对于至少一个(或对于多个或全部)分层子结构是恒定的。
根据优选实施方式，平面化层对于至少一个(或多个或全部)分层子结构是GaN层。
根据优选实施方式，相应平面化层的厚度在5nm至50nm的范围内。
根据优选实施方式，相应弛豫层具有在50％至100％的范围内的Al含量。
根据优选实施方式，其中，至少一个(或多个或全部)分层子结构的弛豫层的Al含量是恒定的。
根据优选实施方式，弛豫层对于至少一个(或多个或全部)分层子结构是AlN层。
根据优选实施方式，相应弛豫层的厚度在0.28nm至50nm的范围内，更优选地在1nm至10nm的范围内。优选地，相应弛豫层的厚度大于1nm，或大于2nm，或大于5nm。
根据优选实施方式，弛豫层的表面足够粗糙，以抑制相应第二缓冲层的弛豫。优选地，弛豫层的RMS(均方根)粗糙度大于1nm。优选地，弛豫层的RMS粗糙度在1nm至10nm的范围内。
根据优选实施方式，缓冲层堆叠体是成分渐变的，在其下表面处具有较高的Al含量，除了压缩应力诱导结构之以，Al含量朝着有源半导体层单调降低。
根据本发明的第二方面，公开了一种用于生产半导体结构的方法，该方法包括：
-在基底上生长包括(由其组成)多个III-V材料层的缓冲层堆叠体；
-生长设置在该缓冲层堆叠体上的III-V型有源半导体层；
其中，生长缓冲层堆叠体包括至少一次生长分层子结构，其中，生长分层子结构包括生长第一缓冲层、在第一缓冲层的顶部上的压缩应力诱导结构，以及在压缩应力诱导结构的顶部上生长第二缓冲层，从而在相应第二缓冲层的下表面处设置比在相应第一缓冲层的上表面处更低的Al含量。
根据优选实施方式，该方法包括提供硅基晶片，在硅基晶片上生长AlN成核层并在AlN成核层上生长缓冲层堆叠体。
根据优选实施方式，生长缓冲层堆叠体包括使缓冲层堆叠体生长为使得缓冲层堆叠体是成分渐变的(例如优选地阶梯式渐变，但也可以连续渐变)，在其下表面处具有较高的Al含量，除了在构成压缩应力诱导结构的层之外，Al含量朝着有源半导体层单调降低。
根据优选实施方式，生长压缩应力诱导分层结构包括在相应第一缓冲层上生长相应伪晶平面化层，并在平面化层上生长相应的初始为伪晶的弛豫层，相应平面化层的下表面的Al含量低于或等于相应第一缓冲层的上表面的Al含量，并且相应平面化层的上表面的Al含量低于相应弛豫层的下表面的Al含量，并且相应弛豫层的上表面的Al含量高于相应第二缓冲层的Al含量。
根据优选实施方式，在大于1100℃或大于1200℃的温度下进行生长弛豫层。在这些温度下生长弛豫层导致RMS粗糙度增加，例如大于1nm。这提供了以下优点：抑制了设置在弛豫层顶部上的相应第二缓冲层的弛豫。那么在顶部伪晶生长的第二缓冲层就将具有高水平的或最大化的面内压缩应变。
如对于本发明的第一方面的实施方式所解释的特征和优点适用于本发明的第二方面，反之亦然，细节上作必要的修改。
出于本公开内容之目的，只要限定了范围，其意在以封闭、开放以及两个半开的形式公开这些范围。即使在限定这样的范围的上下文中使用了术语“之间”，意在公开所有这些选项。
在整个说明书中详述本发明的优点。
附图说明
图1示出了包括缓冲层堆叠体的现有技术半导体结构。
图2示出了根据本发明的一种优选实施方式的缓冲层堆叠体。
图3示出了根据本发明的另一实施方式的缓冲层堆叠体。
图4示出了与现有技术相比根据本发明的实施方式的方法和半导体结构的有效性。
图5示出了对于现有技术方案，沿堆叠体的生长方向“z”测量的作为层堆叠体内高度水平函数的晶格常数的演变。
图6示出了对于本发明的优选实施方式，沿着堆叠体的生长方向“z”测量的作为随层堆叠体内高度水平函数的晶格常数的演变。
图7示出了对于本发明的优选实施方式，沿堆叠体的生长方向“z”测量的作为层堆叠体内高度水平函数的应力的演变。
具体实施方式
将参考具体实施方式并参考某些附图来描述本发明，但是本发明并不限于此，而是仅由权利要求来限制。所描述的附图仅是示意性的而非限制性的。在附图中，为了说明的目的，可能放大一些元件的大小并且并未按比例进行绘制。尺寸和相对尺寸不与本发明实践的实际减少对应。
此外，说明书和权利要求书中的术语第一、第二、第三等用于区分类似元件，而不一定用于描述次序或时间顺序。这些术语在适当的情况下是能够互换的，并且本公开内容的实施方式可以以不同于本文所描述的或示出的其它顺序来操作。
此外，说明书和权利要求书中的术语顶部、底部、上方、下方等用于描述之目的，而不一定用于描述相对位置。如此使用的术语在适当的情况下是能够互换的，并且本文所描述的本公开内容的实施方式可以以不同于本文所描述的或示出的其它定向来操作。
此外，各种实施方式，虽然被称为“优选”，但应以示例的方式理解，在这些实施方式中可以实现本公开内容，而不限制本公开内容的范围。
图1示出了一种现有技术半导体结构100，该半导体结构包括具有多个III-V材料层的缓冲层堆叠体3和设置在缓冲层堆叠体上的III-V型有源半导体层10。有源半导体层10是例如层堆叠体的有源部分的下层。通过与硅基晶片1和缓冲层堆叠体3直接接触的AlN成核层2，将缓冲层堆叠体3与硅基晶片隔开。缓冲结构或缓冲层堆叠体3通常由多个层组成。在硅基氮化镓(GaN-on-Si)技术中，缓冲层的成分通常从AlN成核层附近的富Al层向有源半导体层10例如GaN层10附近的富Ga(和相对贫Al)层演变。缓冲层3从成核层2到有源部分10的成分变化可以以技术人员已知的各种方式来进行。成分变化可以包括例如缓冲层3的Al含量的阶梯式渐变或连续渐变。
在硅基氮化镓(GaN-on-silicium)技术的情况下，缓冲层堆叠体或缓冲结构应当补偿在从层堆叠体的外延沉积期间的操作温度冷却到室温期间在层堆叠体中诱导的拉伸应力。
发现在典型的缓冲层堆叠体3中具有高铝浓度(例如Al％大于50％)的层可能遭受明显的表面粗糙度。此外，在第一缓冲层和第二缓冲层的铝含量为阶梯式渐变的现有技术情况下，具有比第一缓冲层(前一步骤)更低的Al含量的第二缓冲层(后一步骤)，在第二缓冲层的第一生长部分的伪晶生长期间诱导面内压缩应力。随着生长的第二缓冲层弛豫，该缓冲层开始呈现其自身的无应变晶格常数，这就减小并最终停止压缩应力的积累。
在本发明的方面中，通过在缓冲层堆叠体3内在第一缓冲层40与在所述缓冲层堆叠体中定位成比所述相应第一缓冲层40高的第二缓冲层41之间包括至少一个压缩应力诱导结构5，进一步增加了压缩应力的产生，压缩应力诱导结构优选地包括两层。该压缩应力诱导结构5优选地包括两层：平面化层6和弛豫层8。分层子结构4包括压缩应力诱导结构5，压缩应力诱导结构在第一缓冲层40与在所述缓冲层堆叠体中定位成比所述相应第一缓冲层40高的第二缓冲层41之间。优选地，第二缓冲层41的下表面具有比第一缓冲层40的上表面低的Al含量。
在图2中描绘了用于缓冲层堆叠体3(31、4(40、5(6、8)、41)、32)的本发明的这种优选实施方式。设置有硅基底1，在该硅基底上生长了AlN成核生长层2。缓冲层堆叠体3在AlN成核层2的顶部上生长，该缓冲层堆叠体包括下部31、分层结构4和上部32。在缓冲层堆叠体3上，设置有III-V型有源半导体层10，例如GaN层。
平面化层6降低了第一缓冲层40的表面粗糙度。优选地，该平面化层在不弛豫(由此该平面化层的晶格常数呈现第一缓冲层40的晶格常数的值，并且因此该层伪晶地生长在第一缓冲层的顶部上)的条件下生长(例如，适当低温(例如小于1250℃，或小于1200℃，或小于1100℃；并且也优选地大于900℃)和高生长速率)。另外，使平面化层6的厚度保持较低(例如，厚度在5m与50m之间)，以避免超过临界厚度，在临界厚度之后开始发生弛豫。为了促进平面化，该层是富Ga的，即，平面化层的Al浓度保持尽可能低(例如纯GaN层，不包括任何Al)。该层6的平面性确保了弛豫层8的第一部分(即，首先生长的部分)对于平面化层6和第一缓冲层40是伪晶的(具有相同的面内晶格常数)。
弛豫层8在平面化层6的顶部上生长。弛豫层8在下述条件下生长，即使层的第一部分伪晶地生长，弛豫也尽可能快地发生。理想地，弛豫层的顶部完全弛豫，但在一些情况下，其也可以仅部分地弛豫。弛豫可以例如通过产生失配位错或通过表面的粗糙化而发生。实际上，使用高温(例如大于1100℃或大于1200℃)，并且与平面化层6相比，对弛豫层8使用大的晶格常数差异(例如Al含量(Al％)的差异可以大于50％)。优选地，弛豫层8是富Al的，即，该弛豫层具有尽可能高的Al含量(即，尽可能低的晶格常数)，使得该弛豫层具有抑制第二缓冲层的弛豫的表面，例如使得该弛豫层具有足够粗糙的表面(例如具有大于1nm的RMS粗糙度)，并且使得在顶部伪晶地生长的第二缓冲层包含尽可能多的面内压缩应变。优选地，该弛豫层是AlN层。另外，可以通过有意地引入生长中断或改变前体和环境气体分压来促进弛豫。虽然增加弛豫层的厚度可有利于促进弛豫，但最好使弛豫层保持相对薄，以避免过多的拉伸应力的积累。
第二缓冲层生长在弛豫层的顶部上。因为第二缓冲层具有比弛豫层更低的Al含量，所以只要第二缓冲层未完全弛豫，就会积累压缩应力。在该层中弛豫的发生是可以控制的生长条件(较低的生长温度，高生长率)以及其生长所在层的顶部的平面性的函数。
图3示出了本发明的另一优选实施方式，该实施方式类似于关于图2描述的实施方式，但是其中，两个分层子结构(4、4')在缓冲层堆叠体3内生长。缓冲层堆叠体从底部到顶部包括下部31、第一子结构4、中部32、第二子结构4'和上部33。在缓冲层堆叠体3中，第二子结构4'定位成比第一子结构高并且类似于第一子结构4。第二子结构4'可以通过缓冲层堆叠体部32与第一子结构4隔开。替代地，层41和层40'可以是同一层。第二子结构4'包括第一缓冲层40'，生长在第一缓冲层40'上的压缩应力诱导分层结构(CSIS)5'和生长在压缩应力诱导结构5'上的第二缓冲层41'。压缩应力诱导结构5'包括生长在第一缓冲层40'上的平面化层6'和生长在平面化层6'上的弛豫层8'。第二子结构的性质类似于对第一子结构描述的那些性质。第一子结构和第二子结构可以是相同的或者可以是不同的。
根据优选实施方式，如技术人员将认识到的一样，这些子结构(4、4'、4”、4”'...)中的多个可以生长在缓冲层堆叠体3中。例如，可以存在两个、三个、四个、五个或更多个子结构。在缓冲层堆叠体3中存在的子结构越多，可以引入的压缩应力越多。
根据优选实施方式，缓冲层堆叠体3是成分渐变的，在其下表面处具有较高Al含量，除了压缩应力诱导结构4、4'、4”…以外，Al含量朝着有源半导体层10单调、连续或阶梯式地降低。换句话说，包括不是CSIS 5、5'的一部分的缓冲层堆叠体的部分40、41、40'、41'、31、32、33的虚拟堆叠体可以是成分渐变的，在其下表面具有较高的Al含量，Al含量朝向其上表面单调、连续或阶梯式地降低。
优选地，成核层2、缓冲层堆叠体3的层和有源层10的生长通过MOCVD或MBE或HVPE或CBE来进行。根据一种优选实施方式，使用MOCVD来生长层。例如，将硅(Si)基底引入MOCVD反应器室中。反应器具有受控的环境气体流(例如氢气和/或氮气)，并且保持在良好受控压力和良好受控温度下。应该采取措施以避免反应器室中存在污染物。在氢气环境中将基底加热至高温(例如高于1000℃)以除去天然氧化物。随后，将氮前体(例如NH3)和Al前体(例如TMAl)的受控气流同时或以特定切换顺序引入反应器中，以开始AlN成核层的生长。当完成成核层的生长时，例如通过引入Al的前体(例如TMAl)、Ga的前体(例如TMGa)和氮的前体(例如NH3)来生长缓冲层堆叠体。在缓冲堆叠体的顶部，生长有源部分。在生长之后，将基底冷却至合适的处理温度，在该处理温度下，可以从反应器室中移除顶部上具有III-N层堆叠体的基底并进一步处理。
在图4至图7中描述了通过半导体结构的应力积累。
当在伪晶生长期间生长层呈现其他(下面)层的面内晶格常数时，正在积累应力。取决于生长层的有效面内晶格常数和其自然晶格常数(即，未应变“本征”层的晶格常数)之间的差异，诱导局部面内应变。
在本发明的实施方式中，通过生长伪晶的低Al浓度平面化层6来诱导第一压缩应力。该层保持相当薄以避免弛豫。弛豫层8具有高Al含量，使得当该弛豫层在平面化层6的顶部上以应变状态生长时，诱导拉伸应力。通过调整生长条件使得尽可能快地发生弛豫，该层8的厚度可以保持得尽可能低，使得拉伸应力或多或少地由平面化层6中产生的压缩应力补偿。一旦弛豫层8完全弛豫，即使该层将增加厚度，也不会产生额外的拉伸应力。
在该弛豫的弛豫层8的顶部上，生长第二缓冲层41。因为应变产生现在由弛豫层8和第二缓冲层41之间的晶格常数的差异决定(与在现有技术第一缓冲层40的典型状态与第二缓冲层41的典型状态之间的低得多的晶格常数差异相反)，所以在该过渡处的压缩应力的量可以大很多。此外，在本发明的优选实施方式中，该层的弛豫被尽可能地延迟，例如，通过选择适当的生长条件或通过将其生长在具有足够粗糙的表面的层的顶部上。
图4示出了作为生长时间函数并因此作为生长的层厚度函数的晶片翘曲度的量，这代表生长层中的应变。“-CSIS”曲线对应于如图1所述的现有技术结构的应力积累。“+CSIS”曲线对应于类似结构的应力积累，其与现有技术结构主要不同在于存在压缩应力诱导结构5。另外用于产生两个结构的工艺参数基本相同。清楚的是，根据本发明实施方式的压缩应力诱导结构5的使用允许引入比现有技术方案更多的压缩应力。事实上，+CSIS曲线继续下降(应力继续积累)较长时间直到水平S2，而-CSIS曲线更快地演变为稳定状态的情况，下降到水平S1，由此该层弛豫并且不发生进一步的应力积聚。
图5、图6和图7是进一步示出了现有技术结构与根据本发明的实施方式的结构之间的差异的图。
图5和图6示出了对于现有技术堆叠体中的两个后续阶梯式渐变层(图5)和本发明的实施方式的分层子结构4(图6)，晶格常数作为层堆叠体厚度(沿着生长方向“z”，通常在基底表面上垂直)的函数的演变。图5示出了第二缓冲层41直接生长在第一缓冲层40上的现有技术情况，第二缓冲层41具有比第一缓冲层40更大的晶格常数(具有更低的铝含量)。指示区域大体上示出了在层堆叠体中积累的应力的量。图6是根据本发明的实施方式的结构的等效图，该结构包括在第一缓冲层40与第二缓冲层41之间的压缩应力诱导结构5。指示区域大体上示出了在这种情况下积累的应力的量，其显著大于现有技术的结构中应力的量。
图7示出了对于现有技术堆叠体(虚线)以及根据本发明的一种优选实施方式的堆叠体(实线)，作为层堆叠体厚度函数(沿着生长方向“z”，通常在基底表面上垂直)的所产生的应力演变。该图示出了由根据本发明的实施方式的压缩应力诱导结构5诱导的压缩应力大于用于现有技术的结构的压缩应力。
虽然上文的详细描述已经示出、描述并指出了应用于各种实施方式的本发明的各方面的新颖特征，但是，要理解的是，在不偏离本发明各方面的一般构思的情况下，本领域技术人员可以对所示装置或工艺的形式和细节进行各种省略、替换和改变。

Claims (18)

1.一种半导体结构，包括：
-包括多个III-V材料层的缓冲层堆叠体，所述缓冲层堆叠体包括至少一个分层子结构，每个所述分层子结构包括压缩应力诱导结构，所述压缩应力诱导结构在相应第一缓冲层与在所述缓冲层堆叠体中定位成比所述相应第一缓冲层更高的相应第二缓冲层之间，所述相应第二缓冲层的下表面具有比所述相应第一缓冲层的上表面更低的Al含量；
-III-V型有源半导体层，所述III-V型有源半导体层设置在所述缓冲层堆叠体上；
其中，每个所述压缩应力诱导结构包括在其下表面附近的伪晶平面化层和在其上表面附近的弛豫层，所述伪晶平面化层的下表面的Al含量低于或等于所述相应第一缓冲层的所述上表面的Al含量，并且所述平面化层的上表面的Al含量低于所述弛豫层的下表面的Al含量，并且所述弛豫层的上表面的Al含量高于所述相应第二缓冲层的Al含量；并且
其中，所述相应弛豫层的表面具有大于1nm的均方根(RMS)粗糙度，使得所述粗糙度抑制所述相应第二缓冲层的弛豫。
2.根据权利要求1所述的半导体结构，还包括硅基晶片，所述缓冲层堆叠体通过与所述硅基晶片和所述缓冲层堆叠体直接接触的AlN成核层与所述硅基晶片隔开。
3.根据前述权利要求中任一项所述的半导体结构，其中，对于至少一个分层子结构而言，所述相应平面化层和弛豫层直接接触，并且所述伪晶平面化层和所述弛豫层之间的过渡在Al含量方面是突变的或不连续的。
4.根据权利要求1或2所述的半导体结构，其中，所述相应第一缓冲层的Al含量在15％至100％的范围内。
5.根据权利要求1或2所述的半导体结构，其中，所述相应第一缓冲层的厚度在50nm至2微米的范围内，并且其中，所述相应第二缓冲层的厚度在50nm至8微米的范围内。
6.根据权利要求1或2所述的半导体结构，其中，所述相应第二缓冲层的Al含量在0％至40％的范围内。
7.根据权利要求1或2所述的半导体结构，其中，所述相应伪晶平面化层具有在0％至20％的范围内的Al含量。
8.根据权利要求1或2所述的半导体结构，其中，所述相应伪晶平面化层的Al含量对于至少一个分层子结构而言是恒定的。
9.根据权利要求8所述的半导体结构，其中，所述伪晶平面化层对于至少一个分层子结构是GaN层。
10.根据权利要求1或2所述的半导体结构，其中，所述相应弛豫层具有在50％至100％的范围内的Al含量。
11.根据权利要求10所述的半导体结构，其中，所述弛豫层对于至少一个分层子结构是AlN层。
12.根据权利要求1或2所述的半导体结构，其中，所述相应弛豫层的厚度在0.28nm至50nm的范围内。
13.根据权利要求1或2所述的半导体结构，其中，所述缓冲层堆叠体是成分渐变的，在其下表面处具有较高的Al含量，除了所述压缩应力诱导结构以外，Al含量朝着所述有源半导体层单调降低。
14.根据权利要求13所述的半导体结构，其中，所述缓冲层堆叠体是成分渐变的，在其下表面处具有较高的Al含量，除了所述压缩应力诱导结构以外，Al含量朝着所述有源半导体层连续降低。
15.根据权利要求13所述的半导体结构，其中，所述降低是阶梯式的。
16.根据权利要求1或2所述的半导体结构，包括至少两个分层子结构。
17.一种用于生产半导体结构的方法，包括：
-在基底上生长包括多个III-V材料层的缓冲层堆叠体；
-生长设置在所述缓冲层堆叠体上的III-V型有源半导体层；
其中，生长所述缓冲层堆叠体包括至少一次生长分层子结构，其中，生长分层子结构包括生长第一缓冲层、在所述第一缓冲层的顶部上的压缩应力诱导结构，以及在所述压缩应力诱导结构的顶部上生长第二缓冲层，从而在所述相应第二缓冲层的下表面处提供比在所述相应第一缓冲层的上表面处更低的Al含量；
其中，生长压缩应力诱导结构包括在所述相应第一缓冲层上生长相应伪晶平面化层，并在所述平面化层上生长相应的初始为伪晶的弛豫层，所述相应伪晶平面化层的下表面的Al含量低于或等于所述相应第一缓冲层的上表面的Al含量，并且所述相应伪晶平面化层的上表面的Al含量低于所述相应弛豫层的下表面的Al含量，并且所述相应弛豫层的上表面的Al含量高于所述相应第二缓冲层的Al含量；并且
其中，生长所述相应弛豫层的步骤包括在大于1200℃的温度下生长，所述相应弛豫层的表面具有大于1nm的均方根(RMS)粗糙度，使得所述粗糙度抑制所述相应第二缓冲层的弛豫。
18.根据权利要求17所述的方法，其中，在所述平面化层上生长所述相应弛豫层的步骤包括首先伪晶地生长所述相应弛豫层并使所述相应弛豫层弛豫。
CN201580041512.5A 2014-08-04 2015-07-22 包括在缓冲层堆叠上的iii-v型有源半导体层的半导体结构和用于生产半导体结构的方法 Active CN106663596B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP14179690.4A EP2983195A1 (en) 2014-08-04 2014-08-04 Semiconductor structure comprising an active semiconductor layer of the iii-v type on a buffer layer stack and method for producing semiconductor structure
EP14179690.4 2014-08-04
PCT/EP2015/066785 WO2016020196A1 (en) 2014-08-04 2015-07-22 Semiconductor structure comprising an active semiconductor layer of the iii-v type on a buffer layer stack and method for producing semiconductor structure

Publications (2)

Publication Number Publication Date
CN106663596A CN106663596A (zh) 2017-05-10
CN106663596B true CN106663596B (zh) 2019-11-22

Family

ID=51260763

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580041512.5A Active CN106663596B (zh) 2014-08-04 2015-07-22 包括在缓冲层堆叠上的iii-v型有源半导体层的半导体结构和用于生产半导体结构的方法

Country Status (7)

Country Link
US (1) US9991346B2 (zh)
EP (2) EP2983195A1 (zh)
JP (1) JP6484328B2 (zh)
KR (1) KR101899742B1 (zh)
CN (1) CN106663596B (zh)
TW (1) TWI655790B (zh)
WO (1) WO2016020196A1 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6653750B2 (ja) * 2016-02-26 2020-02-26 サンケン電気株式会社 半導体基体及び半導体装置
CN106876253B (zh) * 2017-03-10 2019-06-04 成都海威华芯科技有限公司 一种锐角金属图形剥离方法
WO2019069604A1 (ja) * 2017-10-06 2019-04-11 パナソニックＩｐマネジメント株式会社 半導体発光素子
EP3714482A1 (en) * 2017-11-22 2020-09-30 IQE Plc. A strain-balanced semiconductor structure
CN108598234A (zh) * 2018-04-26 2018-09-28 吉林大学 一种降低SiC衬底上GaN薄膜内张应力的外延结构及其制备方法
JP7158272B2 (ja) * 2018-12-25 2022-10-21 エア・ウォーター株式会社 化合物半導体基板
TWI701717B (zh) 2019-08-12 2020-08-11 環球晶圓股份有限公司 磊晶結構
KR20210045835A (ko) * 2019-10-17 2021-04-27 삼성전자주식회사 반도체 박막 구조체 및 이를 포함하는 전자 소자
CN110783395B (zh) * 2019-11-06 2022-10-14 錼创显示科技股份有限公司 半导体结构
TWI730494B (zh) * 2019-11-06 2021-06-11 錼創顯示科技股份有限公司 半導體結構
TWI735212B (zh) * 2020-04-24 2021-08-01 環球晶圓股份有限公司 具有超晶格疊層體的磊晶結構
CN114464711B (zh) * 2021-12-31 2024-06-25 山东大学 一种深紫外发光二极管及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102208332A (zh) * 2007-03-09 2011-10-05 克里公司 具有夹层结构的厚氮化物半导体结构及其制作方法
CN102790155A (zh) * 2011-05-16 2012-11-21 株式会社东芝 氮化物半导体器件和晶片以及制造氮化物半导体层的方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11214194A (ja) * 1998-01-30 1999-08-06 Kyocera Corp プラズマ処理装置用窓部材
WO2002013245A1 (en) 2000-08-04 2002-02-14 The Regents Of The University Of California Method of controlling stress in gallium nitride films deposited on substrates
US6498131B1 (en) 2000-08-07 2002-12-24 Ekc Technology, Inc. Composition for cleaning chemical mechanical planarization apparatus
JP4700333B2 (ja) * 2003-12-22 2011-06-15 シルトロニック・ジャパン株式会社 シリコンウエーハ用の高純度アルカリエッチング液およびシリコンウエーハアルカリエッチング方法
JP2007088426A (ja) * 2005-08-25 2007-04-05 Furukawa Electric Co Ltd:The 半導体電子デバイス
JP5596783B2 (ja) * 2010-04-28 2014-09-24 日本碍子株式会社 エピタキシャル基板およびエピタキシャル基板の製造方法
JP5127978B1 (ja) * 2011-09-08 2013-01-23 株式会社東芝 窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の製造方法
JP2013069939A (ja) * 2011-09-23 2013-04-18 Sumitomo Chemical Co Ltd 半導体基板および半導体基板の製造方法
US8946773B2 (en) * 2012-08-09 2015-02-03 Samsung Electronics Co., Ltd. Multi-layer semiconductor buffer structure, semiconductor device and method of manufacturing the semiconductor device using the multi-layer semiconductor buffer structure
EP2696365B1 (en) * 2012-08-09 2021-06-23 Samsung Electronics Co., Ltd. Method of manufacturing a semiconductor device using a semiconductor buffer structure
JP5296255B1 (ja) * 2012-11-21 2013-09-25 株式会社東芝 窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の形成方法
JP6121806B2 (ja) * 2013-06-07 2017-04-26 株式会社東芝 窒化物半導体ウェーハ、窒化物半導体素子及び窒化物半導体ウェーハの製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102208332A (zh) * 2007-03-09 2011-10-05 克里公司 具有夹层结构的厚氮化物半导体结构及其制作方法
CN102790155A (zh) * 2011-05-16 2012-11-21 株式会社东芝 氮化物半导体器件和晶片以及制造氮化物半导体层的方法

Also Published As

Publication number Publication date
TW201611330A (zh) 2016-03-16
US20170229549A1 (en) 2017-08-10
KR101899742B1 (ko) 2018-09-17
EP3178107C0 (en) 2024-11-27
JP2017529692A (ja) 2017-10-05
EP3178107A1 (en) 2017-06-14
WO2016020196A1 (en) 2016-02-11
CN106663596A (zh) 2017-05-10
KR20170041227A (ko) 2017-04-14
JP6484328B2 (ja) 2019-03-13
TWI655790B (zh) 2019-04-01
EP3178107B8 (en) 2025-01-01
EP2983195A1 (en) 2016-02-10
EP3178107B1 (en) 2024-11-27
US9991346B2 (en) 2018-06-05

Similar Documents

Publication Publication Date Title
CN106663596B (zh) 包括在缓冲层堆叠上的iii-v型有源半导体层的半导体结构和用于生产半导体结构的方法
JP4592742B2 (ja) 半導体材料、半導体材料の製造方法及び半導体素子
JP5785103B2 (ja) ヘテロ接合型電界効果トランジスタ用のエピタキシャルウエハ
JP5836158B2 (ja) 歪吸収中間層遷移モジュールを有するｉｉｉ族窒化物半導体構造
US8823055B2 (en) REO/ALO/A1N template for III-N material growth on silicon
US8633569B1 (en) AlN inter-layers in III-N material grown on REO/silicon substrate
JP5133927B2 (ja) 化合物半導体基板
JP2010521065A (ja) 中間層構造を有する窒化物半導体構造、及び中間層構造を有する窒化物半導体構造を製造する方法
JP2005536873A (ja) 歪み補償半導体構造および歪み補償半導体構造を製作する方法
JP2010521064A (ja) 中間層構造を有する厚い窒化物半導体構造、及び厚い窒化物半導体構造を製造する方法
US20140001438A1 (en) Semiconductor devices and methods of manufacturing the same
TWI569444B (zh) 高品質ＧａＮ高電壓矽異質結構場效電晶體
TWI550921B (zh) 氮化物半導體結構
CN103314429A (zh) 用于控制异质外延生长的iii族氮化物层的应力的层结构
US8872308B2 (en) AlN cap grown on GaN/REO/silicon substrate structure
US8994032B2 (en) III-N material grown on ErAIN buffer on Si substrate
US8823025B1 (en) III-N material grown on AIO/AIN buffer on Si substrate
JP6465785B2 (ja) 化合物半導体基板
US9401420B2 (en) Semiconductor device
CN106796870A (zh) 氮化物半导体和氮化物半导体的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1232669

Country of ref document: HK

GR01 Patent grant
GR01 Patent grant
REG Reference to a national code

Ref country code: HK

Ref legal event code: WD

Ref document number: 1232669

Country of ref document: HK