[go: up one dir, main page]

JP5024307B2 - 電界効果型トランジスタ用窒化物半導体エピタキシャルウェハの製造方法 - Google Patents

電界効果型トランジスタ用窒化物半導体エピタキシャルウェハの製造方法 Download PDF

Info

Publication number
JP5024307B2
JP5024307B2 JP2009026351A JP2009026351A JP5024307B2 JP 5024307 B2 JP5024307 B2 JP 5024307B2 JP 2009026351 A JP2009026351 A JP 2009026351A JP 2009026351 A JP2009026351 A JP 2009026351A JP 5024307 B2 JP5024307 B2 JP 5024307B2
Authority
JP
Japan
Prior art keywords
nitride semiconductor
layer
semiconductor layer
growth temperature
epitaxial wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009026351A
Other languages
English (en)
Other versions
JP2010182943A (ja
Inventor
丈士 田中
三智子 松田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP2009026351A priority Critical patent/JP5024307B2/ja
Publication of JP2010182943A publication Critical patent/JP2010182943A/ja
Application granted granted Critical
Publication of JP5024307B2 publication Critical patent/JP5024307B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Junction Field-Effect Transistors (AREA)

Description

本発明は、窒化ガリウム系の電界効果型トランジスタ用窒化物半導体エピタキシャルウェハの製造方法に係り、特に、ヘキサゴナル欠陥の発生を抑制する電界効果型トランジスタ用窒化物半導体エピタキシャルウェハの製造方法に関するものである。
インジウム、ガリウム、アルミニウム、および窒素からなる窒化物半導体は、そのIII族元素の組成比を制御することにより、紫外から可視光の大部分の領域をカバーする革新的な高効率発光デバイスの材料として開発が進められ、実用化されている。
また、窒化物半導体は、高い飽和電子速度と高い絶縁破壊耐圧を有するため、将来的には高周波領域で桁違いの高効率・高出力を実現する夢の電子デバイス用材料としての応用も期待されている。
従来、特許文献1に示されるように、発光デバイスの材料として、窒化物半導体を成長させる際には、基板と窒化物半導体層との間の格子不整合を緩和する目的で、特に基板上に直接形成する核生成層を低温(400〜900℃)で堆積する技術が用いられている。
特許文献1に示されるように、発光デバイスの材料に用いる窒化物半導体エピタキシャルウェハは、例えば、サファイア基板と、そのサファイア基板上に形成されたAlNからなる核生成層と、その核生成層上に形成されたGaNからなる発光層とからなる。
一方、電子デバイス、具体的には電界効果トランジスタの材料に用いる窒化物半導体エピタキシャルウェハは、例えば、SiC基板と、そのSiC基板上に形成されたAlNからなる核生成層と、その核生成層上に形成されたGaNからなるチャネル層と、そのチャネル層上に形成されたAlGaNからなるバリア層(電子供給層)とからなる。
この電界効果トランジスタの窒化物半導体エピタキシャルウェハを、特許文献1に示された方法で製造すると、トラッピング現象が生じる。すなわち、電界効果トランジスタには、発光デバイスと異なり、表面にバリア層を形成するため、このバリア層にトラッピング現象が生じる。
特許文献2で示されるように、最表面に近く、かつ厚みがナノメートルレベルで制御されるバリア層の表面トラップが、電子をトラップすることによって電界効果トランジスタの特性を低下させるトラッピング現象が指摘されている。
一般に、窒化物半導体エピタキシャルウェハを材料に用いる電界効果トランジスタでトラッピング現象を抑制するためには、バリア層を、モフォロジを適切に平坦に保てる範囲内で、極力高い成長温度で形成するとよいことが知られている。
このような理由から、電界効果トランジスタに用いる窒化物半導体エピタキシャルウェハは、基板上に核生成層を低温で形成し、その後核生成層上に窒化物半導体層を一律に高温で形成している。
特開平2−229476号公報 特開2004−517461号公報
しかしながら、高温で窒化物半導体層、特にガリウム成分の高い層を形成すると、ウェハ上に付着したパーティクルあるいは基板のもつ欠陥が起点となり、六角形状すなわちヘキサゴナル状の欠陥(ヘキサゴナル欠陥)が発生する。このヘキサゴナル欠陥には、窒化物半導体エピタキシャルウェハを材料に用いた電界効果トランジスタの歩留を低下させる問題がある。
そこで、本発明の目的は、電子のトラッピング現象を緩和すると共に、ヘキサゴナル欠陥の発生を抑制可能な電界効果型トランジスタ用窒化物半導体エピタキシャルウェハの製造方法を提供することにある。
本発明は上記目的を達成するために創案されたものであり、請求項1の発明は、炭化ケイ素、サファイア、シリコンのいずれかからなる基板上に核生成層を形成し、前記核生成層上に窒化ガリウムからなる第一の窒化物半導体層を形成し、前記第一の窒化物半導体層上に、前記第一の窒化物半導体層よりも電子親和力の小さい、窒化アルミニウムガリウム(Al 1-x Ga x N(0.9≦x<1)からなる第二の窒化物半導体層を形成する窒化物半導体エピタキシャルウェハの製造方法において、前記第二の窒化物半導体層を形成する際の成長温度を980℃以上1100℃以下とし、かつ、前記第一の窒化物半導体層を形成する際の成長温度を、前記第二の窒化物半導体層を形成する際の成長温度よりも20℃以上低くする電界効果型トランジスタ用窒化物半導体エピタキシャルウェハの製造方法である。
請求項2の発明は、前記核生成層は、成長温度1150℃以上1230℃以下で形成された窒化アルミニウムからなることを特徴とする請求項1に記載の電界効果型トランジスタ用窒化物半導体エピタキシャルウェハの製造方法である。
請求項3の発明は、ヘキサゴナル欠陥の起因となるパーティクルが付着した前記基板上に、前記核生成層と前記第一の窒化物半導体層と前記第二の窒化物半導体層とを形成することを特徴とする請求項1または2に記載の電界効果型トランジスタ用窒化物半導体エピタキシャルウェハの製造方法である。
本発明によれば、電子のトラッピング現象を緩和すると共に、ヘキサゴナル欠陥の発生を抑制可能な電界効果型トランジスタ用窒化物半導体エピタキシャルウェハが得られる。
本発明により製造された窒化ガリウム系の窒化物半導体エピタキシャルウェハの断面図である。 図2(a)〜(c)は、第一の窒化物半導体層をそれぞれ異なる成長温度で形成した場合のヘキサゴナル欠陥の発生状況を示す図である。 従来の窒化物半導体エピタキシャルウェハにおけるヘキサゴナル欠陥の発生状況を示す図である。
以下、本発明の好適な実施の形態を添付図面にしたがって説明する。
図1は、本発明により製造された窒化ガリウム系の窒化物半導体エピタキシャルウェハの断面図である。
図1に示すように、窒化物半導体エピタキシャルウェハ10は、炭化ケイ素からなる半絶縁性の基板1と、その基板1上に形成され、窒化アルミニウムからなる核生成層2と、その核生成層2上に形成され、窒化ガリウムからなる第一の窒化物半導体層3と、その第一の窒化物半導体層3上に形成され、窒化ガリウムよりも電子親和力の小さい窒化物半導体であるガリウム成分が90%以上の窒化アルミニウムガリウムからなる第二の窒化物半導体層4とで構成される。
基板1は、窒化物半導体を成長させる土台である。基板1としては、炭化ケイ素以外にも、サファイア、シリコンを用いることができる。
核生成層2は、基板1と第一の窒化物半導体層3との格子不整合を緩和するためのものである。格子不整合を緩和することで欠陥を生じさせることなく、第一の窒化物半導体層3を形成できる。また、第一の窒化物半導体層3は、電子が走行するキャリア層であり、第二の窒化物半導体層4は、キャリア層に電子を供給するための電子供給層(バリア層)である。
本発明においては、第二の窒化物半導体層4を形成する際には、成長温度980℃以上1100℃以下で形成し、第一の窒化物半導体層3を形成する際には、その成長温度を第二の窒化物半導体層4の成長温度よりも20℃以上、好ましくは40℃以上、より好ましくは60℃以上低くしたものである。
この本発明の窒化物半導体エピタキシャルウェハ10によれば、第一の窒化物半導体層3を形成する際の成長温度を低くすることで、ヘキサゴナル欠陥の発生を抑制し、第二の窒化物半導体層4を形成する際の成長温度を高くすることで、電子のトラッピング現象を緩和できるので、窒化物半導体エピタキシャルウェハ10を材料に用いた半導体デバイスの歩留を大幅に向上することができる。
次に、本発明のより具体的な窒化物半導体エピタキシャルウェハ10の製造方法をさらに説明する。
窒化物半導体エピタキシャルウェハ10は、炭化ケイ素からなる半絶縁性の基板1上に、窒化アルミニウムからなる核生成層2を成長温度1150℃以上1230℃以下で形成し、その核生成層2上に、窒化ガリウムからなる第一の窒化物半導体層3を形成し、その第一の窒化物半導体層3上に、第一の窒化物半導体層3よりも電子親和力の小さい窒化物半導体であるガリウム成分が90%以上の窒化アルミニウムガリウムからなる第二の窒化物半導体層4を成長温度980℃以上1100℃以下で形成すると得られる。各層の形成には例えば、MOCVD(Metal Organic Chemical Vapor Deposition)法を用いるとよい。
このとき、第一の窒化物半導体層3を形成する際の成長温度を、第二の窒化物半導体層4を形成する際の成長温度よりも20℃以上、好ましくは40℃以上、より好ましくは60℃以上低くするとよい。
この理由について説明する。
上述したように、窒化物半導体エピタキシャルウェハを材料として用いる電界効果トランジスタで電子のトラッピング現象を抑制するためには、最表面に近く、かつ厚みがナノメートルレベルで制御されるバリア層、すなわち本実施の形態における第二の窒化物半導体層4が、モフォロジを適切に平坦に保てる範囲内で、極力高い成長温度で形成されることが望ましい。ここで、平坦とは、Rms(二乗平均粗さ)が1nm以下であることをいう。
しかしながら、極力高い成長温度で窒化物半導体層、特にガリウム成分の高い層(具体的には、ガリウム成分が90%以上、好ましくは95%以上の層)を形成すると、ウェハ上に付着したパーティクルあるいは基板のもつ欠陥が起点となり、図3に示すような六角形状すなわちヘキサゴナル状の欠陥(ヘキサゴナル欠陥)が発生することが分かっている。
本発明者等は、詳細な実験と研究を行い、このヘキサゴナル欠陥の発生確率およびその径は、窒化物半導体エピタキシャルウェハを材料として用いる電界効果トランジスタの層構造においてバリア層の下部にあたる、第一の窒化物半導体層の成長温度に大きく依存することを突き止めた。
図2,3は、窒化ガリウムからなる第一の窒化物半導体層を異なる成長温度で形成した場合のヘキサゴナル欠陥の発生状況を示す図である。
図2(a)は、核生成層を成長温度1200℃で、第一の窒化物半導体層を成長温度1020℃で、第二の窒化物半導体層を成長温度1040℃で形成した窒化物半導体エピタキシャルウェハにおけるヘキサゴナル欠陥の図である。
図2(b)は、核生成層を成長温度1200℃で、第一の窒化物半導体層を成長温度1000℃で、第二の窒化物半導体層を成長温度1040℃で形成した窒化物半導体エピタキシャルウェハにおけるヘキサゴナル欠陥の図である。
図2(c)は、核生成層を成長温度1200℃で、第一の窒化物半導体層を成長温度980℃で、第二の窒化物半導体層を成長温度1040℃で形成した窒化物半導体エピタキシャルウェハにおけるヘキサゴナル欠陥の図である。
図3は、核生成層を成長温度1200℃で、第一の窒化物半導体層を成長温度1040℃で、第二の窒化物半導体層も成長温度1040℃で形成した従来の窒化物半導体エピタキシャルウェハにおけるヘキサゴナル欠陥の図である。
すなわち、これらのサンプルでは、第一の窒化物半導体層の成長温度のみが変更されている。
電子のトラッピング現象を抑制するため、電界効果トランジスタの材料となる従来の窒化物半導体層(本実施の形態で言う第一の窒化物半導体層)は1040℃で形成するが、この温度では、図3に示す通り、基板上にパーティクルがある場合には、これが起点となってヘキサゴナル欠陥が形成され、広い面積がピット状の不良領域で侵食される。
これに対して、発明者等の実験によって明らかにされる通り、図2(a),(b)あるいは(c)に示すように、第一の窒化物半導体層3を第二の窒化物半導体層4よりも低い成長温度で形成した場合には、発生するヘキサゴナル欠陥の径が明確に小さくなっていることが分かる。
この効果は、第一の窒化物半導体層3を形成する際の成長温度を第二の窒化物半導体層4を形成する際の成長温度よりも20℃下げることにより、図3のヘキサゴナル欠陥に比べ図2(a)のヘキサゴナル欠陥の径が若干減少していることから確認できる。
また、この効果は、第一の窒化物半導体層3を形成する際の成長温度を第二の窒化物半導体層4を形成する際の成長温度よりも40℃下げることにより、図3のヘキサゴナル欠陥に比べ図2(b)のヘキサゴナル欠陥の径が大幅に減少していることから確認できる。
さらに、この効果は、第一の窒化物半導体層3を形成する際の成長温度を第二の窒化物半導体層4を形成する際の成長温度よりも60℃下げることにより、図2(c)に示すように、ヘキサゴナル欠陥が完全に抑止できることから確認できる。
従って、第二の窒化物半導体層4を形成する際の成長温度を980℃以上1100℃以下とし、かつ、第一の窒化物半導体層3を形成する際の成長温度を、第二の窒化物半導体層4を形成する際の成長温度よりも20℃以上、好ましくは40℃以上、より好ましくは60℃以上低くするとよい。ただし、第一の窒化物半導体層3を形成する際の成長温度の下限値は920℃とする。
以上要するに本発明の窒化物半導体エピタキシャルウェハ10の製造方法によれば、第二の窒化物半導体層4を形成する際の成長温度を980℃以上1100℃以下とし、かつ、第一の窒化物半導体層3を形成する際の成長温度を、第二の窒化物半導体層4を形成する際の成長温度よりも20℃以上、好ましくは40℃以上、より好ましくは60℃以上低くすることで、電子のトラッピング現象を緩和すると共に、ヘキサゴナル欠陥の発生を抑制可能な窒化物半導体エピタキシャルウェハ10を得られる。
本発明の実施例を以下に説明する。
先ず、炭化ケイ素基板(基板1)上に、例えばMOCVD装置により、原料としてアンモニアガスとTMA(Tri Methyl Aluminum)を用いて膜厚150nmのアンドープ窒化アルミニウム層(核生成層2)を成長温度1150℃以上1230℃以下で形成する。
窒化アルミニウム層(核生成層2)を形成する際の成長温度は、特開2005−32823(P2005−32823A)で示される通り、1200℃が最も望ましい、
その後に、窒化アルミニウム層(核生成層2)上に、同一のMOCVD装置を引き続き使用し、また原料としてアンモニアガスとTMG(Tri Methyl Gallium)を用いて、例えば膜厚1000nmの窒化ガリウム層(第一の窒化物半導体層3)を形成することができる。
このときの成長温度は前述の検討結果にしたがい、1020℃以下、最も望ましくは980℃以下に設定するのが望ましい。
その後、窒化ガリウム層(第一の窒化物半導体層3)上に、引き続き同一のMOCVD装置を使用し、アンモニアガスとTMA、およびTMGを用いて、ガリウム成分が90%以上の窒化アルミニウムガリウム層(第二の窒化物半導体層4)を成長温度1040℃で形成する。この窒化アルミニウムガリウム層の膜厚は、例えば膜厚40nmとする。
以上の工程により、電子のトラッピング現象を緩和すると共に、従来の形成条件で問題であったヘキサゴナル欠陥の発生を抑制可能な窒化物半導体エピタキシャルウェハ10を得られる。
1 基板
2 核生成層
3 第一の窒化物半導体層
4 第二の窒化物半導体層
10 窒化物半導体エピタキシャルウェハ

Claims (3)

  1. 炭化ケイ素、サファイア、シリコンのいずれかからなる基板上に核生成層を形成し、
    前記核生成層上に窒化ガリウムからなる第一の窒化物半導体層を形成し、
    前記第一の窒化物半導体層上に、前記第一の窒化物半導体層よりも電子親和力の小さい、窒化アルミニウムガリウム(Al 1-x Ga x N(0.9≦x<1)からなる第二の窒化物半導体層を形成する窒化物半導体エピタキシャルウェハの製造方法において、
    前記第二の窒化物半導体層を形成する際の成長温度を980℃以上1100℃以下とし、かつ、前記第一の窒化物半導体層を形成する際の成長温度を、前記第二の窒化物半導体層を形成する際の成長温度よりも20℃以上低くすることを特徴とする電界効果型トランジスタ用窒化物半導体エピタキシャルウェハの製造方法。
  2. 前記核生成層は、成長温度1150℃以上1230℃以下で形成された窒化アルミニウムからなることを特徴とする請求項1に記載の電界効果型トランジスタ用窒化物半導体エピタキシャルウェハの製造方法。
  3. ヘキサゴナル欠陥の起因となるパーティクルが付着した前記基板上に、前記核生成層と前記第一の窒化物半導体層と前記第二の窒化物半導体層とを形成することを特徴とする請求項1または2に記載の電界効果型トランジスタ用窒化物半導体エピタキシャルウェハの製造方法。
JP2009026351A 2009-02-06 2009-02-06 電界効果型トランジスタ用窒化物半導体エピタキシャルウェハの製造方法 Expired - Fee Related JP5024307B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009026351A JP5024307B2 (ja) 2009-02-06 2009-02-06 電界効果型トランジスタ用窒化物半導体エピタキシャルウェハの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009026351A JP5024307B2 (ja) 2009-02-06 2009-02-06 電界効果型トランジスタ用窒化物半導体エピタキシャルウェハの製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2012135361A Division JP5304927B2 (ja) 2012-06-15 2012-06-15 電界効果トランジスタ用窒化物半導体エピタキシャルウェハ、及び窒化物半導体系電界効果トランジスタ

Publications (2)

Publication Number Publication Date
JP2010182943A JP2010182943A (ja) 2010-08-19
JP5024307B2 true JP5024307B2 (ja) 2012-09-12

Family

ID=42764261

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009026351A Expired - Fee Related JP5024307B2 (ja) 2009-02-06 2009-02-06 電界効果型トランジスタ用窒化物半導体エピタキシャルウェハの製造方法

Country Status (1)

Country Link
JP (1) JP5024307B2 (ja)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3761935B2 (ja) * 1994-09-19 2006-03-29 株式会社東芝 化合物半導体装置
JP2000077783A (ja) * 1998-08-27 2000-03-14 Nec Corp インジウムを含む窒化物半導体結晶の成長方法
JP2001077480A (ja) * 1999-09-06 2001-03-23 Sharp Corp 窒化ガリウム系化合物半導体発光素子及びその製造方法
JP4377600B2 (ja) * 2003-03-24 2009-12-02 株式会社東芝 3族窒化物半導体の積層構造、その製造方法、及び3族窒化物半導体装置
US20090321787A1 (en) * 2007-03-20 2009-12-31 Velox Semiconductor Corporation High voltage GaN-based heterojunction transistor structure and method of forming same

Also Published As

Publication number Publication date
JP2010182943A (ja) 2010-08-19

Similar Documents

Publication Publication Date Title
JP5785103B2 (ja) ヘテロ接合型電界効果トランジスタ用のエピタキシャルウエハ
JP6484328B2 (ja) バッファ層スタック上にiii−v族の活性半導体層を備える半導体構造および半導体構造を製造するための方法
JP2010232293A (ja) 半導体装置
CN105161578B (zh) Si衬底上GaN薄膜的生长方法及复合GaN薄膜
JP2016512485A (ja) 希土類酸化物/シリコン基板上で成長した、ain中間層を含むiii−n材料
JP2012015304A (ja) 半導体装置
US8994032B2 (en) III-N material grown on ErAIN buffer on Si substrate
JP2004111848A (ja) サファイア基板とそれを用いたエピタキシャル基板およびその製造方法
JP2013145782A (ja) ヘテロ接合型電界効果トランジスタ用のエピタキシャルウエハ
CN103996610B (zh) 一种生长在金属铝衬底上的AlN薄膜及其制备方法和应用
JP6089122B2 (ja) 窒化物半導体積層体およびその製造方法並びに窒化物半導体装置
CN106876250B (zh) 氮化镓薄膜材料外延生长的方法
JP5776344B2 (ja) 半導体装置
KR20230056686A (ko) 다이아몬드 방열판을 갖는 헤테로에피택셜 구조
CN104078539A (zh) 降低氮化镓缺陷密度的成长方法
JP2013211442A (ja) 窒化物半導体エピタキシャルウェハの製造方法
JP2018073999A (ja) Iii 族窒化物半導体素子の製造方法
JP5024307B2 (ja) 電界効果型トランジスタ用窒化物半導体エピタキシャルウェハの製造方法
CN106935691B (zh) 一种InGaN的外延制备方法
JP5304927B2 (ja) 電界効果トランジスタ用窒化物半導体エピタキシャルウェハ、及び窒化物半導体系電界効果トランジスタ
JP2015185809A (ja) 半導体基板の製造方法及び半導体装置
CN102800572A (zh) 一种制造镁掺杂半导体薄膜的方法及其半导体薄膜
CN108155224A (zh) 氮化镓外延片、外延方法及氮化镓基晶体管
JP5230560B2 (ja) 化合物半導体基板とその製造方法
JP2006324512A (ja) 窒化物半導体薄膜およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110325

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120306

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120308

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120427

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120522

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120604

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150629

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5024307

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees