TW201606475A

TW201606475A - 電壓調節器

Info

Publication number: TW201606475A
Application number: TW104107561A
Authority: TW
Inventors: 鈴木照夫
Original assignee: 精工電子有限公司
Priority date: 2014-03-25
Filing date: 2015-03-10
Publication date: 2016-02-16
Also published as: CN104950970A; JP6316632B2; US20150277458A1; KR20150111301A; JP2015184983A; US9639101B2

Abstract

提供即使設定任意的輸出電壓，也可確保輸出電壓之精度的電壓調節器。作為具備以背閘極被接地之NMOS電晶體所構成的輸出電晶體、將對輸出電晶體所輸出之輸出電壓進行分壓的分壓電壓與基準電壓的差，予以放大並輸出，控制輸出電晶體的閘極的誤差放大電路、定電壓電路、及對閘極輸入定電壓電路的電壓，汲極連接於輸出電晶體的閘極，源極連接於輸出電晶體的源極的電晶體之構造。

Description

電壓調節器

本發明係關於承受輸入電壓而發生一定的輸出電壓Vout的電壓調節器，更詳細來說，關於電壓調節器的輸出電壓精度。

一般來說，電壓調節器係承受電源電壓VDD而於輸出端子發生一定的輸出電壓Vout。電壓調節器係因應負載的變動來供給電流，將輸出電壓Vout常保持為一定。

圖4係先前之電壓調節器的電路圖。先前的電壓調節器，係具備基準電壓電路103、誤差放大器104、NMOS電晶體109、電阻105、106、電容301、電源端子101、接地端子100、輸出端子102。

基準電壓電路103的基準電壓Vref比將輸出端子102的輸出電壓Vout以電阻105、106進行分壓的分壓電壓Vfb還大時，誤差放大器104的輸出會變高，使NMOS電晶體109的導通電阻降低。然後，以使輸出電壓 Vout上升，分壓電壓Vfb與基準電壓Vref成為相等之方式動作。在基準電壓Vref比分壓電壓Vfb還小時，誤差放大器104的輸出會變低，使NMOS電晶體109的導通電阻升高。然後，以使輸出電壓Vout降低，分壓電壓Vfb與基準電壓Vref成為相等之方式動作。

電壓調節器係利用長將分壓電壓Vfb與基準電壓Vref保持成相等，發生一定的輸出電壓Vout(例如，參照專利文獻1圖5)。

〔先前技術文獻〕〔專利文獻〕

〔專利文獻1〕日本特開平5-127763號公報

然而，在先前的電壓調節器中，NMOS電晶體109的基板電位接地時，因基板效應而在調整電阻105、106前後，NMOS電晶體109的臨限值電壓會改變，有無法確保輸出電壓Vout的精度的課題。

本發明係有鑑於前述課題所發明者，提供即使設定任意的輸出電壓，也可確保輸出電壓之精度的電壓調節器。

為了解決先前的課題，本發明的電壓調節器如以下的構造。

一種電壓調節器，係具備：輸出電晶體，係以背閘極被接地之NMOS電晶體所構成；及誤差放大電路，係將對前述輸出電晶體所輸出之輸出電壓進行分壓的分壓電壓與基準電壓的差，予以放大並輸出，控制前述輸出電晶體的閘極；其特徵為具備：定電壓電路；及電晶體，係對閘極輸入前述定電壓電路的電壓，汲極連接於前述輸出電晶體的閘極，源極連接於前述輸出電晶體的源極。

在調整的前後抑制輸出電晶體的臨限值變化之狀況，即使設定為任意的輸出電壓也可保持輸出電壓的精度。

100‧‧‧接地端子

101‧‧‧電源端子

102‧‧‧輸出端子

103‧‧‧基準電壓電路

104‧‧‧誤差放大器

105‧‧‧電阻

106‧‧‧電阻

107‧‧‧PMOS電晶體

108‧‧‧PMOS電晶體

109‧‧‧NMOS電晶體

111‧‧‧PMOS電晶體

112‧‧‧PMOS電晶體

113‧‧‧NMOS電晶體

114‧‧‧NMOS電晶體

115‧‧‧電阻

116‧‧‧電容

120‧‧‧輸入端子

130‧‧‧定電壓電路

201‧‧‧電阻

202‧‧‧定電流電路

301‧‧‧電容

〔圖1〕第一實施形態的電壓調節器的電路圖。

〔圖2〕第二實施形態的電壓調節器的電路圖。

〔圖3〕第三實施形態的電壓調節器的電路圖。

〔圖4〕先前之電壓調節器的電路圖。

以下，參照圖面來說明本發明的電壓調節器。

<第一實施形態>

圖1係第一實施形態的電壓調節器的電路圖。

第一實施形態的電壓調節器，係具備基準電壓電路103、誤差放大器104、NMOS電晶體109、113、114、PMOS電晶體107、108、電阻105、106、115、電容116、定電壓電路130、電源端子101、接地端子100、輸出端子102、輸入端子120。

以誤差放大器104、NMOS電晶體113、PMOS電晶體107、108、電阻115、電容116構成2段構造的誤差放大電路。又，電阻115與電容116構成相位補償電路。

針對第一實施形態的電壓調節器的連接進行說明。誤差放大器104係非反轉輸入端子連接於基準電壓電路103的正極，於反轉輸入端子連接電阻105與106的連接點，輸出端子連接於NMOS電晶體113的閘極。PMOS電晶體107係汲極作為電流源而連接於誤差放大器104。基準電壓電路103的負極連接於接地端子100，電阻106的另一方端子連接於接地端子100，電阻105的另一方端子連接於輸出端子102。PMOS電晶體107係閘極連接於輸出端子120，源極連接於電源端子101。NMOS電晶體113係汲極連接於電容116的一方的端子，源極連接於接地端子100。電阻115係一方的端子連接於電容116的另一方的端子，另一方的端子連接於誤差放大器104的輸出端子。

PMOS電晶體108係閘極連接於輸入端子120，汲極連接於NMOS電晶體113的汲極，源極連接於電源端子101。NMOS電晶體109係閘極連接於NMOS電晶體113的汲極，汲極連接於電源端子101，源極連接於輸出端子102，背閘極連接於接地端子100。NMOS電晶體114係閘極連接於定電壓電路130的正極，源極連接於輸出端子102，汲極連接於NMOS電晶體109的閘極。定電壓電路130的負極係連接於接地端子100。

接著，針對第一實施形態的電壓調節器的動作進行說明。對電源端子101輸入電源電壓VDD時，電壓調節器係從輸出端子102輸出輸出電壓Vout。電阻105與106係對輸出電壓Vout進行分壓，輸出分壓電壓Vfb。誤差放大器104係比較基準電壓電路103的基準電壓Vref與分壓電壓Vfb，以輸出電壓Vout成為一定之方式透過NMOS電晶體113，控制作為輸出電晶體而動作之NMOS電晶體109的閘極電壓。輸入端子120雖未圖示而連接於偏壓電路，透過PMOS電晶體107及PMOS電晶體108，對誤差放大器104與NMOS電晶體113流通偏壓電流。

對於將輸出電壓Vout設定為任意值來說，可利用輸入電源電壓VDD後，測定輸出電壓Vout，以該輸出電壓Vout為基準來調整電阻105、106並調節電阻值，來作出任意的輸出電壓Vout。將輸出電壓Vout設定為較低電壓時，相較於調整前，NMOS電晶體114的源極電壓會變低。然後，NMOS電晶體114係對閘極輸入不依存於輸出電壓Vout的定電壓，故使汲極電流增加，而降低NMOS電晶體109的閘極電壓。NMOS電晶體109的背閘極被接地，故伴隨閘極電壓的降低，NMOS電晶體109的臨限值電壓也會下降，可恢復在調整的前後變動之NMOS電晶體109的臨限值。如此，因為可在調整的前後抑制NMOS電晶體109之臨限值的變化，故可保持輸出電壓Vout的精度。

將輸出電壓Vout設定為較高電壓時，相較於調整前，NMOS電晶體114的源極電壓也會變高。然後，NMOS電晶體114係對閘極輸入不依存於輸出電壓Vout的定電壓，故使汲極電流減少，而提升NMOS電晶體109的閘極電壓。NMOS電晶體109的背閘極被接地，故伴隨閘極電壓的上升，NMOS電晶體109的臨限值電壓也會上升，可恢復在調整的前後變動之NMOS電晶體109的臨限值。如此，因為可在調整的前後抑制NMOS電晶體109之臨限值的變化，故可保持輸出電壓Vout的精度。

再者，在第一實施形態的電壓調節器中，已使用2段構造的誤差放大電路來進行說明，但是，並不限定於此構造，只要是控制輸出電晶體的誤差放大電路，作為任何構造亦可。

如以上所記載，第一實施形態的電壓調節器，係在調整的前後抑制輸出電晶體的臨限值變化之狀況，即使設定為任意的輸出電壓也可保持輸出電壓的精度。

<第二實施形態>

圖2係第二實施形態的電壓調節器的電路圖。與第一實施形態的不同，是追加PMOS電晶體111、112，將NMOS電晶體114的汲極連接於PMOS電晶體112的閘極及汲極之處。

PMOS電晶體111係汲極連接於PMOS電晶體108的閘極，閘極連接於PMOS電晶體112的閘極及汲極，源極連接於電源端子101。PMOS電晶體112的源極連接於電源端子101。其他與第一實施形態相同。

針對第二實施形態的電壓調節器的動作進行說明。對於將輸出電壓Vout設定為任意值來說，可利用輸入電源電壓VDD後測定輸出電壓，以該輸出電壓為基準來調整電阻105、106並調節電阻值，來作出任意的輸出電壓Vout。將輸出電壓Vout設定為較低電壓時，相較於調整前，NMOS電晶體114的源極電壓也會變低。然後，NMOS電晶體114係對閘極輸入不依存於輸出電壓Vout的定電壓，故使汲極電流增加。PMOS電晶體112、111構成電流鏡電路，故承受NMOS電晶體114的汲極電流，PMOS電晶體111的導通電阻會變小，使PMOS電晶體108的閘極電壓接近電源電壓VDD。如此，PMOS電晶體108的導通電阻變大，使NMOS電晶體109的閘極電壓降低。NMOS電晶體109的背閘極被接地，故伴隨閘極電壓的降低，NMOS電晶體109的臨限值電壓也會下降，可恢復在調整的前後變動之NMOS電晶體109的臨限值。如此，因為可在調整的前後抑制NMOS電晶體109之臨限值的變化，故可保持輸出電壓Vout的精度。

將輸出電壓Vout設定為較高電壓時，相較於調整前，NMOS電晶體114的源極電壓也會變高。然後，NMOS電晶體114係對閘極輸入不依存於輸出電壓Vout的定電壓，故使汲極電流減少。PMOS電晶體112、111構成電流鏡電路，故承受NMOS電晶體114的汲極電流，PMOS電晶體111的導通電阻會變大，使PMOS電晶體108的閘極電壓下降而減少PMOS電晶體108的導通電阻。如此，使NMOS電晶體109的閘極電壓上升。NMOS電晶體109的背閘極被接地，故伴隨閘極電壓的上升，NMOS電晶體109的臨限值電壓也會上升，可恢復在調整的前後變動之NMOS電晶體109的臨限值。如此，因為可在調整的前後抑制NMOS電晶體109之臨限值的變化，故可保持輸出電壓Vout的精度。

如以上所記載，第二實施形態的電壓調節器，係抑制在調整的前後輸出電晶體的臨限值變化之狀況，即使設定為任意的輸出電壓也可保持輸出電壓的精度。

<第三實施形態>

圖3係第三實施形態的電壓調節器的電路圖。與第二實施形態的不同，是將電阻115變更成電阻201，追加PMOS電晶體203與定電流電路202之處。

PMOS電晶體203係閘極連接於PMOS電晶體112的閘極與汲極，汲極連接於定電流電路202的一方的端子，源極連接於電源端子101。定電流電路202的另一方的端子連接於接地端子100。電阻201係以PMOS電晶體203的汲極與定電流電路202的連接點之電壓來控制電阻值。其他與第二實施形態相同。

針對第三實施形態的電壓調節器的動作進行說明。對於將輸出電壓Vout設定為任意值來說，可利用輸入電源電壓VDD後測定輸出電壓，以該輸出電壓為基準來調整電阻105、106並調節電阻值，來作出任意的輸出電壓Vout。將輸出電壓Vout設定為較低電壓時，相較於調整前，NMOS電晶體114的源極電壓也會變低。然後，NMOS電晶體114係對閘極輸入不依存於輸出電壓Vout的定電壓，故使汲極電流增加。PMOS電晶體112、111構成電流鏡電路，故承受NMOS電晶體114的汲極電流，PMOS電晶體111的導通電阻會變小，使PMOS電晶體的閘極電壓接近電源電壓VDD。如此，PMOS電晶體108的導通電阻變大，使NMOS電晶體109的閘極電壓降低。NMOS電晶體109的背閘極被接地，故伴隨閘極電壓的降低，NMOS電晶體109的臨限值電壓也會下降，可恢復在調整的前後變動之NMOS電晶體109的臨限值。

PMOS電晶體203、112構成電流鏡電路，故承受NMOS電晶體114的汲極電流，PMOS電晶體203的汲極電流也會增加，超過定電流電路202的電流時切換電阻201的電阻值。如此，使以電阻201與電容116決定之相位補償的零點的頻率變化，改善電壓調節器的穩定性，可提升輸出電壓Vout的精度。

如此，利用在調整的前後抑制NMOS電晶體109之臨限值的變化，保持輸出電壓Vout的精度，可利用改變零點頻率，提升輸出電壓Vout的精度。

將輸出電壓Vout設定為較高電壓時，相較於調整前，NMOS電晶體114的源極電壓也會變高。然後，NMOS電晶體114係對閘極輸入不依存於輸出電壓Vout的定電壓，故使汲極電流減少，而提升NMOS電晶體109的閘極電壓。NMOS電晶體109的背閘極被接地，故伴隨閘極電壓的上升，NMOS電晶體109的臨限值電壓也會上升，可恢復在調整的前後變動之NMOS電晶體109的臨限值。

PMOS電晶體203、112構成電流鏡電路，故承受NMOS電晶體114的汲極電流的減少，PMOS電晶體203的汲極電流也會減少，低於定電流電路202的電流時切換電阻201的電阻值。如此，使以電阻201與電容116決定之相位補償的零點的頻率變化，改善電壓調節器的穩定性，可提升輸出電壓Vout的精度。

如此，利用在調整的前後抑制NMOS電晶體109之臨限值的變化，保持輸出電壓Vout的精度，可利用改變零點頻率，提升輸出電壓Vout。

如以上所記載，第三實施形態的電壓調節器，係抑制在調整的前後輸出電晶體的臨限值變化之狀況，即使設定為任意的輸出電壓也可保持輸出電壓的精度。又，利用改變零點頻率，可提升輸出電壓Vout的精度。