(54) УСТРОЙСТВО СРАВНЕНИЯ ЧАСТОТ ДВУХ ,СИГНАЛОВ чены к выходным шинам, второй вход через третий элемент И и первый элемент ИЛИ соединен с выходами п того и шестого элементов И, первые входы которых подключены к выходам триггеров и первым входам четвертого и седьмого элементов И, а вторые входы - к анодам светодиодов, катоды которых соединены с общей шиной, и к пр мым выходам первого и второго счетчиков импульсов соответственно, инверсный выход последнего из которых соединен со вторым входом второго элемента И, при этом выход второго элемента ИЛИ подключен через делитель частоты к входу элемента НЕ, а входы - к выходам четвертого и седьмого элементов И, первые входы которых соединены с выходами триггеров, а вторые входы - с пр мыми выходами первого и второго счетчиков импульсов. На чертеже представлена структурна электрическа схема устройства. Устройство содержит блок 1 коммутации частот, состо щий из триггеров 2 и 3 Шмидта , элементов И 4, 5 первого и второго (входных ), счетчиков 6, 7 импульсов первого и второго (двоичных), элементов И 8-11 четвертого , п того, шестого и седьмого (коммутируюших ), элементов ИЛИ 12 и 13, элемент И 14 третий (считывающий), делитель 15 частоть на 10 п, счетчики 16 импульсов третий и.четвертый (дес тичные), дешифраторы 17, элемент НЕ 18, дифференцирующий элемент 19, светодиоды 20 и 21. Входные щины устройства через триггеры 2 и 3 подключены к первым-входам элементов И 4, 8, 11 и элементов И 5, 9 и 10 соответственно, выходы элементов И 4 и 5 подключены к первым входам счетчиков 6 и 7, а вторые входы - к инверсным выходам счетчиков 6 и 7, вторые входы которых через дифференцирующий элемент 19 соединены с выходом элемента НЕ 18 и входами установки в начальное состо ние счетчиков 16, а пр мые выходы, соответственно, - со светодиодами 20 и 21, вторыми входами элементов И 8, 9 и эле ментов 10 и И непосредственно , причем выходы элементов И 8, 10 подключены через элемент ИЛИ 12 к первому входу элемента И 14, а выходы элементов И 9, 11 - через элемент ИЛИ 13 и делитель 15 частоты - к входу элемента НЕ 18 и второму входу элемента И 14. Устройство работает следующим образом . В начальном состо нии на инверсных выходах счетчиков 6 и 7 сигналы, соответствующие логическим единицам. Если на входы триггеров 2 и 3 поступают сигналы с частотами fi и fj,причем fi f2, тогда заполнение счетчика 6 происходит быстрее, чем счетчика 7. С пр мого выхода счетчика 6 сигнал логической единицы поступает на коммутирующие элементы И 8, 9, на выходах которых получаютс последовательности импульсов частот f-| fz. 8 64 Как только на пр мом выходе счетчика 6 по вл етс сигнал, соответствующий логической единице, загораетс светодиод 20, свидетельствующий о том, что fi li и с инверсного выхода счетчика б на элемент И 5 поступает сигнал, соответствующий логическому нулю, и счетчик 7 прекращает счет импульсов частоты fj. С j OMмутирующих элементов И 8, 9 импульсы поступают соответственно на элементы ИЛИ 12 и 13. Импульсы меньщей частоты 1 с выхода элемента ИЛИ 13 поступают на делитель 15 в 10 п раз и далее на считывающий элемент И 14. Дес тичные счетчики 16 соответственно считывают дробную и целую часть числа. соответствующего отношению f| и fj, далее сигналы подаютс на дешифраторы 17 и на световое табло, Если делитель 15 устанавливают на 10 и химеютс два счетчика 16, то сравнивают частоты fi и fit с точностью до дес тых долей, отличающиес не более чем в 9 раз. Если сравнивают частоты с точностью до сотых долей, необходимо установить делитель 15 на 100 и иметь три счетчика 16. Если частоты fi и г отличаютс более чем в 10 раз и менее чем в 100 раз и сравниваютс с точностью до сотых долей, необходимо установить делитель 15 на 100 и иметь четыре счетчика 16. Если частота fa превышает частоты fi, т. е. fi fi, то двоичный счетчик 7 заполн етс быстрее двоичного счетчика 6. Как только на пр мом выходе счетчика 7 по вл етс сигнал, соответствующий логической единице , загораетс светодиод 21, свидетельствующий о том, что . Счетчик 6 прекращает счет импульсов, так как на входной элемент И 4 с инверсного выхода счетчика 7 поступает сигнал логического нул . С пр мого выхода двоичного счетчика 7 сигнал логической единицы поступает на коммутирующие элементы И 10 и 11, что создает возможность прохождени импульсов частоты fi на вход элемента ИЛИ 12, а импульсов частоты fi на вход элемента ИЛИ 13. Дальнейша работа схемы аналогична рассмотренному ранее случаю, когда fi гСброс всей схемы в начальное состо ние осуществл етс по окончании импульса на входе считывающего элемента И 14, поступающего с делител 15 частоты на 10. Сигнал логического нул через элемент НЕ 18 подаетс на инверсные входы счетчиков 16 и переводит их в исходное состо ние. Этот же сигнал через дифференцирующий элемент 19 подаетс на инверсные входы счетчиков 6, 7 и переводит их в исходное состо ние . Использование новых элементов - двух входных элементов И, четырех коммутирующих элементов И, двух элементов ИЛИ, считывающего элемента И, элемента НЕ, дес (54) DEVICE COMPARISON OF TWO, SIGNAL FREQUENCIES to the output buses, the second input through the third element AND and the first element OR is connected to the outputs of the fifth and sixth elements AND, the first inputs of which are connected to the outputs of the trigger and the first inputs of the fourth and seventh elements AND, and the second inputs to the anodes of the LEDs, the cathodes of which are connected to the common bus, and to the forward outputs of the first and second pulse counters, respectively, the inverse output of the last of which is connected to the second input of the second element I, while the output of the second element and OR is connected through a frequency divider to the input of NOT circuit, and inputs - the outputs of the fourth and seventh AND gates, the first inputs of which are connected to the outputs of flip-flops and second inputs - from straight outputs first and second pulse counters. The drawing shows a structural electrical circuit of the device. The device contains a switching unit 1 of frequencies, consisting of Schmidt triggers 2 and 3, And 4, 5 elements of the first and second (input), counters 6, 7 of the first and second pulses (binary), And 8-11 elements of the fourth, fifth, the sixth and seventh (commuting) elements OR 12 and 13, element AND 14 third (reading), divider 15 frequency by 10 n, counters 16 pulses third and fourth (decimal), decoders 17, element NOT 18, differentiating element 19 , LEDs 20 and 21. The device inputs through the triggers 2 and 3 are connected to the first inputs of the elements 4, 8, 11 and e And 5, 9 and 10 respectively, the outputs of the elements 4 and 5 are connected to the first inputs of counters 6 and 7, and the second inputs to the inverse outputs of counters 6 and 7, the second inputs of which through the differentiating element 19 are connected to the output of the element HE 18 and the installation inputs to the initial state of the counters 16, and the direct outputs, respectively, with LEDs 20 and 21, the second inputs of the And 8, 9 and 10 and And elements, and the outputs of the And 8, 10 elements are connected through the OR element 12 To the first input of the element And 14, and the outputs of the elements And 9, 11 - through the element OR 13 and the frequency divider 15 to the input of the element is NOT 18 and the second input of the element is And 14. The device operates as follows. In the initial state at the inverse outputs of counters 6 and 7, the signals correspond to logical units. If the inputs of flip-flops 2 and 3 receive signals with frequencies fi and fj, and fi f2, then counter 6 is filled faster than counter 7. From the direct output of counter 6, the signal of the logical unit goes to the switching elements And 8, 9, at the outputs which receive pulse sequences of frequencies f- | fz. 8 64 As soon as the signal corresponding to the logical unit appears at the forward output of counter 6, the LED 20 lights up, indicating that fi li and from the inverse output of counter b, the element corresponding to logical 5 enters the element 5 and the counter 7 stops counting fj frequency pulses. With j OM of the commutating elements AND 8, 9, the pulses go to the elements OR 12 and 13, respectively. Pulses of a lower frequency 1 from the output of the element OR 13 arrive at divider 15 10 n times and then to the reading element AND 14. The decimal counters 16 respectively read fractional and the integer part of the number. corresponding to the relation f | and fj, then the signals are fed to the decoders 17 and to the light board. If divider 15 is set to 10 and two counters are chemically 16, then the frequencies fi and fit are compared to tenths, differing by no more than 9 times. If the frequencies are compared with an accuracy of hundredths, it is necessary to set the divider 15 to 100 and have three counters 16. If the frequencies fi and g differ by more than 10 times and less than 100 times and are compared to the accuracy of hundredths, you must install the divider 15 by 100 and have four counters 16. If the frequency fa exceeds the frequencies fi, i.e. fi fi, then binary counter 7 fills faster than binary counter 6. As soon as a signal corresponding to a logical unit appears at the forward output of counter 7, LED 21 lights up indicating that. Counter 6 stops counting pulses, since the input element And 4 with the inverse output of counter 7 receives a logical zero signal. From the direct output of the binary counter 7, the signal of the logical unit arrives at the switching elements AND 10 and 11, which creates the possibility of the passage of frequency pulses fi to the input of the element OR 12, and the frequency pulses fi to the input of the element OR 13. Further operation of the circuit is similar to the case discussed earlier, when fi gsbroking of the whole circuit to the initial state is carried out at the end of the pulse at the input of the reading element I 14, coming from the frequency divider 15 by 10. The signal of the logical zero through the element 18 is fed to the inverse inputs of the counters 16 and returns them to their original state. The same signal through the differentiating element 19 is fed to the inverted inputs of the counters 6, 7 and brings them to the initial state. Using new elements - two input elements AND, four switching elements AND, two elements OR, reading element AND, element NOT, dec