, Изобретение относитс к импульсной технике и может быть использовано в системах импульсно-фазовой автоподст ройки частоты, например в цифровых синтезаторах частот. Делитель частоты импульсов по. оснрвному авт. свид. № 577685 содержит счетные декады, соединенные последовательно , выходы которых соединены с двум входами блока опознавани , третий вход которого соединен со входом делител частоты импульсов, а выход подключен к входам двух блоков управ лени с декадными переключател ми, выходной логический элемент И-НЕ, один вход которого через дополнительный многовходовой. элемент И-НЕ, а остальные непосредственно соединены с выходами счетных декад, выхрды первого и второго блоков управлени под ключены ко входам соответственно первой и второй счетных декад, причем остальные входы дополнительного многовходового элемента И-НЕ соединены с декадньм переключателем второго блока управлени , Однако в выходном сигнале этого делител могут присутствовать шумы триггерных делителей частоты, про вл ющиес в виде дрожани фронтов выходных импульсов. Это обусловлено тем, что длительность импульсов на выходе делител определ етс не первым триггером от Входа счетного, тракта , а HeKOTOpBEvi N-ым. Поэтому фронты выходных нмпульсов не совпадают с фронтами входных импульсов, т.е. имеетс некотора флуктуаци фронтов, котора и дает шумовую составл ющую. Цель изобретени - уменьшение флуктуации фронтов выходных,импульсов . Цель достигаетс тем, что в делитель частоты импульсов, содержащий счетные декады, блоки опознавани с декадными переключател ми, логические элементы И-НЕ, введен D-триггер, D-вход которого соединен с выходом выходного логи 1еского элемента И-НЕ, а тактовый вход - с входной шиной. На чертеже приведена структурна электрическа схема делител частоты импульсов. Делитель содержит счетные триггеры (на чертеже не показаны), сгруппированные в .счетные декады 1 и 2, блок 3 опознавани , блок 4 управлени с декадным переключателем 5,The invention relates to a pulse technique and can be used in systems of pulse-phase automatic frequency tuning, for example, in digital frequency synthesizers. Pulse frequency divider by. main ed. swith No. 577685 contains counting decades connected in series, the outputs of which are connected to two inputs of the identification unit, the third input of which is connected to the input of the pulse frequency divider, and the output connected to the inputs of two control units with decade switches, AND output logic element NAND whose entrance is through an additional multi-input. the IS-NOT element and the rest are directly connected to the outputs of the counting decades, the outputs of the first and second control units are connected to the inputs of the first and second counting decades, respectively, while the remaining inputs of the additional multi-input AND-NOT element are connected to the decade switch of the second control unit, However The output signal of this divider may contain noise of trigger frequency dividers, which appear in the form of jitter of the fronts of the output pulses. This is due to the fact that the duration of the pulses at the output of the divider is determined not by the first trigger from the input of the counting path, but by HeKOTOpBEvi N-th. Therefore, the fronts of the output pulses do not coincide with the fronts of the input pulses, i.e. there is some fluctuation of the fronts, which gives the noise component. The purpose of the invention is to reduce the fluctuations of the fronts of the output pulses. The goal is achieved by the fact that the D-flip-flop identification blocks with decade switches, the AND-NIC logic elements, the D-flip-flop, the D-input of which is connected to the output of the output logic of the Hex element, and the clock input - with input bus. The drawing shows a structural electrical circuit of the pulse frequency divider. The divider contains counting triggers (not shown in the drawing), grouped into counting decades 1 and 2, the identification block 3, the control block 4 with the ten-day switch 5,