SU563723A1 - Coder for decimal counter - Google Patents
Coder for decimal counterInfo
- Publication number
- SU563723A1 SU563723A1 SU7502152554A SU2152554A SU563723A1 SU 563723 A1 SU563723 A1 SU 563723A1 SU 7502152554 A SU7502152554 A SU 7502152554A SU 2152554 A SU2152554 A SU 2152554A SU 563723 A1 SU563723 A1 SU 563723A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- coder
- decimal counter
- input
- outputs
- segment
- Prior art date
Links
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Description
II
Изобретение относитс к импульсной технике .The invention relates to a pulse technique.
Известен шифратор дл дес тичного счетчика с семисегментным индикатором, содерл ащий делитель частоты «а два и сдвигающий регистр, дел щий частоту на п ть, деп:ифратор и шифратор логических элементов 1.A coder for a decimal counter with a seven-segment indicator is known, which contains a two frequency divider and a shift register that divides the frequency into five, dep: ifrator and logic coders 1.
Наиболее близким по технической сущности к предлагаемому вл етс шифратор дл дес тичного счетчи.ка, содержащий делитель частоты , дешифратор с семисегментпым индикатором , три логических двухвходовых элемента И-НЕ, выходы которых соединены с верхним и лравымн сегментами семпсегментного индикатора, а их входы соединены с соответствующими выходами дешифратора, два трехвходовых логических элемента И - НЕ, выходы которых соединены со средним и нижним сегментами семисегментного индикатора, а входы соединены с соответствующими выходами дешифратора, и два четырехвходовых логических элемента И - НЕ, выходы которых соединены с левыми сегментами семисегментного индикатора, а входы одного из четырехвходовых логических элементов И--НЕ соединены с соответствующими выходами дешифратора 2.The closest in technical essence to the present invention is an encoder for a decimal counter. It contains a frequency divider, a decoder with a seven-segment indicator, three logical two-input AND-NES elements, the outputs of which are connected to the upper and right segments of the sample-segment indicator, and their inputs are connected to corresponding outputs of the decoder, two three-input logic element AND - NOT, the outputs of which are connected to the middle and lower segments of the seven-segment indicator, and the inputs are connected to the corresponding output and decoder, and two chetyrehvhodovyh AND gates - NO, the outputs of which are connected with the left seven-segment display segments, and one of the inputs of AND gates chetyrehvhodovyh - NO elements are connected to the respective outputs of the decoder 2.
Цель изобретени - повышение надежности шифратора.The purpose of the invention is to increase the reliability of the encoder.
Это достиг е- те.м, что D предлагаемыйThis has achieved the e-term that D is proposed
22
шифратор дл дес тичного счетчика введен инвертор, вход которого соед1шен с ннжним сегментом семнсегментного индикатора, а выход соединен с одним из входов четырехвходового логического элe ieнтa И-НЕ, соединенного с нижним левым сегментом семисегментного индикатора, приче:.; другие входы данного четырехвходового логического элемента Н-HF. соединены с выходами деН1ифратора , соотвстстпующнмн числами «3, «5, «9.the encoder for the decimal counter is entered by an inverter, whose input is connected to the lower segment of the segmental indicator, and the output is connected to one of the inputs of the four-input logic circuit IE –NE connected to the lower left segment of the seven-segment indicator, which:.; other inputs of this four-input logic element H-HF. connected to the outputs of the descriptor, corresponding to the numbers "3," 5, "9.
На чертеже приведена электрическа схема предлагаемого п;11фратора.The drawing shows the electrical scheme of the proposed p; 11frator.
Шифратор содер;1;ит делитель 1 частоты, ден1ифратор 2, пшфратор, состо щийThe encoder contains; 1; u it is the frequency divider 1, the decryptor 2,
двухвходозых логических элементов Н-НЕ 3-5, трехвходовых логических эле.ментов И-НЕ 6,7, четырехвходовых логических элементов И-НЕ 8, 9, инвертора 10, се.мисегментный индикатор 11 с верхним 12, правы.ми 13, 14, нижними 15, средними 16 и левыми 17, 18, сегментами. С выходов 19-27 депшфратора снимаютс соответственно сигналы чисел «О-9. Входной сигнал подаетс на вход 28.two-input logic elements H-NE 3-5, three-input logic elements, AND-NO 6.7, four-input logic elements AND-NE 8, 9, inverter 10, se.mix segment indicator 11 with top 12, right 13, 14 , bottom 15, middle 16 and left 17, 18, segments. From the outputs 19-27, the signals of the numbers "O-9." The input signal is fed to input 28.
Принцип работы шифратора заключаетс в следующем.The operation of the encoder is as follows.
При подаче на вход 28 происходит делениеWhen fed to the input 28 division occurs
частоты входных импульсов, и на выходах дешифратора по вл ютс пмп льсы, соответстthe frequency of the input pulses, and at the outputs of the decoder there will be an SMR,
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU7502152554A SU563723A1 (en) | 1975-07-07 | 1975-07-07 | Coder for decimal counter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU7502152554A SU563723A1 (en) | 1975-07-07 | 1975-07-07 | Coder for decimal counter |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| SU563723A1 true SU563723A1 (en) | 1977-06-30 |
Family
ID=20625423
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| SU7502152554A SU563723A1 (en) | 1975-07-07 | 1975-07-07 | Coder for decimal counter |
Country Status (1)
| Country | Link |
|---|---|
| SU (1) | SU563723A1 (en) |
-
1975
- 1975-07-07 SU SU7502152554A patent/SU563723A1/en active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| SU563723A1 (en) | Coder for decimal counter | |
| SU886238A1 (en) | Time interval-to-digital code converter | |
| SU866751A1 (en) | Pulse rate scaler with countdown of 2,5:1 | |
| SU624350A1 (en) | Pulse discriminator | |
| SU815886A1 (en) | Device for comparing frequencies of two signals | |
| SU617807A1 (en) | Variable-frequency pulse shaper | |
| SU569000A1 (en) | Pulse-type frequency-phase discriminator | |
| SU657618A1 (en) | Pulse frequency divider | |
| SU822378A1 (en) | Pulse repetition rate scaler with counting down by four | |
| KR0136422B1 (en) | Digital clock doubling circuit having a stable reset signal generating circuit | |
| SU658742A1 (en) | Variable division factor frequency divider | |
| SU949552A2 (en) | Device for checking electric contact of conductor in the process of its welding to a crystal | |
| SU913604A1 (en) | Counter | |
| SU612414A1 (en) | Frequency divider | |
| SU906006A1 (en) | Repetition rate scaler | |
| SU1056467A1 (en) | Pulse repetition frequency divider with variable division ratio | |
| SU624371A1 (en) | Frequency divider with any integer-number division factor | |
| SU634476A1 (en) | Arrangement for shaping frequency telegraphy signal with suppressed out-range radiations | |
| SU1046934A1 (en) | Frequency by three divider | |
| SU944105A1 (en) | Switching apparatus | |
| SU661813A1 (en) | Retunable frequency divider | |
| SU671034A1 (en) | Pulse frequency divider by seven | |
| SU997255A1 (en) | Controllable frequency divider | |
| SU894877A2 (en) | Rate scaler with variable countdoun ratio | |
| SU871321A1 (en) | Shaper of pulses by binary signal leading edges |