SU547773A1 - Устройство поиска псевдослучайного сигнала по задержке - Google Patents

Description

содержащее элемент ИЛИ-НЕ, соединенный с входом счетчика, и последовательно соединенные коррел тор и нороговый блок. Вход коррел тора св зан с входом ограничител  и  вл етс  входом устройства, выход ограничител  - с входом нервого регистра, разр дные выходы этого регистра - с первой группой входов блока сумматоров, втора  групна входов которого подключена к разр дным выходам второго регистра, входом соединенного с первым выходом блока переключени , второй выход блока переключени  к управл ющему входу коррел тора. Первый вход блока переключени  соединен с вы ходом первого регистра, второй - с соответствующим выходом блока сумматоров, а управл ющий вход - с выходом счетчика. Однако такое устройство не обеспечивает достаточно высокого быстродействи . Цель изобретени  - сокращение времени поиска пес по задержке, т. е. повышение быстродействи . Это достигаетс  тем, что устройство содержит первый и второй пороговые цифровые элементы и логический блок. Первый и второй входы логического блока соединены с выходами соответственно первого и второго цифровых пороговых элементов, входы которых подключены к соответствующим выходам блока сумматоров, выход первого регистра с третьим входом логического блока, выход которого подключен к третьему входу блока переключени , а первый и второй входы эле мента ИЛИ-НЕ - соответственно с выходам первого и второго цифровых пороговых элементов ., Сущность изобретени  состоит в обеспечении автоматической остановки процесса исправлени  ошибок по достижении наиболее достоверной оценки фазы. Блок-схема устройства показана на чертеже . Устройство содержит коррел тор 1, поро вый блок 2, ограничитель 3, регистры сдви га 4 и 5, цифровые пороговые элементы 6 и 7, блок сумматоров 8 по модулю два, логический блок 9 выбора сигнала записи, блок переключени  10 - сдвоенный переклю чатель, двухвходовой элемент ИЛИ-НЕ 11 и счетчик 12. Входна  щина устройства соединена с одним из входов коррел тора 1, выходом по ключенного к входу порогового блока 2, выход которого  вл етс  выходом всего устройства. Вход регистра 4 через ограничитель 3 подключен к входной шине устройства , выход регистра 4 через блок переключени  10 - к входу регистра 5, выходы регистров 4 и 5 - к входам блока сумматора 8 по модулю два, выходы которых сое k входами порогового цифрового инены с 6. Параллельно упом нутым k вхолемента ам порогового элемента 6 подсоединены ходы дополнительного порогового элемента 7с инверторами на входах. Выходы цифровых пороговых элементов 6 и 7 и выход региста 4 через логический блок 9 выработки игнала записи и блок переключени  Ю подключены к входу регистра 5. Параллельно входам цифровых пороговых элементов 6 и 7 включены входы элемента ИЛИ-НЕ 11, выход которого подключен к шине сброса счетчика 12, входом св занного с тактовой шиной, а выходом - с шиной управлени  блока переключени  10. Выход сумматора по модулю два из блока сумматоров 8, подключенного к разр дным выходам регистра 5, соединен через блок 10 с вторым входом коррел тора 1. Устройство работает следующим образом. В исходном cocтo  iии положение блокапереключател  10 соответствует тому, что подвижные контакты переключател  наход тс  в положении Q и видеосигнал с выхода ограничител  3 поступает в регистры 4 и 5. После заполнени  всех  чеек регистров 4 и 5 блок переключени  устанавливаетс  в положение б , при этом, на вход регистра 4 продолжают поступать сигналы с выхода ограничител  3 . На выходах блока суммато- ров по модулю два вырабатываютс  сигналы, соответствующие значению разр да Q регистра 4, проход щие на входы цифровых пороговых элементов 6 и 7, пороги которых ( одинаковы и превышают порог мажоритарного элемента На выходе порогового элемента 6 по вл етс  сигнал только при условии, если число единичных входных сигналов больше или равно h , а на выходе цифрового порогового элемента 7 образуетс  сигнал, если число нулевых входных сигналов больше или равно h (так как входы порогового цифрового элемента 7 инвертированы). Таким образом, назначение цифровых пороговых элементов 6 и 7 состоит в выработке только наиболее достоверных элементарных символов СС. В св зи с тем, что при большой веро тности искажени  символов факт превыщени  порога в цифровых пороговых элементах 6 и 7 имеет место не в каждом такте, то на вход регистра 5 кроме достоверных значений символов поступает часть символов с выхода регистра 4. Запись соответствующих символов с цифровых пороговых элементов 6 и 7 или с выхода регистра 4 проводитс  с помощью логического блока О выбора сигнала записи. Логический блок 9 вырабатывает сигналы, соответствующие значени м символа О , ко-

торые записываютс  в регистр 5 в режиме исправлени  ошибок 5 . Если порог превышен , в элементе 6, то наиболее веро тным значением символа QQ  вл етс  1, если же порог превышен в элементе 7, то наиболее веро тное значение - О. Когда нет превышени  порога ни в одном цифровом пороговом элементе 6 и 7, то невозможно с повышенной достоверностью судить о значении О- ив регистр 5 переписываетс  зна- чение QL из последней  чейки регистра 4. Если ввести обозначени ; - сигнал с выхода логического блока 9, х - сигнал с выхода элемента 6, У - сигнал с выхода элемента 7, z - сигнал с выхода регист ра 4, то функционирование логического блока 9 может быть задано логической функцией

f y(xv2.

Это означает, что при превышении порога в элементе 6 ( X 1), логический блок вырабатывает сигнал 1, когда же порог превышен в элементе 7 ( ), то вырабатываетс  сигнал в пpoтивнo случае, если порог не превышен ни в элементе 6, ни в элементе 7, то вырабатываетс  сигнал, равный выходному сигналу регистра 4.

Таким образом, требуетс  дл  построени  логического блока рдин инвертор, двухвходо- вой элемент И и двухвходовой элемент ИЛИ. Выходные сигналы логического блока 9 чере блок 10 записываютс  в регистр 5 до тех пор, пока в и (где ц - длина регистра ПСС) соседних тактах не окажутс  сигналы, полученные с помощью пороговых цифровых эле- ментов 6 и 7, т, е. момент записи в регист 5 достоверных символов ПСС фиксируетс  с помощью счетчика 12 с коэффициентам пересчета, равным п , на вход которого поступают тактовые импульсы, а на шину сбро- са - сигнал с выхода элемента ИЛИ-НЕ 11, вырабатывающего сигнал сброса счетчика 12 с О в случае, если на выходах элементов 6 и 7 сигналы не по вл ютс .

При превышении порогов элементов 6 и 7 в и тактах подр д, т. е. при получении подр д достоверных значений символов ПСС, счетчик 12 переполн етс  и на его выходе по вл етс  сигнал, перевод щий блок переключени  10 в положение 6 , при котором регистр 5 вместе с депью обратной св зи, замыкающейс  через соответствующий сумматор 8 и блок переключени  10, переходит в режим генератора ПСС. При этом выходной сигнал генератора ПСС через блок 10 поступает на вход коррел тора 1 дл  подтверждени  правильности предварительной оценки фазы.

Claims (3)

1.Авторское свидетельство СССР №447718, кл. G- Об F 15/36, 1973.

2..А.вторское свидетельство СССР jNa 492883, кл. G Об F 15/36, 1974.

3.Авторское свидетельство СССР №500528, кл. G Об F 15/36, 1974.

Выход