SU409218A1 - Устройство для сравнения двоичных чисел - Google Patents
Устройство для сравнения двоичных чиселInfo
- Publication number
- SU409218A1 SU409218A1 SU1727362A SU1727362A SU409218A1 SU 409218 A1 SU409218 A1 SU 409218A1 SU 1727362 A SU1727362 A SU 1727362A SU 1727362 A SU1727362 A SU 1727362A SU 409218 A1 SU409218 A1 SU 409218A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- circuit
- trigger
- output
- input
- inputs
- Prior art date
Links
Landscapes
- Hardware Redundancy (AREA)
Description
1
Устройство относитс к области автоматики и вычислительной техники и может использоватьс при реализации технических средств дискретной автоматики и цифровых вычислительных машин.
Известны устройства дл сравнени двоичных чисел, содержащие тактовый генератор, выход которого через первую схему «И, св занную другим входом с управл ющей шиной, соединен с информационными входами двух реверсивных счетчиков, управл ющие входы которых подключены к выходам двух триггеров , а выходы - к входам двух дешифраторов, третий триггер, логические схемы, схему задержки .
Однако при работе таких устройств в зависимости от соотношени величин сравниваемых чисел код численного значени из разности находитс в одном, либо в другом счетчике , что усложн ет использование устройства, так как требует дополнительных устройств выборки и преобразовани кодов.
Предлагаемое устройство отличаетс тем, что в нем выход первого дешифратора св зан с входами второй и третьей схем «И, другие входы которых подключены к выходу второго де нифратора и к одному из выходов первого триггера соответственно и к входу первого триггера, а выход второго дешифратора через схему задержки соединен с входом второго
триггера, один из выходов которого св зан с входом четвертой схемы «П, другим входом св занной с другим выходом первого триггера, а другой - с третьим входом первой схемы
«И, выход второй схемы «И соединен с входом третьего триггера.
Это позвол ет расширить функциональные возможности устройства, в частности обеспечивает возможность формировани кода значеНИИ разности сравниваемых чисел на одном из счетчиков независимо от соотношени сравниваемых чисел.
На чертеже представлена блок-схема предлагаемого устройства.
Устройство содержит генератор / тактовых импульсов, выход которого через схему «И 2, другой вход которой св зан с управл ющей шиной, подключен к информационным входам реверсивных счетчиков 3 4, управл ющие
входы которых св заны с выходами триггеров 5 и 6, а выходы - с входами дешифраторов 7 и 8. Выход дешифратора 7 через схему «И 9, другим входом подключенную к выходу дешифратора 8, св зан с входом триггера 10, с
входом схемы «И 11, другим входом св занной с одним из выходов триггера 5, и с входом триггера 5, Выход дешифратора 8 через схему 12 задержки подключен к входу триггера 6, один из выходов которого св зан с третьим
входом схемы «И 2, а другой - с входом схемы «И 13, другим входом подключенной к соответствующему выходу триггера 5.
Устройство работает следующим образом.
В походном состо нии оба реверсивных счетчика 3 п 4 устанавливаютс в режим вычитани , схема «И 2 закрыта отсутствием управл ющего сигнала, триггер 10 находитс в состо нии «О. Таким образом, сигнал а в отсутствует. На выходе схемы 13 сигнал оссутстаует, так как на ее входы поступают сигналы с разных выходов триггеров 5 и б управлени реверсивными счетчиками 3 -R 4, наход щихс в одинаково состо нии. На выходе схемы «И 11 сигнал отсутствует, так как на один из ее входов поступает сигнал с инверсного выхода триггера 5. В реверсивные счетчики 3 и 4 записываютс модули сравниваемых чисел в и а, причем счетчики должны работать в тех кодах, в которых представлены сравниваемые числа.
Сравнение начинаетс с подачи управл юп;его сигнала на вход схемы «И 2. Импульсы от генератора 1 через схему «И 2 поступают на входы реверсивных счетчиков 3 и 4, работающих в режиме вычитани . В момент установки в нуль реверсивного счетчика 4 дещифратор 8 выдает сигнал выполнени операции, который через схему 12 задержки опрокидывает триггер 6, выходной сигнал которого запирает схему «И 2. Таким образом, через схему «И 2 на входы обоих реверсивных счетчиков 3 и 4 поступает числоимпульоный код числа, записанного в реверсивном счетчике 4. В реверсивном счетчике 3 происходит вычитание сравниваемых чисел в--а. Если , то в реверсивном счетчике 5 остаетс разность в-а, а дешифратор 7 ис вырабатывает сигнала перехода в нуль. На выходе схемы «И 13 вырабатываетс сигнал , так как на второй ее вход поступает сигнал с опрокинувшегос триггера 6, а триггер 5 осталс в прежнем положении.
Если а в, то реверсивные счетчики устанавливаютс в состо ние «О, и дешифраторы 7 и 8 вырабатывают сигналы перехода в нуль, которые через схему «И 9 устанавливают триггер 10 в состо ние «единица, что соответствует равепству а в.
Если , то при переходе реверсивного счетчика 3 через нуль дешифратор 7 вырабатывает сигнал перехода через нуль, который опр01кидывает триггер 5, благодар чему реверсивный счетчик 3 переходит в режим суммировани , и оставша с часть импульсов чисдоимпульсного кода числа о суммируетс в реверсивном счетчике 3, т. е. в нем остаетс разность а-в. При этом на выходе схемы «И
Q // .вырабатываетс сигнал .
Наличие схемы 12 задержки в цепи запуска триггера исключает возмол ность по влени лож-ного сигнала Же па выходе схемы «PI 13 при а в.
5 Таким образом, в предлагаемом устройстве численное значение разности сравниваемых чисел всегда находитс в реверсивном счетчике 3 и представлено в коде, соответствующем данному счетчику.
Предмет изобретени
Устройство дл сравнени двоичных чисел, содержащее тактовый генератор, выход которого через первую схему «И, св занную другим входом с управл ющей шиной, соединен с информационными входами двух реверсивных счетчиков, управл ющие входы которых подключены к выходам двух триггеров, а выходы - к входам первого и второго дешифраторов соответственно, третий триггер, логические схемы, схему задержки, отличающеес тем, что, с целью расширени функциональных
5 возможностей устройства, в нем выход первого дешифратора св зан с входами второй и третьей схелт «И, другие входы которых подключены к выходу второго дешифратора и к одному из выходов первого триггера соответственно и к входу первого триггера, а выход второго дешифратора через схему задержки соединен с входом второго триггера, один из выходов которого св зан с входом четвертой схемы «Н, другим входом подключенной к
другому выходу первого триггера, а другой - с третьим входом первой схемы «И, выход второй схемы «Н соединен с входом третьего триггера.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1727362A SU409218A1 (ru) | 1971-12-21 | 1971-12-21 | Устройство для сравнения двоичных чисел |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1727362A SU409218A1 (ru) | 1971-12-21 | 1971-12-21 | Устройство для сравнения двоичных чисел |
Publications (1)
Publication Number | Publication Date |
---|---|
SU409218A1 true SU409218A1 (ru) | 1973-11-30 |
Family
ID=20496922
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU1727362A SU409218A1 (ru) | 1971-12-21 | 1971-12-21 | Устройство для сравнения двоичных чисел |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU409218A1 (ru) |
-
1971
- 1971-12-21 SU SU1727362A patent/SU409218A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
GB1257066A (ru) | ||
SU409218A1 (ru) | Устройство для сравнения двоичных чисел | |
US3683370A (en) | Input device | |
SU440795A1 (ru) | Реверсивный двоичный счетчик | |
RU1777131C (ru) | Стохастический генератор функций Уолша | |
SU756632A1 (ru) | Преобразователь двоичного кода во временной интервал 1 | |
SU372698A1 (ru) | РЕВЕРСИВНЫЙ СЧЕТЧИК ИМПУЛЬСОВE>&cecoioз^f.^ Я__] | |
SU1247773A1 (ru) | Устройство дл измерени частоты | |
SU1264165A1 (ru) | Накапливающий сумматор | |
SU696441A1 (ru) | Устройство дл сравнени и преобразовани двоичных чисел | |
SU1338093A1 (ru) | Устройство слежени за задержкой кодовой последовательности | |
SU1162044A1 (ru) | Преобразователь кода в частоту импульсов | |
SU546111A1 (ru) | Счетчик типа "регистр-сумматор" | |
RU1774498C (ru) | Преобразователь кода во временной интервал | |
SU454551A1 (ru) | Устройство дл вычитани импульсных последовательностей | |
SU702527A1 (ru) | Счетчик | |
SU693538A1 (ru) | Преобразователь интервала времени в цифровой код | |
SU606210A1 (ru) | Делитель частоты с переменным коэффициентом делени | |
SU1076950A1 (ru) | Регистр сдвига | |
SU395989A1 (ru) | Накапливающий двоичный счетчик | |
SU718931A1 (ru) | Счетчик по модулю восемь | |
SU1448409A1 (ru) | Дес тичный счетчик с естественным пор дком счета | |
SU855531A1 (ru) | Цифровой фазовращатель | |
SU661740A1 (ru) | Устройство определени напрвлени движени | |
SU530466A1 (ru) | Реверсивный счетчик импульсов |