SU546111A1 - Счетчик типа "регистр-сумматор" - Google Patents

Description

pa, ./ -вход которого подключен к шине сложенн , а 5-вход к шнне зычлтанг , причем блок формировани  кода содержит 5-триггер, 5-вход которого подключен к liHBepCHOMV входу элемента «запрет и первому входу блока формировани  кода, а -в.ход - к выходу элемента «запрет, а выход 5-триггера подключен к входу сумматора но модулю два, второй вход которого соединен ео вторым входом блока формировани  кода, а выход - с выходом блока формировани  кода, пр мой вход элемента «запрет , соединен с третьим входом блока формировани  кода.

На чертеже представлеиа функциональна  схема счетчика.

Счетчик содержит Я-разр дный регистр / сдвига в сторону младшего разр да, блок 2 формировани  кода, состо ш.ий из элемента 5 «запрет, / 5-триггера 4 и сумматора 5 по модулю два, сумматор 6 по модулю два, RSтриггер 7, счетную шину 8, сдвнгаюш,ую шину 9, установочную шину 10, шину // «сложеН1 е , /2 «вычитание.

Счетна  шииа 5 счетчика подключаетс  ко входу 2-/ блока 2 формировани  кода, выход младшего разр да подключен ко входу 2-2 блока 2 формнровапи  кода. Выход сумматора 6 по модулю два соединен со входом 2-5 блока 2 формировани  кода. Выход блока 2 формировани  кода подключен к инфорг ,;ацнонному входу регистра / . Выход старшего разр да регистра / подключен к одному из входов сумматора 6 по модулю два, второй вход которого соединен с выходом «1 триггера 7, осущ,ествл юш,его управление режимом счета. Два входа упом нутого триггера соединены с управл юшими шииами «сложение //и «вычитаиие 12 устройст1за.

Выход сумматора 5 по модулю два  вл етс  выходом блока 2 формировани  кода, при этом одни из входов сумматора 5  вл етс  входом 2-2 блока 2 формировани  кода. Информационный вход элемента 3 «запрет  вл етс  входом 2-3 блока 2 формировани  кода , а запреш,аюш,ий вход элемента 3 «запрета , соединенный со входом 5-триггера 4,  вл етс  входом 2-/ блока 2 формировани  кода. Выход элемента 3 «запрет подключен ко входу трнггера 4, выход которого соединен со вторым входом сумматора 5 но модулю два.

В режиме «сложение триггер 7 предварительно устанавливаетс  в положение «О. Таким образом, в процессе работы на информационный вход элемента 3 «запрет через сумматор 6 по модулю два будут поступать пр мые значени  кода, записываемого в старший разр д регистра / сдвига. Пусть начальный код регистра О ... 00. Счетный импульс по шине 8 поступает на вход триггера 4, устаназлкт;а  его в ноложение «I, что обеспечивает, в свою очередь, инверсную обратную св зь регнетра / через сумматор 5 по модулю два. Синхронно с счетным имнульсом по сд ииаю1цей шнне 9 па тактовый вход регистра У подаетс  тактовый импульс сдвига, обеспечива  заииеь в старший разр д регистра логической «1 (зчитыва  обратную ииверсную св зь регистра / через сумматор 5 по модулю два). По вление единичного сигнала па выходе старшего разр да регистра / обусловливает переключение триггера 4 в состо нне «О (после окончани  счетного импульса запирающего

элемента 3 «запрет). Обратна  св зь регистра / через сумматор 5 по модулю два становитс  пр мой, п при подаче следующих и-1 сдвиговых импульсов но шине 9 во все разр ды регистра /, за исключением младшего,

будут занисаны нули. Таким образом, после первого цикла счета в регистре / устаповитс  код О ... 01. С приходом второго импульса по шине 8 триггер 4 вновь устанавливаетс  в состо ние «1, поэтому после первого импульса сдвига во второл цикле счета в старший разр д регистра / запиеываетс  значение логического «О. После прихода второго импульсг сдвига в старший разр д записываетс  значение логической «1, что обусловливает переключение триггера 4 в состо ние «О, поэтому обратна  св зь регистра / через сум .матор 5 по модулю два становитс  пр мой. После прихода последующих ft-2 импульсов сдвига по шине 9 в регистре 7 устанавливаетс  код О ... 010. Как видно из примера, в пачале каждого цикла счета триггер 4, управл ющий обратной св зью регистра У через сумматор 5 по моду.тю два, устанавливаетс  в положеги1е «1, а установка его в положение «О происходит при по влепии первой же единицы на выходе старшего разр да регистра / в процессе работы. Отсюда следует, что после третьего цикла счета в регистре будет записаи код О ... 011, после четвертого цикла - код О ... 0100 и т. д. Таким образом, 32 каждый цикл суммировани  происходит увеличепне содержимого регистра У на единицу , т. е. двоичный счет единиц.

Прн работе в режиме «вычитание, триггер 7 устанавливаетс  в положение «1, таким образом в процессе работы на вход «RS трнггера 4- через элемент 3 «запрет и сумматор 6 но модулю два будут поступать инвертированные значени  кода, записываемого в

старший разр д регистра /. Это значит, что в состо ние «О триггер 4 будет переключатьс  в процессе счета первым же нулем, записанным в старший разр д регистра /. В остальном работа схемы не отличаетс  от предыдхдцего режима. Таким образом, если начальное состо ние регистра 1, О ... 00, то после первого цикла счета состо ние регистра / будет 1 ... 11, после второго цикла счета I ... 110, после третьего 1 ... 101 и т. д., т. е.

за каждый цикл счета происходит уменьшеMi:e содержимого регистра 1 на единицу, что соответствует работе в режиме «вычитание. Включение элемента 3 «запрет в состав устройства обусловлено необходимостью надежной установки триггера 4 в состо иие «1 с

приходом счетного импульса по счетной шине 9 даже при наличии «1 в старшем разр де регистра (при работе в режиме «сложение) или логического «О (при работе в режиме «вычитание).

Формула и 3 о б р е т е к и  

Claims (2)

1. Счетчик тииа регистр-сугутматор, содержащий регистр сдвига в сторону младших разр дов, блок формировани  кода и входные счетиую, сдвигаюш,ую и установочную шины, подключенные к первому входу блока формировани  кода, тактовому и установочному входам регистра сдвига соответственно, причем второй вход блока формировани  кода соединен с выходом младшего разр да регистра сдвига, а выход подключен к информационному входу регистра сдвига, о т л и ч а ю щ и йс   тем, что, с целью расширени  функциональных возможностей, в него введен сумматор по модулю два и 5-триггер, выход старшего разр да регистра сдвига через сумматор по модулю два цодключен к третьему

входу блока формировани  кода, второй вход сумматора по модулю два подключен к выходу / 5-триггера, -вход которого подключен к шине сложени , а S-вход - к шнне

вычитаЕГИ .

2. Счетчнк по п. 1, о т л п ч а ю п; и и с   тем, что блок кода содержит / 5-триггер. 5вход которого подключен к инверсному входу элемента «запрет и к первому входу блока

формировани  кода, У -вход - к выходу элемента «запрет, а выход / 5-триггера подключен к входу сумматора ио модулю два, второй вход которого соединен со вторым входом блока формировани  кода, а выход - с выходом блока формировани  кода, пр мой вход элемента «запрёт соединен с третьим входом блока формироваин  кода.

Источники ииформации, прин тые во внимание при экспертизе изобретеии .

. Авт. свид. № 226983, Н 03 25/00. 1968 г.

2. Букреев И. И. и др. «Мнкроэлектроииые ехемь цифровых устройств, Л1., «Сов. )адио, 1973 г.. стр. 174 (прототип).