[go: up one dir, main page]

SU558403A1 - Двоичный счетчик - Google Patents

Двоичный счетчик

Info

Publication number
SU558403A1
SU558403A1 SU1969160A SU1969160A SU558403A1 SU 558403 A1 SU558403 A1 SU 558403A1 SU 1969160 A SU1969160 A SU 1969160A SU 1969160 A SU1969160 A SU 1969160A SU 558403 A1 SU558403 A1 SU 558403A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
register
adder
binary counter
Prior art date
Application number
SU1969160A
Other languages
English (en)
Inventor
Вадим Владимирович Павлов
Владимир Леонидович Баранов
Original Assignee
Ордена Ленина Институт Кибернетики Ан Украинской Сср
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ордена Ленина Институт Кибернетики Ан Украинской Сср filed Critical Ордена Ленина Институт Кибернетики Ан Украинской Сср
Priority to SU1969160A priority Critical patent/SU558403A1/ru
Application granted granted Critical
Publication of SU558403A1 publication Critical patent/SU558403A1/ru

Links

Landscapes

  • Control Of Amplification And Gain Control (AREA)

Description

no цепи: полусумматор 1 - динамический регистр 2, код старших разр дов - по цепи: элемент б И - элемент 8 ИЛИ - динамический регистр 4.
При исступлении импульсов счета на вход 9 и переполнении динамического регистра 2, на выходе цепи переноса сумматора по вл етс  сигнал переполнени , перевод щий триггер 3 в единичное состо ние, привод щее к по влению разрешающего потенциала на первом входе элемента 7. Инвертированный код с динамического регистра 4 поступает на второй вход элемента 7 и сигнал с первого же поступившего разр да (младшего) проходит через элементы 7 и 8, записыва  «1 на место младшего разр да динамического регистра 4. Сигнал с выхода элемента 7 устанавливает также триггер 3 в исходное состо ние, в результате чего сигналы всех остальных разр дов динамического регистра 4 переписываютс  в него без изменени  через элемент 6. Один цикл циркул ции кода в динамическом регистре 4 осуществл етс  за врем , равное времени заполнени  счетчика на динамическом регистре 2 и полусумматоре 1.
Второй сигнал переполнени  вновь установит триггер 3 в единичное состо ние. При этом проипвертированный код с выхода регистра 4 запишет единицу на место второго разр да регистра 4 и установит триггер 3 в исходное нулевое состо ние.
Дальнейша  работа двоичного счетчика осуществл етс  аналогичным образом.
По окончании счета в динамическом регистре 2 циркулируют младшие разр ды, в динамическом регистре 4 - старшие разр ды выходного кода.

Claims (1)

  1. Формула изобретени 
    Двоичный счетчик, содержащий полусумматор , выход которого соединен со входом динамического регистра младших разр дов, выход которого подключен к одному входу полусумматора , а второй вход полусумматора  вл етс  входом двоичного счетчика, первый и второй элементы И, соединенные через элемент ИЛИ со входом динамического регистра старших разр дов, соединенного выходом с
    первым входом первого элемента И, отличающийс  тем, что, с целью упрощени  устройства, в него введен триггер, нодключенный шиной установки в нулевое состо ние к выходу второго элемента И, шиной установки
    в единичное состо ние - к выходу переноса полусумматора, нулевым выходом - ко второму входу первого элемента И, единичным выходом - к первому входу второго элемента И, второй вход которого соединен через инвертор
    с выходом динамического регистра старших разр дов.
SU1969160A 1973-10-26 1973-10-26 Двоичный счетчик SU558403A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU1969160A SU558403A1 (ru) 1973-10-26 1973-10-26 Двоичный счетчик

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU1969160A SU558403A1 (ru) 1973-10-26 1973-10-26 Двоичный счетчик

Publications (1)

Publication Number Publication Date
SU558403A1 true SU558403A1 (ru) 1977-05-15

Family

ID=20567362

Family Applications (1)

Application Number Title Priority Date Filing Date
SU1969160A SU558403A1 (ru) 1973-10-26 1973-10-26 Двоичный счетчик

Country Status (1)

Country Link
SU (1) SU558403A1 (ru)

Similar Documents

Publication Publication Date Title
SU558403A1 (ru) Двоичный счетчик
SU365703A1 (ru) УСТРОЙСТВО дл ВЫПОЛНЕНИЯ ОПЕРАЦИИ ПОТЕНЦИРОВАНИЯ
SU1443171A1 (ru) Делитель частоты следовани импульсов
SU378833A1 (ru) Устройство для ввода информации
SU473181A1 (ru) Устройство дл сравнени двоичных чисел
SU407312A1 (ru) Приоритетное устройство для выполняемых
SU427331A1 (ru) Цифровой интегратор с контролем
SU1142829A1 (ru) Устройство дл сортировки чисел
SU441672A1 (ru) Многодекадное пересчетное устройство с управл емым коэффициентом пересчета
SU518773A1 (ru) Устройство формировани признака четности кода
SU485447A1 (ru) Устройство дл делени чисел с восстановлением остатка
SU525249A1 (ru) Многоразр дный декадный счетчик
SU466508A1 (ru) Устройство дл сравнени двоичных чисел
SU401994A1 (ru) УСТРОЙСТВО дл ОПРЕДЕЛЕНИЯ МИНОРАНТ ДВОИЧНЫХ КОДОВ
SU1377847A1 (ru) Устройство дл ввода информации
SU395988A1 (ru) Десятичный счетчик
SU1709528A1 (ru) Преобразователь кода в период повторени импульсов
SU369566A1 (ru) УСТРОЙСТВО дл ВЫДЕЛЕНИЯ КРАЙНЕЙ ЕДИНИЦЫ
SU484517A1 (ru) Устройство дл сравнени чисел
SU485502A1 (ru) Регистр сдвига
SU1203498A1 (ru) Цифровой генератор функций
SU396719A1 (ru) Регистр сдвига
SU379057A1 (ru) Устройство для формирования контрольного разряда счетчика
SU398947A1 (ru) УСТРОЙСТВО дл
SU364089A1 (ru) РСНСОЮЗНДЯ ч ; ~~ :;-;:•-; '-• ч/гг^-'^^тм/^с. .; : L:;;-у'^;--^л;^:'^ "C^.h^^hi