[go: up one dir, main page]

SU1709528A1 - Преобразователь кода в период повторени импульсов - Google Patents

Преобразователь кода в период повторени импульсов Download PDF

Info

Publication number
SU1709528A1
SU1709528A1 SU894689738A SU4689738A SU1709528A1 SU 1709528 A1 SU1709528 A1 SU 1709528A1 SU 894689738 A SU894689738 A SU 894689738A SU 4689738 A SU4689738 A SU 4689738A SU 1709528 A1 SU1709528 A1 SU 1709528A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
bus
counter
output
code
Prior art date
Application number
SU894689738A
Other languages
English (en)
Inventor
Николай Иванович Сементовский
Олег Васильевич Узлов
Валерий Валентинович Пристюк
Виталий Ильич Успаленко
Сергей Никифорович Михаленко
Original Assignee
Харьковский авиационный институт им.Н.Е.Жуковского
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Харьковский авиационный институт им.Н.Е.Жуковского filed Critical Харьковский авиационный институт им.Н.Е.Жуковского
Priority to SU894689738A priority Critical patent/SU1709528A1/ru
Application granted granted Critical
Publication of SU1709528A1 publication Critical patent/SU1709528A1/ru

Links

Landscapes

  • Analogue/Digital Conversion (AREA)

Abstract

Изобретение относитс  к вычислительной технике, в частности к устройствам преобразовани  и передачи данных. Цель изобретени  - повышение надежности преобразовател  за счет его упрощени . Это достигаетс  тем. что в преобразователе кода в период повторени  импульсов, содержащем вычитающий счетчик с шинами входного кода, триггер, элемент И. входную и выходную шину и шину сброса, п-й информационный вход вычитающего счетчика соединен с шиной "константа О", а его п-й выход - с входом установки "единицы" триггера, вход установки "нул " которого соединен со счетным входом вычитающего счетчика и  вл етс  входной шиной, пр мой выход триггера  вл етс  выходной шиной, а инверсный выход соединен с первым входом элемента И. второй вход которого  вл етс  шиной сброса, а выход ~ соединен с входом разрешени  записи вычитающего счетчика.2 ил.

Description

Изобретение относитс  к вычислительной технике, а именно к устройствам преобразовани  и передачи данных, и может быть использовано дл  преобразовани  параллельного двоичного кода 8 период повто рени  импульсов..
Целью изобретени   вл етс  повыше ние надежности преобразовател  за счет его упрощени .
На фиг.1 представлена структурна  схема преобразовател  кода в период повторени  импульсов; на фиг.2 - циклограмма работы преобразовател , имеющего четырехразр дный счетчик дл  кода К-3.
Преобразователь кода в период повторени  импульсов содержит вычитающий счетчик 1. информационные входы которого
Do. DI Dn-1  вл ютс  шиной 2 входного
кода, вход 3 старшего разр да On соединен с шиной Константа О, а его выход 4 (Qn) подключен к входу 5 установка единицы RSтриггера 6. вход 7 установки нул  которого соединен с входной шиной 8 и счетным входом 9 счетчика 1.
Кроме того, преобразователь содержит выходную шину 10. элемент И 11 и шину 12 сброса, вход 13 разрешени  записи счетчика 1.
Принцип работы предлагаемого преобразовател  заключаетс  в циклическом повторении счета вычитающим счетчиком 1 от состо ни  предустановки счетчика, задаваемого входным двоичным кодом К по шине 2 и соответствующего началу цикла
преобразовани  до состо ни  переполнени  счетчика, соответствующего окончанию этого цикла. Дешифраци  состо ни  переполнени  счетчика производитс  только по состо нию старшего разр да счетчика благодар  предустановке входа On старшего разр да в посто нное состо ние логического О и исключению, таким образом, действи  на вход 3 входного кода К. Состо ние переполнени  счетчика взводит RS-триггер 6 в единичное состо ние, в котором он находитс  в течение существовани  последнего в цикле входного импульса и которое снимаетс  по окончаний действи  этого последнего в цикле импульса. Единичное состо ние RS-триггера формирует разрешение записи в счетчик 1 внешнего кода К, после чего начинаетс  новый аналогичный цикл преобразовани .
Рассмотрим работу преобразовател  дл  случа  четырехразр дного вычитающего счетчика 1 и численного значени  кода К 3. Счетчик при этом имеет входы Do, Di, Da, Da и выходы Qo, Q, Qa, Оз. Начальный сигнал Сброс с уровнем логического О поступает на шину 12, проходит через элемент И 11 (независимо от второго входа элемента И) на его выход и по вл етс  на входе 13 разрешени  записи (V) счетчика 1. При этом на шине 8 существует уровень логического О {см. фиг.Я, вх. шина 8 и шина 3 от tooc до too).
При уровне логического О на входе 13 счетчика происходит приоритетна  установка и удержание счетчика 1 в состо нии , , , при К 3 м .
При Sa-l и О на шине 8 имеем на входах 5 и 7 триггера б соответственно 5 1 и R 0. Эти сигналы однозначно устанавливают триггер 6 в состо ние От О, QT 1 в исходном СОСТОЙНИИ.
После сн ти  сигнала Сброс на шине 12 (переход нр уровень логической 1) и при отсутствии входных положительных импульсов на шине 8 сохран ютс  S 1 и R О на входах триггера 6. Преобразователь при этом находитс  в исходном состо нии и готов к работе. После этого по вление первого положительного входного импульса на шине 8 и на входе 9 счетчика переводит вычитающий счетчик 1 в состо ние 0 0. 01 - 1, Qa ° О, Оз О, при этом состо ние От - О не измен етс  (см. фиг.2, момент tn). Аналогично проход т 2-й и 3-й входные импульсы , уменьша  код выхода О каждый раз на 1 по переднему фронту положительного импульса.
Четвертый входной импульс переводит счетчик в состо ние переполнени  QO Oi Оа Оз 1 (см. фиг.2, момент tn). Инверсный выход 4 старшего разр да Оз
переходит в состо ние Оз 0. Таким образом , в момент прихода четвертого импульса на входе 7 RS-триггера находитс  уровень логической 1, а на входе 5 - урове ь логического О. Поэтому в момент и (см. фиг.2)
RS-триггер переходит в состо ние, при котором QT 1, От 0. Далее уровень логического О с инверсного выхода От RSтриггера , проход  через элемент И 11 на вход 13, устанавливает счетчик в исходное
состо ние аналогичным образом. При этом Оо 1, Oi 1, Оа О, Оз О (см. фиг.2, момент to). Установленное в момент прихода 4-го импульса состо ние От 1 RS-триггер сохран ет и после установки счетчика в исходное
состо ние, до окончани  действи  всего 4-го входного импульса, поскольку при этом на входах R и S R3-TpHrrepa наход тс  уровни логической 1. Состо ние От 0 соответственно в течение всего 4-го импульса действует на вход 13 разрешени  записи счетчика, что обеспечивает устойчивую предустановку (ввод кода К) счетчика (см. фиг.2, интервал t4 - too). Далее с момента too (см. фиг.2) начинаетс  новый цикл работы
преобразовател .
Из циклограммы видно (см. фиг.2). что при К 3 Твых 4Твх (К+1) Тех, что соответствует закону преобразовани  устройства. Акалогичщрписываетс  рабрта преобразовател  дл  других численных значений кода К и дл  разр дности вычитающего счетчика.

Claims (1)

  1. Формулаизобретени  Преобразователь кода в период повторени  импульсов, содержащий вычитающий счетчик, п-1 информационных входов которого  вл ютс  шиной входного кода, триггер , элемент И, входную и выходную шины, шину сброса, отличающийс  тем, что,
    с целью повышени  надежности преобразовател  за счет его упрощени  п-й информационный вход вычитающего счетчика соединен с шиной Константа О, а его п-й выход - с входом установки;.единицы триггера , вход установки нул  которого соединен со счетным входом вычитающего счетчика и  вл етс  входной шиной, пр мой выход триггера  вл етс  выходной шиной , а инверсный выход соединен с первым
    входом элемента И, второй вход которого  вл етс  шиной сброса, а выход соединен с входом разрешени  записи вычитающего счетчика.
    иг.г
SU894689738A 1989-05-10 1989-05-10 Преобразователь кода в период повторени импульсов SU1709528A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU894689738A SU1709528A1 (ru) 1989-05-10 1989-05-10 Преобразователь кода в период повторени импульсов

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU894689738A SU1709528A1 (ru) 1989-05-10 1989-05-10 Преобразователь кода в период повторени импульсов

Publications (1)

Publication Number Publication Date
SU1709528A1 true SU1709528A1 (ru) 1992-01-30

Family

ID=21446820

Family Applications (1)

Application Number Title Priority Date Filing Date
SU894689738A SU1709528A1 (ru) 1989-05-10 1989-05-10 Преобразователь кода в период повторени импульсов

Country Status (1)

Country Link
SU (1) SU1709528A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 1051705. кл. Н 03 М 1/82. 1982.Авторское свидетельство СССР Мг 1283976, кл. Н 03 М 5/10, 1985. *

Similar Documents

Publication Publication Date Title
SU1709528A1 (ru) Преобразователь кода в период повторени импульсов
SU1644388A1 (ru) Преобразователь кодов
RU1798901C (ru) Однотактный умножитель частоты
SU1081803A1 (ru) Счетчик
SU1187275A1 (ru) ПРЕОБРАЗОВАТЕЛЬ КОД — ШИРОТНО-ИМПУЛЬСНЫЙ СИГНАЛ, содержащий ОК
SU1174919A1 (ru) Устройство дл сравнени чисел
SU1309316A1 (ru) Преобразователь параллельного @ -разр дного кода в последовательный
SU1166291A1 (ru) Многоканальный преобразователь кода во временной интервал
SU402156A1 (ru) Распределитель импульсов
SU1097994A1 (ru) Устройство дл преобразовани двоичного кода в код системы счислени с отрицательным основанием /его варианты/
SU1156070A1 (ru) Устройство дл умножени частоты на код
SU1142829A1 (ru) Устройство дл сортировки чисел
SU1679625A1 (ru) Счетное устройство
SU1631509A1 (ru) Многотактный рециркул ционный преобразователь врем - код
SU1088115A1 (ru) Преобразователь код-временной интервал
SU966685A2 (ru) Устройство дл сопр жени
SU1448403A1 (ru) Селектор сигналов
SU1591192A1 (ru) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ КОДА га ИЗ η
SU1049910A2 (ru) Устройство дл определени старшего значащего разр да
SU1108438A1 (ru) Устройство дл определени экстремального числа
SU1363254A1 (ru) Устройство дл определени автокоррел ционной функции
SU1406790A1 (ru) Делитель частоты с переменным коэффициентом делени
SU1264157A1 (ru) Устройство дл перебора сочетаний
SU1023334A2 (ru) Устройство дл контрол параллельного двоичного кода на четность
SU1367163A1 (ru) Преобразователь последовательного двоичного кода в число-импульсный код