SU966685A2 - Устройство дл сопр жени - Google Patents

Description

Изобретение относитс  к автоматике и вычислительной технике и может найти применение, например, в качестве буферного устройства между двум  разноскоростными устройствами передачи информации.

По основному авт.св. № 913359 известно устройство дл  сопр жени , содержащее узел синхронизации и узел пам ти, включающий группу последовательно соединенных регистров, . включающих триггера информсщионных разр дов и триггер служебного разр да , элементы И и И-НЕ по числу регистров , причем информационный вход узла пам ти соединен с входом триггеров информационных разр дов первого регистра, а выходы триггеровинформационных разр дов последнего регистра  вл ютс  информационным выходом узла пам ти, вход триггера служебного разр да перво.го регистра  вл етс  призначным входом узла пам ти , а выход триггера служебного разр да последнего регистра  вл етс  призначным входом пам ти входы элементов И соединены с входом тактовых импульсов узла пам ти и с першзш входом узла синхронизации и входом тактрвых импульсов устройства, периле входы элементов И-НЕ -подключе.ны к синхронизирующему входу узла пам ти и первому выходу узла синхронизации, второй вход которого  вл етс  входом чтени  информации устройства, выход i-ro элемента И соединен с управл ющим входом i-To регистра, а второй вход - с выходом i-ro элемента И-НЕ,

10 второй вход которого подключен к выходу триггера служебного разр да i-ro регистра, а третий вход - к выходу триггера служебного разр да (i+l)-ro егистра 1115

Иедостатком этого устройства  вл етс  низкое быстродействие, так как информационные коды могут поступать на вход устройства только через такт.,

20

- Цель изобретени  - повышение быстродействи  устройства.

Поставленна  цель достигаетс  тем, что в устройство введены триггер, узел формировани  сигнала переполне25 ни , узел формировани  сигнала готовности , второй узел пам ти, п ть элементов И и элемент ИЛИ, причем первые входы первого, второго и третьего элементов И соединены с вхо30 дом признака информации устройства вторые входы первого и третьего элементов И соединены с соответствующим выходамитриггера, входкоторого под ключен к выходу второго элемента И, вторым входом соединенного с входами тактовых импульсов первого и второго узлов пам ти и входом тактовых импульсов устройства, выход первого элемента И соединен с призначным вхо дом первого узла пам ти и первым вхо дом узла формировани  сигнала переполнени , второй вход которого подключен к выходу третьего элемента И и призначному входу второго узла пам ти , третий и четвертый входы - соответственно к управл ющим выходам первого и вюрого узлов пам ти, а выход  вл етс  выходом сигнала переполнени  устройства, информационны выходы первого и второго узлов пам ти соединены соответственно с пер .выми входами четвертого и -п того эле ментов И, выходы которых подключены К соответствующим входам элемента ИЛИ, выходом соединенного с информационным выходом устройства, второй вход четвертого элемента И соединен с вторым выходом узла синхронизации и первым входом узла формировани  сигнала готовности, второй вход которого подключен к призначному выходу первого узла пам ти, третий вход к призначному выходу второго узла па м ти , четвертый вход - к третьему выходу узла синхронизации и второму входу п того элемента И, а выход  вл етс  выходом сигнала готовности устройства, четвертый выход узла синхронизации соединен с синхронизирующим входом второго узла пам ти. На чертеже представлена блок-схема устройства, Схема содержит узлй 1 и 2 пам ти, состо щие из ре1истррв с триггером 3 служебного разр да и триггерами 4 ин формационных разр дов, элементами Й-НЕ 5 и элементами И 6, элементы И 7-11, элемент ИЛИ 12, узел 13 синхронизации , состо щий из синхронного триггера 14, элементов И-НЕ 15 и аси хронных триггеров W и 17, узел 18 формировани  сигнала готовности и узел 19 формировани  сигнала перепол нени , состо щие из элементов ИЛИ 20 и элементов И 21, триггер 22, пер вый 23, четвертый 24, третий 25 и ззторой 26 выходы узла 13 синхронизации , вход 27 признака информации устройства, информационный вход 28 устройства, вход-29 чтени  информации , информационный выход 30 устройства , выход 31 сигнала готовности устройства, выход 32 сигнала перепол нени  устройства, вход 33 тактовых импульсов устройства. Устройство работает следующим образом . При включении устройства обнул ютс  все триггеры 3, триггеры 14 и 17, а триггеры 16 и 22 устанавливаютс  в одинаковое состо ние (допустим единичное). На выходах всех элементов И-НЕ 5 высокий уровень, который разрешает прохождение тактовых импульсов через элементь И 6. Информационный код, поступающий в устройство, сопровождаетс  1 на входе 27 признака информации, котора  записываетс  в зависимости от состо ни  триггера 22 в триггер 3 первого регистра узлов 1 или 2 тактовым импульсом , который, кроме того, перебрасывает и триггер 22 в противоположное состо ние. Поэтому при поступлении следующего информационного кода запись 1 с входа 27 происходит в другой узел пам ти. Таким образом, нечетные информационные коды сов местно с признаком записываютс  в узел 1, а четные информационные коды - в узел 2. Тактовые импульсы непрерывно подаютс  в устройство и первый занесенный код, сопровождаемый 1 в служебном разр де, последовательно через все реатистры продвигаетс  в последний регистр, после чего-, на выходе последнего элемента И-НЕ 5 по витс  низкийуровень и запись новой информации в последний регистр не происходит, поскольку тактовые импульсы не проход т на синхровходы триггеров последнего регистра. Аналогичное запрещение записи в последний регистр узла 2 происходит, когда в нем окажетс  второй занесенный код, сопровождаемый 1 в триггере 3. Третий занесенный код, достигнув предпоследнего регистра узла 1, своим служебным разр дом запрещает запи.сь в него. Подобным образом идет заполнение всех регистров обоих узлов пам ти. Триггер 16 подключает.информационный регистр 2 узла 1 к выходу 30 через элемент И 10 и элемент ИЛИ 12, а через элементы 21 .и 20 узла 18 разрешает прохождение высокого уровн  с выхода триггера на выход 31 готовности устройства, что свидетельствует о наличии информации дл  считывани  . После считывани  информации , которое может происходить в любой момент времени, сигнал на входе 29 чтени  информации устанавливает триггер 17 в единичное состо ние. Первый пришедший после этого.тактовый импульс взводит триггер 14 в единичное состо ние, что приводит к сбросу триггера 17 по второму тактовому импульсу и к по влению низкого уровн  на выходе 23. Поскольку на выходе элементов И-НЕ 5 узла 1 высокий уровень, то следующий тактовьой импульс сдвигает все содержимое узла 1 на один разр д и сбрасывает триггер 14, который переключает триггер 16 по счетному входу, и к выходу 30 через элементы И 11 и ИЛИ 12 уже подключаетс  регистр узла 2 и на выход 31 идет сигнал с триггера 3 из того же узла 2. После считывани  кода из узла 2 процедура работы узла 13 повтор етс  с той лишь разницей; что низкий уровень п вл етс  на его выходе 24. Затем считываетс  код из узла 2 и так далее. Таким образом, информаци  считываетс  из устройства в пор д-. ке своего поступлени  в-него.

При переполнении устройства на выходе 32 по вл етс  высокий уровень .

Таким образом, период тактовых импульсов дл  прототипа и дл  данHOio устройства определ етс  в основном временем переключени  триггера служебного разр да и элемента И-НЕ 5. Но в прототипе один информационный код записываетс  за два тактовых импульса, а в данном устройстве - за один, тем самым быстродействие устройства дл  соцр жени  повышаемс .

Наиболее эффективно устройство может использоватьс  дл  сопр жени  в тех случа х, когда возможны ситуации пиковых Нагрузок, т.е.. поступает большой объём информации за короткий промежуток времени. .

Claims (1)

1. Авторское свидетельство СССР № 913359, кл.С 06 Р. 3/04, (прототип).