SU402156A1 - Распределитель импульсов - Google Patents
Распределитель импульсовInfo
- Publication number
- SU402156A1 SU402156A1 SU1739309A SU1739309A SU402156A1 SU 402156 A1 SU402156 A1 SU 402156A1 SU 1739309 A SU1739309 A SU 1739309A SU 1739309 A SU1739309 A SU 1739309A SU 402156 A1 SU402156 A1 SU 402156A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- trigger
- input
- clock
- pulse
- output
- Prior art date
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Description
1
Устройство может быть использовано в вычислительной технике, автоматике, системах преобразовани и кодировани информации.
Известен распределитель импульсов с нечетным числом выходов по авт. св. № 189227, содержащий двухконтактный триггерный регистр и тактовый триггер, в котором последний триггер регистра через цепь задержки на врем , меньшее длительности такта, соединен со счетным входом тактового триггера.
Один раз за цикл работы раснределител происходит дополнительный переброс тактового триггера между двум тактовыми импульсами , что приводит к снижению вдвое предельпого быстродействи распределител по сравнению с быстродействием тактового триггера.
Цель изобретени - повышение быстродействи устройства.
Предлагаемый распределитель импульсов отличаетс тем, что триггер чейки последнего разр да соединен нулевым выходом через элемент задержки на врем , меньшее длительности такта, с одним входом схемы совнадени и с анодом диода, а единичным выходом - со входом единицы первого триггера регистра, причем сигнальный вход ключа и катод диода соединены соответственно со счетным входом и единичным выходом триггера чейки первого разр да.
На чертеже приведена функциональна схема устройства, состо щего из п ти триггеров. Распределитель импульсов состоит из триггеров регистра 1-5, тактового триггера 6, элемента задержки 7, схемы совпадепи 8 и диода 9.
В исходном состо нии все триггеры регистра , кроме одного, наход тс в состо нии «нуль.
Примем дл определенности, что к началу работы единица записана в триггере 1, а нуль - в триггерах 2-6. При этом схема 8 и диод 9 заперты отрицательным потенциалом, поступающим через элемент задержки 7 с нулевого выхода триггера 5.
Первый тактовый импульс с выхода 10 триггера 6 записывает нуль в триггер 1. При перебросе триггера из единицы в нуль в триггер 2 записываетс единица. Следующий тактовый
импульс - с выхода 11 триггера 6 переписывает единицу с триггера 2 в триггер 3. Последний четный тактовый импульс, возникающий на шине 10, переписывает единицу с четвертого (предпоследнего) триггера регистра в п тый .
После установки триггера 5 в единицу спуст врем задержки элемента 7 открываетс схема совпадени 8, и диод 9 смещаетс в пр мом направлении, в результате чего триггер 6
фиксируетс в нуле.
Дл нормальной работы распределител длительность задержки элемента 7 должна удовлетвор ть неравенству
,
где Ти - длительность входных импульсов; Тф--длительность фронта импульса триггера;
Т - период следовани входных импульсов .
Очередной входной импульс, пройд через открытую схему 8, переписывает единицу с последнего триггера регистра в первый, а состо ние тактового триггера 6 не измен етс . К моменту прихода следующего входного импульса диод 9 запираетс , и тактовый триггер 6 вновь может работать по счетному входу.
Далее распределитель работает по описанному циклу.
В отличие от распределител импульсов по авт. св. № 189227 где длительность импульсов, снимаемых с выхода последнего триггера регистра , отлична от длительности импульсов на остальных триггерах на величину Т - т
-Г, В рассматриваемом распределитеЛ
ле эта разность равна длительности одного фронта импульса триггера 6.
Если перед сигнальным входом схемы 8 ввести элемент задержки, эта разность может быть исключена.
Предмет изобретени
Распределитель импульсов по авт. св. № 189227, отличающийс тем, что, с целью повышени быстродействи , нулевой выход триггера чейки последнего разр да соединен через элемент задержки с одним входом схемы совпадени и с анодом диода, катод которого св зан с единичным выходом тактового триггера, счетный вход которого подключен к шине входных импульсов н к другому входу схемы совпадени , выход которой св зан с нулевым входом триггера чейки последнего разр да, единичный выход которого подключен к единичному входу триггера чейки первого разр да .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1739309A SU402156A1 (ru) | 1972-01-17 | 1972-01-17 | Распределитель импульсов |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1739309A SU402156A1 (ru) | 1972-01-17 | 1972-01-17 | Распределитель импульсов |
Publications (1)
Publication Number | Publication Date |
---|---|
SU402156A1 true SU402156A1 (ru) | 1973-10-12 |
Family
ID=20500587
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU1739309A SU402156A1 (ru) | 1972-01-17 | 1972-01-17 | Распределитель импульсов |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU402156A1 (ru) |
-
1972
- 1972-01-17 SU SU1739309A patent/SU402156A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU402156A1 (ru) | Распределитель импульсов | |
SU1023323A1 (ru) | Устройство дл извлечени кубического корн | |
SU1062624A1 (ru) | Преобразователь код-задержка пачки импульсных сигналов | |
SU117503A1 (ru) | Двоичный реверсивный счетчик с запуском триггеров по единичным входам | |
SU1660153A1 (ru) | Преобразователь серии импульсов в прямоугольный импульс | |
SU1027832A1 (ru) | Счетное устройство с предварительной уставкой кода | |
SU567208A2 (ru) | Многоразр дный декадный счетчик | |
SU508940A1 (ru) | Двоичный счетчик | |
SU1751859A1 (ru) | Многоканальный преобразователь последовательного кода в параллельный | |
SU1388956A1 (ru) | Блок задержки цифровой информации с самоконтролем | |
RU1798901C (ru) | Однотактный умножитель частоты | |
SU1709528A1 (ru) | Преобразователь кода в период повторени импульсов | |
SU1174919A1 (ru) | Устройство дл сравнени чисел | |
SU1247773A1 (ru) | Устройство дл измерени частоты | |
SU364964A1 (ru) | Всесоюзная пат?111110-1шяп?! | |
SU1075255A1 (ru) | Преобразователь параллельного двоичного кода в число-импульсный код | |
SU1322256A1 (ru) | Устройство дл сортировки информации | |
SU1046935A1 (ru) | Пересчетное устройство | |
SU389625A1 (ru) | Устройство для формирования временного интервала | |
SU423176A1 (ru) | Устройство для сдвига информации | |
SU1285605A1 (ru) | Кодовый преобразователь | |
SU1234974A1 (ru) | Преобразователь последовательного кода в параллельный | |
SU395833A1 (ru) | УСТРОЙСТВО дл ОПРЕДЕЛЕНИЯ НАИБОЛЬШЕЙ РАЗНИЦЫ ЧИСЕЛ | |
SU1285454A1 (ru) | Устройство дл сопр жени электронной вычислительной машины с дискретными датчиками | |
SU387361A1 (ru) | Арифметическое устройство последовательного |