[go: up one dir, main page]

SU1035820A1 - Цифровое устройство слежени за задержкой - Google Patents

Цифровое устройство слежени за задержкой Download PDF

Info

Publication number
SU1035820A1
SU1035820A1 SU813277866A SU3277866A SU1035820A1 SU 1035820 A1 SU1035820 A1 SU 1035820A1 SU 813277866 A SU813277866 A SU 813277866A SU 3277866 A SU3277866 A SU 3277866A SU 1035820 A1 SU1035820 A1 SU 1035820A1
Authority
SU
USSR - Soviet Union
Prior art keywords
outputs
inputs
input
output
counters
Prior art date
Application number
SU813277866A
Other languages
English (en)
Inventor
Сергей Антонович Ганкевич
Original Assignee
Минский радиотехнический институт
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Минский радиотехнический институт filed Critical Минский радиотехнический институт
Priority to SU813277866A priority Critical patent/SU1035820A1/ru
Application granted granted Critical
Publication of SU1035820A1 publication Critical patent/SU1035820A1/ru

Links

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

Изобретение относитс  к технике электросв зи и радиолокации и может быть использовано s системах передачи информации псевдослучайными сигналами и в радиолокационных системах дл  слежени  за задержкой псевдослучайных сигналов с инверсной модул цией . Известно цифровое устройство слежени  за задержкой, содержащее последовательно , соединенные кварцевый генератор, управл ющий элемент, дел1 тель И опорный генератор псевдослучайных последовательностей (ПСП ), вы полненный на регистре сдвига с обрат ными св з ми, два разр да которого подключены к одним входам двух перемножителей , другие входы которых сое динены с входной шиной, а выходы чер блок усреднени  соединены с входами управл ющего элемента, при этом выхо кварцевого генераторе подключен к третьему входу блока усреднени  j Однако известное устройство не обеспечивает слежени  за задержкой ,ПСП с инверсной модул цией, поскольк результирующа  дискриминационна  характеристика измен ет знак в зависимости от передаваемых символов инфор мации и усредн етс . Наиболее близким по технической сущности к предлагаемому  вл етс  цифровое устройство слежени  за заде кой, содержащее последовательно соединенные задающий генератор, управл  ющий блок, делитель частрты и генератор опорной псевдослучайной последовательности , выходы которого через множители подключены к управл ющим входам соответствующих реверсивных счетчиков непосредственно и через инверторы, а к счетным входам реверсивных счетчиков подключен другой выход задающего генератора, подключенный к входу элемента И, другой вход которого соединен с выходом первого сумматора по модулю два, а вхсды второго сумматора через элемент задержки и непосредственно соед нены с входами перемножителей, а управл ющие входы третьего сумматора по модулю два соединены с соответствующими выходами генератора опорной псевдослучайной последовательности 2 . Однако данное устройство имеет низкую точность слежени  за задержко псевдослучайной последовательности с инверсной модул цией. Цель изобретени  - повышение точности слежени  за задержкой. Поставленна  цель достигаетс  тем, что в цифровое устройство слежени  за задержкой .псевдослучайной последовательности с инверсной модул цией , содержащее последовательно соединенные задающий генератор ,управл ющий блок, делитель частоты и генератор опорной псевдослучайной последовательности , выходы которого через перемножители подключены к управл ющим входам соответствующих реверсив . счетчиков непосредственно и через инверторы, а к счетным входам реверсивных счетчиков подключен другой выход задающего генератора, введены блоки ключей, дешифраторы, сумматоры и элементы ИЛИ, при этом выходы каждого реверсивного счетчика соответственно через первый и второй дешиф .раТоры подключены к входу элемента ИЛИ, выход которого через блок ключей подключен к соответствующим входам реверсивного счетчика и сумматора , к другому входу которого и к другому входу блока ключей подключены соответствующие выходы соответствующего реверсивного счетчика, а выходы сумматоров подключены к соответствующим входам управл ющего блока, причем соответствующие выходы генератора опорной псевдослучайной последовательности через дополнительный дешифратор подключены к соответ .ствующим входам элементов ИЛИ. На чертеже приведена структурна  электрическа  схема предлагаемого цифрового устройства. Устройство содержит перемножители 1 и 2, генератор 3 опорной псевдослучайной последовательности, инверторы и 5, реверсивные счетчики 6 и 7, задающий генератор 8, дешифраторы 9, 10, 11, и 12, элементы ИЛИ 13 и И, блоки ключей 15 и 16, сумматоры 17 и 18, управл ющий блок 19, делитель 20 частоты и дешифратор 21. Устройство работает следующим образом. Входной сигнал с инверсной модул цией псевдослучайных последователь- ностей (ПСП ) поступает на входы перемножителей 1 и 2, на другие входы которых подают сдвинутые во времени опорные ПСП, формируемые генератором 3 опорной ПСП. Выходные сигналы перемножителей 1 и 2 следуют непосредственно и через инверторы и 5 на управл ющие входы реверсивных счетчиков 6 и 7, на счетные входы которых поступает высокочастотна  последовательность импульсов с выхода задающего генератора 8. Реверси ные счетчики 6 и 7 путем усреднени  во времени сигналов, поступающих на их входы, определ ют величину рассогласовани  по фазе входного сиг нала и опорной ПСП. Выходные сигналы разр дов реверсивных счетчиков 6 и 7 подаютс  соответственно на входы дешифраторов 9 и 10, 11 и 12 ,в которых производитс  оцен ка состо ни  (кода )соответству1ацего реверсивного счетчика 6 и 7. При перёходе реверсивных счетчиков 6 и 7 из состо ни  00...О в состо ние 11.. ... 1 в ре)киме сложени  и из состо ни  11. ..1 в состо ние 00...О в режи ме вычитани  на выходах дешифраторов 9, 10 и 11, 12 вырабатываютс  сигналы, которые соответственно через элементы ИЛИ 13 и 1Л поступают на управл ющие входы блоков ключей 15 и 16,. открыва  их и тем самым обеспечива  запись состо ни  разр до реверсивных счетчиков 6 и 7 соответственно в многоразр дные сумматоры 17 и 18 накапливающего типа. При этом по сигналу, подаваемому с выхода знакового разр да реверсив ных счетчиков 6 и 7, Тпрризводитс  запись состо ни  реверсивных счетчикрв 6 и 7 в пр мом и инверсном кодах Запись кода реверсивных счетчиков 6и 7 производитс  в моменты времени соответствующие первому импульсу ген ратора 8, поступающему после по влени  выходного сигнала дешифраторов 9, 10 и 11, 12. После записи в сумма торы 17 и 18 соответственно кода реверсивных счетчиков 6 и 7 происходит обнуление реверсивных счетчиков 6 и 7по сигналам, поступающим на их вхо ды установки О из блоков ключей 15 и 16. Выходные сигналы сумматоров 17 и 18 поступают на входы, управл ющего .блока 19, который путем добавлени  и исключени  импульсов из выходной последовательности осуществл ет коррекцию фазы тактовых импульсов, формируемых делителем 20 частоты, , обеспечива  тем самым коррекцию опорных ПСП, вырабатываемых генерато ром 3.. При инверсной модул ции изменение передаваемого символа сопровождаетс  10 0 инвертированием передаваемой (принимаемой ) ПСП. В результате этого мен етс  знак управл ющего напр жени  на иходе реверсивных счетчиков 6 и 7 и импульсы. поступившие на их другой вход, уменьшают абсолютное значение числа накопленных импульсов, пропорциональных измеренному фазовому рассогласованию. Это приводит к уменьшению крутизны дискриминационной характеристики, а следовательно, и точности слежени  за задержкой; особенно при низких отношени х сигнал/помеха. В предлагаемом устройстве дл  предотвращени  указанной ситуации производитс  запись кода реверсивных счетчиков 6 и 7 соответственно в сумматоры 17 и 18 при окончании символа передаваемого сигнала, т.е. на грагранице ПСП. . Дл  управлени  записью используютс  выходные сигналы дешифратора 21, которые соответствуют границам ПСП. Указанные сигналы поступают через элементы ИЛИ 13 и Т на соответствующие входы блоков ключей 15 и 16, осуществл   (как описано выше запись кода реверсивных счетчиков 6 и 7 в сумматоры 17 и 18 и производ  затем обнуление реверсивных счетчиков 6 и 7Таким образом, введение новых узлов и св зей обеспечивает повышение точности синхронизации по сравнению с известным устройством. Точность синхронизации повышаетс  за счет используемого метода формировани  дискриминационной характеристики, содержащего операцию определени  модул  значени  коррел ционного интеграла входного и опорного сигналов, а также за счет полного использовани  информации о временном рассогласовании дл  коррекции фазы опорного сигнала , включа  код реверсивного счетсмены символов модуличика в момент рующей последовательности. Кроме того, устройство, выбранное в качестве прототипа, способно функционировать только при больших отношени х сигнал/помеха . При малых отношени х сигнал/помеха существенно возрастают величины ошибок и устройство выходит из режима синхронизма. Предлагаемое устройство лишено этих недостатков и способно эффективно функционировать при низких отношени х сигнал/шум. что ббеспечивает его техникоюэкономическую эффективность.

Claims (1)

  1. ЦИФРОВОЕ УСТРОЙСТВО СЛЕЖЕНИЯ ЗА ЗАДЕРЖКОЙ псевдослучайной последовательности с инверсной модуляцией, содержащее последовательно соединенные задающий генератор, управляющий блок, делитель частоты и генератор опорной псевдослучайной последовательности, выходы которого чёрез перемножители подключены к управляющим входам соответствующих реверсивных счетчиков непосредственно и через инверторы, а к счетным входам реверсивных счетчиков подключен другой выход задающего генератора, отли-чающееся тем, что, с целью повышения точности слежения за задержкой, введены блоки ключей, дешифраторы, сумматоры и элементы ИЛИ, при этом выходы каждого реверсивного счетчика соответственно через первый и второй дешифраторы подключены к входу элемента ИЛИ, выход которого через блок ключей подключен к соответствующим входам реверсивного счетчика и сумматора, к другому входу которого и к другому входу блока ключей подключены соот ветствующие выходы соответствующего q реверсивного счетчика, а выходы сумма-® торов подключены к соответствующим входам управляющего блока, причем соответствующие выходы генератора опорной псевдослучайной последова тельности через дополнительный де шифратора подключены к соответствующим входам элементов ИЛИ.
SU813277866A 1981-04-20 1981-04-20 Цифровое устройство слежени за задержкой SU1035820A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU813277866A SU1035820A1 (ru) 1981-04-20 1981-04-20 Цифровое устройство слежени за задержкой

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU813277866A SU1035820A1 (ru) 1981-04-20 1981-04-20 Цифровое устройство слежени за задержкой

Publications (1)

Publication Number Publication Date
SU1035820A1 true SU1035820A1 (ru) 1983-08-15

Family

ID=20954161

Family Applications (1)

Application Number Title Priority Date Filing Date
SU813277866A SU1035820A1 (ru) 1981-04-20 1981-04-20 Цифровое устройство слежени за задержкой

Country Status (1)

Country Link
SU (1) SU1035820A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1. Авторское свидетельство СССР W Л67«89, кл. Н Ok Ц 7/00, 1975. 2. Авторское свидетельство СССР № ,5 318t, кл. Н ОЦ U 7/08, 1977 ( прототип ). *

Similar Documents

Publication Publication Date Title
SU1035820A1 (ru) Цифровое устройство слежени за задержкой
SU1177910A1 (ru) Устройство для формирования четверично-кодированных последовательностей
SU1223350A1 (ru) Генератор псевдослучайных чисел
SU554630A1 (ru) Цифровое устройство слежени за задержкой псевдослучайных последовательностей
RU2019845C1 (ru) Статистический анализатор
SU922765A1 (ru) Устройство дл определени законов распределени веро тностей
SU1259494A1 (ru) Преобразователь кодов
SU1720165A1 (ru) Устройство дл приема дискретных сигналов в каналах с пам тью
SU702534A1 (ru) Устройство синхронизации м-последовательности с инверсной модул цией
SU1504803A1 (ru) Формирователь к-ичиых кодов
SU738186A1 (ru) Устройство поиска д-последовательности
SU1012253A1 (ru) Генератор псевдослучайных последовательностей
SU1116426A1 (ru) Устройство дл поиска чисел в заданном диапазоне
SU1013952A1 (ru) Цифровой умножитель частоты следовани импульсов
SU1338093A1 (ru) Устройство слежени за задержкой кодовой последовательности
SU822348A1 (ru) Преобразователь код-временной интервал
SU1191909A1 (ru) Конвейерное устройство дл потенцировани массивов двоичных чисел
SU319941A1 (ru) А. Д. ПОДЛИННОЕ и В. В. Шкир тов
SU590822A1 (ru) Устройство дл передачи информации
SU945958A1 (ru) Генератор рекуррентной последовательности импульсов с самоконтролем
SU1172052A1 (ru) Устройство дл синхронизации по циклам
SU1001097A1 (ru) Генератор псевдослучайных чисел
SU1277387A2 (ru) Делитель частоты следовани импульсов
SU1550512A1 (ru) Устройство дл вычислени квадрата и квадратного корн
SU1387174A1 (ru) Цифровой фильтр