[go: up one dir, main page]

KR970023370A - 기준전류 발생회로 - Google Patents

기준전류 발생회로 Download PDF

Info

Publication number
KR970023370A
KR970023370A KR1019960045182A KR19960045182A KR970023370A KR 970023370 A KR970023370 A KR 970023370A KR 1019960045182 A KR1019960045182 A KR 1019960045182A KR 19960045182 A KR19960045182 A KR 19960045182A KR 970023370 A KR970023370 A KR 970023370A
Authority
KR
South Korea
Prior art keywords
voltage
output
ladder resistor
generating circuit
circuit
Prior art date
Application number
KR1019960045182A
Other languages
English (en)
Other versions
KR100225825B1 (ko
Inventor
키요시 칸노
Original Assignee
가네꼬 히사시
닛폰 덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛폰 덴키 가부시키가이샤 filed Critical 가네꼬 히사시
Publication of KR970023370A publication Critical patent/KR970023370A/ko
Application granted granted Critical
Publication of KR100225825B1 publication Critical patent/KR100225825B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is DC
    • G05F3/10—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/262—Current mirrors using field-effect transistors only
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is DC
    • G05F3/10—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • G05F3/242—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Control Of Electrical Variables (AREA)
  • Control Of Voltage And Current In General (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)
  • Amplifiers (AREA)

Abstract

본 발명은 정밀도가 좋고 안정한 정전류를 발생하여 장치 비용을 감소할 수 있는 기준전류 발생회로의 제공을 목적으로 하고, 이를 해결하기 위해 본 발명은 기준전압 발생회로(1)에서 출력된 전압을 래더저항(2)으로 분압하고, 그 분압된 몇장소의 전압은, 복수개의 스위치를 가지는 제어회로(3)에 입력되고, 제어회로(3)는 스위치를 전환하는 것으로 입력된 전압중의 하나를 NMOS 트랜지스터(4)의 게이트측에 선택적으로 출력한다. NMOS 트랜지스터(4)의 드레인에 나타나는 전류를 출력전류(IREF)로 할 때, 제어회로(3)의 스위치를 전환하여, NMOS 트랜지스터(4)의 게이트전압을 조정함에 의해 전류(IREF)를 소정의 값으로 한다.

Description

기준전류 발생회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 1실시형태와 관계되는 기준전류 발생회로의 구성을 나타내는 도면,
제2도는 본 발명의 1실시형태와 관계되는 기준전류 발생회로의 상세한 구성의 일례를 나타내는 도면,
제3도는 본 발명의 1실시형태에 관계되는 기준전류 발생회로의 상세한 구성의 변형예를 나타내는 도면.

Claims (10)

  1. 기준전압을 발생하는 기준전압 발생회로와, 상기 기준전압 발생회로의 출력전압을 분압하는 래더저항과, 상기 래더자항의 미리 정한 소정수의 탭에 접속되어 상기 기준전압 발생회로의 출력전압을 분압하여 형성되는 탭전압을 입력으로 하여 선택된 소정의 전압을 출력하도록 제어하는 제어회로와, 상기 제어회로의 출력전압을 게이트에 입력하고, 소스가 하나의 전원단자에 접속되고, 드레인에 흐르는 전류가 출력전류로서 인출되는 MOS 트랜지스터를 구비한 것을 특징으로 하는 기준전류 발생회로.
  2. 제1항에 있어서, 상기 제어회로가, 상기 래더저항의 상기 탭과 상기 MOS 트랜지스터의 게이트의 사이에 설치된 복수의 스위치용 트랜지스터로 이루어지고, 상기 MOS 트랜지스터의 게이트에 인가하는 전압에 따라서 상기 복수의 스위치용 트랜지스터의 도통상태를 선택적으로 제어하여 상기 래더저항의 하나의 탭전압을 상기 MOS 트랜지스터의 게이트로 공급하도록 구성된 것을 특징으로 하는 기준전류 발생회로.
  3. 제2항에 있어서, 상기 복수의 스위치용 트랜지스터가, 상기 래더저항의 상기 탭과 상기 MOS 트랜지스터의 게이트의 사이에 트리구조상으로 설치된 것을 특징으로 하는 기준전류 발생회로.
  4. 제1항 또는 제2항에 있어서, 상기 기준전압 발생회로에서 상기 기준전압의 전압트리밍용으로 구비된 래더저항을, 상기 기준전압 발생회로의 출력전압을 분압하기 위한 상기 래더저항으로서 공유하여 형성되는 것을 특징으로 하는 기준전류 발생회로.
  5. 기준전압을 발생하는 기준전압 발생회로와, 한쪽끝이 상기 기준전압 발생회로의 출력단자에 접속되고 다른쪽끝이 제1의 전원단자에 접속되어 상기 기준전압 발생회로에서의 출력전압을 분압하는 래더저항과, 상기 래더저항의 미리 정한 소정수의 탭에 접속되어 상기 래더저항으로 분압된 상기 탭의 전위를 입력으로 하여 소정의 전압을 출력하도록 제어하는 제어회로와, 소스측이 상기 제1의 전원단자에 접속되고, 상기 제어회로의 출력전압을 게이트에 입력하여, 드레인에 흐르는 전류가 출력전류로서 인출되는 NMOS 트랜지스터를 구비한 것을 특징으로 하는 기준전류 발생회로.
  6. 기준전압을 발생하는 기준전압 발생회로와, 한쪽끝이 상기 기준전압 발생회로의 출력단자에 접속되고 다른쪽끝이 제1의 전원단자에 접속되어 상기 기준전압 발생회로에서의 출력전압을 분압하는 래더저항과, 상기 래더저항의 미리 정한 소정수의 탭에 접속되어 상기 래더저항으로 분압된 상기 탭의 전위를 입력으로 하여 소정의 전압을 출력하도록 제어하는 제어회로와, 소스측이 제2의 전원단자에 접속되고, 상기 제어회로의 출력전압을 게이트에 입력하여, 드레인에 흐르는 전류가 출력전류로서 인출되는 PMOS 트랜지스터를 구비한 것을 특징으로 하는 기준전류 발생회로.
  7. 제5항에 있어서, 상기 제어회로가, 상기 래더저항의 상기 탭과 상기 NMOS 트랜지스터의 게이트단자의 사이에 있어서 트리구조형상으로 설치되고, 제어입력신호에 의해 온/오프가 제어되는 복수의 NMOS 트랜지스터를 구비하는 것을 특징으로 하는 기준전류 발생회로.
  8. 제6항에 있어서, 상기 제어회로가, 상기 래더저항의 상기 탭과 상기 NMOS 트랜지스터의 게이트단자와의 사이에 있어서 트리구조형상으로 설치되고, 제어입력신호에 의해 온/오프가 제어되는 복수의 NMOS 트랜지스터를 구비하는 것을 특징으로 하는 기준전류 발생회로.
  9. 제4항에 있어서, 상기 기준전압 발생회로가, 비반전입력 말단에 소정의 전위가 인가되고, 출력말단이 상기 래더저항의 한쪽끝에 접속되고, 상기 래더저항의 소정의 분압전위를 반전입력 말단에 귀환입력하여 형성되는 차동증폭기를 포함하는 것을 특징으로 하는 기준전류 발생회로.
  10. 제1항에 있어서, 상기 MOS 트랜지스터의 드레인을 전류 미러회로의 입력말단에 접속하고, 당해 전류 미러회로의 출력 말단으로부터 출력전류를 인출하도록 구성한 것을 특징으로 하는 기준전류 발생회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960045182A 1995-10-11 1996-10-11 기준 전류 발생 회로 KR100225825B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP7289318A JP2917877B2 (ja) 1995-10-11 1995-10-11 基準電流発生回路
JP95-289318 1995-10-11

Publications (2)

Publication Number Publication Date
KR970023370A true KR970023370A (ko) 1997-05-30
KR100225825B1 KR100225825B1 (ko) 1999-10-15

Family

ID=17741645

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960045182A KR100225825B1 (ko) 1995-10-11 1996-10-11 기준 전류 발생 회로

Country Status (5)

Country Link
US (1) US6377113B1 (ko)
EP (1) EP0768593A3 (ko)
JP (1) JP2917877B2 (ko)
KR (1) KR100225825B1 (ko)
TW (1) TW371372B (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002354195A (ja) * 2001-05-29 2002-12-06 Hamamatsu Photonics Kk 信号処理回路および固体撮像装置
JP3903770B2 (ja) * 2001-11-08 2007-04-11 日本電気株式会社 データ線駆動回路
KR100543318B1 (ko) * 2002-10-07 2006-01-20 주식회사 하이닉스반도체 부스팅 전압 제어회로
US6891357B2 (en) * 2003-04-17 2005-05-10 International Business Machines Corporation Reference current generation system and method
US7061304B2 (en) * 2004-01-28 2006-06-13 International Business Machines Corporation Fuse latch with compensated programmable resistive trip point
JP4385811B2 (ja) * 2004-03-24 2009-12-16 株式会社デンソー 定電流回路
US8106862B2 (en) * 2004-05-19 2012-01-31 Sharp Kabushiki Kaisha Liquid crystal display device for reducing influence of voltage drop in time-division driving, method for driving the same, liquid crystal television having the same and liquid crystal monitor having the same
US7296247B1 (en) * 2004-08-17 2007-11-13 Xilinx, Inc. Method and apparatus to improve pass transistor performance
KR100775057B1 (ko) 2004-12-13 2007-11-08 삼성전자주식회사 트랜지스터 정합 특성이 향상된 데이터 드라이브 집적회로를 구비한 디스플레이 장치
JP4848689B2 (ja) * 2005-07-11 2011-12-28 セイコーエプソン株式会社 半導体集積回路
JP2007226627A (ja) * 2006-02-24 2007-09-06 Seiko Instruments Inc ボルテージレギュレータ
JP5088031B2 (ja) * 2007-08-01 2012-12-05 富士電機株式会社 定電流・定電圧回路
JP5318676B2 (ja) * 2009-06-25 2013-10-16 ルネサスエレクトロニクス株式会社 半導体装置
JP2011015259A (ja) * 2009-07-03 2011-01-20 Renesas Electronics Corp 半導体集積回路装置およびその試験方法
JP2011053957A (ja) 2009-09-02 2011-03-17 Toshiba Corp 参照電流生成回路
KR101389620B1 (ko) * 2011-10-28 2014-04-29 에스케이하이닉스 주식회사 멀티 레귤레이터 회로 및 이를 구비한 집적회로
JP6232925B2 (ja) * 2013-10-28 2017-11-22 富士電機株式会社 入力回路
US9252713B2 (en) 2014-02-27 2016-02-02 Qualcomm Incorporated Bias circuits and methods for stacked devices
CN107742498B (zh) * 2017-11-24 2021-02-09 京东方科技集团股份有限公司 参考电压电路、参考电压提供模组和显示装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5463662A (en) * 1977-10-28 1979-05-22 Nec Corp Current supply circuit
US4198622A (en) * 1978-02-21 1980-04-15 National Semiconductor Corporation Double digital-to-analog converter
US4354175A (en) * 1980-05-01 1982-10-12 Mostek Corporation Analog/digital converter utilizing a single column of analog switches
US4331913A (en) * 1980-10-02 1982-05-25 Bell Telephone Laboratories, Incorporated Precision negative impedance circuit with calibration
JPS5966725A (ja) * 1982-10-07 1984-04-16 Nippon Denso Co Ltd 定電流回路
JPS6331224A (ja) 1986-07-24 1988-02-09 Fuji Electric Co Ltd Ａ／ｄ変換サンプル値の精度改善方式
JPH02145012A (ja) * 1988-11-26 1990-06-04 Nec Corp 基準電圧トリミング回路
JPH03172906A (ja) * 1989-12-01 1991-07-26 Hitachi Ltd トリミング回路
JP3365804B2 (ja) * 1993-01-12 2003-01-14 株式会社日立製作所 通信回線駆動回路、及びインタフェース用ｌｓｉ、並びに通信端末装置
JPH06243678A (ja) * 1993-02-19 1994-09-02 Hitachi Ltd ダイナミック型ｒａｍとそのプレート電圧設定方法及び情報処理システム
JP3156447B2 (ja) * 1993-06-17 2001-04-16 富士通株式会社 半導体集積回路
JPH07170188A (ja) 1993-12-14 1995-07-04 Yamaha Corp Ｄａコンバータ回路
US5568084A (en) * 1994-12-16 1996-10-22 Sgs-Thomson Microelectronics, Inc. Circuit for providing a compensated bias voltage
US5640122A (en) * 1994-12-16 1997-06-17 Sgs-Thomson Microelectronics, Inc. Circuit for providing a bias voltage compensated for p-channel transistor variations
US5504447A (en) * 1995-06-07 1996-04-02 United Memories Inc. Transistor programmable divider circuit

Also Published As

Publication number Publication date
EP0768593A3 (en) 1998-01-21
KR100225825B1 (ko) 1999-10-15
US6377113B1 (en) 2002-04-23
TW371372B (en) 1999-10-01
EP0768593A2 (en) 1997-04-16
JPH09106316A (ja) 1997-04-22
JP2917877B2 (ja) 1999-07-12

Similar Documents

Publication Publication Date Title
KR970023370A (ko) 기준전류 발생회로
US6922321B2 (en) Overcurrent limitation circuit
KR960706714A (ko) 고 차동 임피던스 및 저 일반 모드 임피던스를 갖는 차동 증폭기(differential amplifier with high differential and low common mode impedance)
KR950006849A (ko) 기준 전압 발생 회로
KR880001113A (ko) 스위칭 가능한 부하 임피던스를 지닌 ecl 게이트
KR930009245A (ko) 리셋기능을 가지는 고속 임계치(문턱값) 교차 검출기
KR920000177A (ko) 반도체 집적회로장치
US5235218A (en) Switching constant current source circuit
KR920017239A (ko) 기판의 바이어스전압 발생기용 조정회로
US5510750A (en) Bias circuit for providing a stable output current
KR930020847A (ko) 기준전류 발생회로
KR940023028A (ko) 금속 산화물 반도체(mos) 트랜지스터를 이용한 전압/전류 변환 회로
KR920007320A (ko) 정전류회로 및 이 회로에 의해 제어되는 발진회로
KR950016002A (ko) 3치 입력 버퍼 회로
KR100223849B1 (ko) 반도체 메모리장치
KR960039637A (ko) 집적 버퍼회로
EP1079293A1 (en) Current reference circuit
KR970029748A (ko) 반도체 장치의 기준전압 발생회로
KR910008842A (ko) 레벨 변환기의 속도제어 회로
KR900007190A (ko) Cmos 호환성 밴드갭 기준전압 제공회로 및 그 방법
KR880012012A (ko) 논리회로
KR940017169A (ko) 베이스 전류 보상용 회로를 갖는 정전류 절환용 회로
JPH10276076A (ja) 半導体回路
KR100239593B1 (ko) 레벨 조정이 가능한 전류공급회로
KR0141959B1 (ko) 1/2 Vcc 전압 발생 회로

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19961011

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19961011

Comment text: Request for Examination of Application

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19990429

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19990722

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19990723

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20020709

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20020709

Start annual number: 4

End annual number: 4

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20040410