JP2917877B2 - 基準電流発生回路 - Google Patents
基準電流発生回路Info
- Publication number
- JP2917877B2 JP2917877B2 JP7289318A JP28931895A JP2917877B2 JP 2917877 B2 JP2917877 B2 JP 2917877B2 JP 7289318 A JP7289318 A JP 7289318A JP 28931895 A JP28931895 A JP 28931895A JP 2917877 B2 JP2917877 B2 JP 2917877B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- ladder resistor
- reference voltage
- generating circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000009966 trimming Methods 0.000 claims description 9
- 239000000284 extract Substances 0.000 claims 1
- 238000005065 mining Methods 0.000 claims 1
- 101100343585 Arabidopsis thaliana LNG1 gene Proteins 0.000 description 8
- 101150110861 TRM2 gene Proteins 0.000 description 8
- 108010086600 N(2),N(2)-dimethylguanosine-26-methyltransferase Proteins 0.000 description 7
- 102100034541 tRNA (guanine(26)-N(2))-dimethyltransferase Human genes 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 101000806846 Homo sapiens DNA-(apurinic or apyrimidinic site) endonuclease Proteins 0.000 description 4
- 101000835083 Homo sapiens Tissue factor pathway inhibitor 2 Proteins 0.000 description 4
- 102100026134 Tissue factor pathway inhibitor 2 Human genes 0.000 description 4
- 230000008859 change Effects 0.000 description 4
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 238000013459 approach Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 101100261339 Caenorhabditis elegans trm-1 gene Proteins 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is DC
- G05F3/10—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
- G05F3/262—Current mirrors using field-effect transistors only
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is DC
- G05F3/10—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/24—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
- G05F3/242—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Control Of Electrical Variables (AREA)
- Control Of Voltage And Current In General (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Amplifiers (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は基準電流発生回路に
関し、ＭＯＳ型半導体集積回路化に好適な回路構成を持
つ基準電流発生回路に関する。
関し、ＭＯＳ型半導体集積回路化に好適な回路構成を持
つ基準電流発生回路に関する。
【０００２】
【従来の技術】従来、この種の基準電流発生回路とし
て、例えば特開昭５９−６６７２５号公報には、図４に
示すような基準電流発生回路（定電流回路）が提案され
ている。
て、例えば特開昭５９−６６７２５号公報には、図４に
示すような基準電流発生回路（定電流回路）が提案され
ている。
【０００３】図４を参照して、上記公報記載の従来の定
電流回路を説明する。図４において、１１は差動増幅
器、１２はＮＭＯＳトランジスタ、１３は抵抗値Ｒ0か
らなる定電流発生用基準抵抗をそれぞれ示す。差動増幅
器１１の反転入力端子（−入力端子）と、ＮＭＯＳトラ
ンジスタ１２のソース側と、抵抗１３の一端は節点ａに
て共通に接続されており、抵抗１３の他端は電源Ｖ
SS（−電源）に接続されている。
電流回路を説明する。図４において、１１は差動増幅
器、１２はＮＭＯＳトランジスタ、１３は抵抗値Ｒ0か
らなる定電流発生用基準抵抗をそれぞれ示す。差動増幅
器１１の反転入力端子（−入力端子）と、ＮＭＯＳトラ
ンジスタ１２のソース側と、抵抗１３の一端は節点ａに
て共通に接続されており、抵抗１３の他端は電源Ｖ
SS（−電源）に接続されている。
【０００４】次に、図４に示す従来の定電流回路の動作
について説明する。
について説明する。
【０００５】差動増幅器１１の非反転入力端子（＋入力
端子）にＶ0なる基準電圧が与えられているとすると、
節点ａの電位は負帰還作用によりＶ0となり、定電流出
力ＯＵＴ２を流れる電流Ｉ0は、Ｉ0＝Ｖ0／Ｒ0となる。
端子）にＶ0なる基準電圧が与えられているとすると、
節点ａの電位は負帰還作用によりＶ0となり、定電流出
力ＯＵＴ２を流れる電流Ｉ0は、Ｉ0＝Ｖ0／Ｒ0となる。
【０００６】この方式の定電流回路においては、電流値
Ｉ0は基準電圧値Ｖ0と定電流発生用基準抵抗の抵抗値Ｒ
0によって決まるため、比較的容易に定電流値を設定す
ることが可能となる。
Ｉ0は基準電圧値Ｖ0と定電流発生用基準抵抗の抵抗値Ｒ
0によって決まるため、比較的容易に定電流値を設定す
ることが可能となる。
【０００７】
【発明が解決しようとする課題】一般に、半導体製造工
程においては、プロセス変動や周囲温度変化等により、
ＭＯＳトランジスタのしきい値電圧ＶT、トランジスタ
の特性や拡散抵抗の値等に大きなバラツキが生じる。
程においては、プロセス変動や周囲温度変化等により、
ＭＯＳトランジスタのしきい値電圧ＶT、トランジスタ
の特性や拡散抵抗の値等に大きなバラツキが生じる。
【０００８】図４を参照して説明した上記従来の基準電
流発生回路において、精度の良い基準電流特性を得るた
めには、定電流発生用基準抵抗Ｒ0は外付けとすること
が必要とされ、このため従来の基準電流発生回路は部品
点数の増加をもたらし不利である。
流発生回路において、精度の良い基準電流特性を得るた
めには、定電流発生用基準抵抗Ｒ0は外付けとすること
が必要とされ、このため従来の基準電流発生回路は部品
点数の増加をもたらし不利である。
【０００９】また、精度の高い抵抗は高価であり、上記
従来の基準電流発生回路において、高精度の基準電流を
得る場合、コスト増が避けられない。
従来の基準電流発生回路において、高精度の基準電流を
得る場合、コスト増が避けられない。
【００１０】さらに、上記従来の基準電流発生回路にお
いては、外付抵抗用の出力端子を設けなければならない
ため、出力端子の増加という問題がある。
いては、外付抵抗用の出力端子を設けなければならない
ため、出力端子の増加という問題がある。
【００１１】仮りに、上記従来の基準電流発生回路の定
電流発生用基準抵抗として、外付抵抗の代わりに、拡散
抵抗を用いてＩＣ内に抵抗を構成したとしても、既に述
べたように、拡散抵抗は温度変化によるバラツキが大き
いため、単純に抵抗をＩＣ内に構成するだけでは精度の
良い基準電流発生回路を実現することができないという
問題がある。
電流発生用基準抵抗として、外付抵抗の代わりに、拡散
抵抗を用いてＩＣ内に抵抗を構成したとしても、既に述
べたように、拡散抵抗は温度変化によるバラツキが大き
いため、単純に抵抗をＩＣ内に構成するだけでは精度の
良い基準電流発生回路を実現することができないという
問題がある。
【００１２】従って、本発明は、上記従来技術の問題点
を解消し、しきい値電圧ＶTのバラツキや温度変化に対
して精度の良い安定した基準電流を発生可能とし、集積
化に好適であり実装コストの低減を達成する基準電流発
生回路を提供することを目的とする。
を解消し、しきい値電圧ＶTのバラツキや温度変化に対
して精度の良い安定した基準電流を発生可能とし、集積
化に好適であり実装コストの低減を達成する基準電流発
生回路を提供することを目的とする。
【００１３】
【課題を解決するための手段】前記目的を達成するた
め、本発明は、基準電圧の電圧トリミング用のラダー抵
抗を有し基準電圧を発生する基準電圧発生回路と、前記
基準電圧発生回路の出力電圧を分圧するラダー抵抗と、
前記ラダー抵抗の予め定めた所定数のタップに接続され
前記基準電圧発生回路の出力電圧を分圧してなるタップ
電圧を入力とし選択された所定の電圧を出力するように
制御する制御回路と、前記制御回路の出力電圧をゲート
に入力し、ソースが一の電源端子に接続され、ドレイン
に流れる電流が出力電流として取り出されるＭＯＳトラ
ンジスタと、を備え、前記基準電圧発生回路における基
準電圧のトリミング用に備えられた前記ラダー抵抗を前
記基準電圧発生回路の出力電圧を分圧するための前記ラ
ダー抵抗として共有してなる、ことを特徴とする基準電
流発生回路を提供する。
め、本発明は、基準電圧の電圧トリミング用のラダー抵
抗を有し基準電圧を発生する基準電圧発生回路と、前記
基準電圧発生回路の出力電圧を分圧するラダー抵抗と、
前記ラダー抵抗の予め定めた所定数のタップに接続され
前記基準電圧発生回路の出力電圧を分圧してなるタップ
電圧を入力とし選択された所定の電圧を出力するように
制御する制御回路と、前記制御回路の出力電圧をゲート
に入力し、ソースが一の電源端子に接続され、ドレイン
に流れる電流が出力電流として取り出されるＭＯＳトラ
ンジスタと、を備え、前記基準電圧発生回路における基
準電圧のトリミング用に備えられた前記ラダー抵抗を前
記基準電圧発生回路の出力電圧を分圧するための前記ラ
ダー抵抗として共有してなる、ことを特徴とする基準電
流発生回路を提供する。
【００１４】本発明によれば、基準電圧発生回路の出力
電圧を分圧するラダー抵抗で分圧された数カ所の電圧を
入力とし所定の電圧を出力する制御回路を介してＭＯＳ
トランジスタのゲート電圧を切り替えて所望の定電流を
発生させるように構成したことにより、製造プロセスに
よるＭＯＳトランジスタのしきい値電圧ＶTのバラツキ
及び／又は温度変化に対して、精度の良い安定した定電
流回路を実現することができると共に、前記従来例で必
要とされた定電流発生用基準抵抗等の外付け部品を不要
とし、集積回路化に好適とされ、コストの低減を達成す
る。
電圧を分圧するラダー抵抗で分圧された数カ所の電圧を
入力とし所定の電圧を出力する制御回路を介してＭＯＳ
トランジスタのゲート電圧を切り替えて所望の定電流を
発生させるように構成したことにより、製造プロセスに
よるＭＯＳトランジスタのしきい値電圧ＶTのバラツキ
及び／又は温度変化に対して、精度の良い安定した定電
流回路を実現することができると共に、前記従来例で必
要とされた定電流発生用基準抵抗等の外付け部品を不要
とし、集積回路化に好適とされ、コストの低減を達成す
る。
【００１５】
【発明の実施の形態】本発明の実施の形態を図面を参照
して以下に説明する。
して以下に説明する。
【００１６】図１は、本発明の一実施形態に係る基準電
流発生回路の構成を示す図である。
流発生回路の構成を示す図である。
【００１７】図１を参照して、本実施形態は、基準電圧
ＶREFを発生する基準電圧発生回路１、基準電圧発生回
路１からの出力電圧ＶREFを分圧するラダー抵抗（「抵
抗ストリング」ともいう）２、ラダー抵抗２で分圧され
た数カ所の電圧を入力とし所定の電圧を出力する制御回
路３、制御回路３の出力電圧をゲート電圧とするＮＭＯ
Ｓトランジスタ４、から構成されている。
ＶREFを発生する基準電圧発生回路１、基準電圧発生回
路１からの出力電圧ＶREFを分圧するラダー抵抗（「抵
抗ストリング」ともいう）２、ラダー抵抗２で分圧され
た数カ所の電圧を入力とし所定の電圧を出力する制御回
路３、制御回路３の出力電圧をゲート電圧とするＮＭＯ
Ｓトランジスタ４、から構成されている。
【００１８】ラダー抵抗２は、一端から他端までの間で
分割されており、その一端が基準電圧発生回路１の出力
端子に接続され、他端は低電位側電源端子ＶSSに接続さ
れている。
分割されており、その一端が基準電圧発生回路１の出力
端子に接続され、他端は低電位側電源端子ＶSSに接続さ
れている。
【００１９】制御回路３は、一端がラダー抵抗２の所定
のタップにそれぞれ接続され、他端がＮＭＯＳトランジ
スタ４のゲート電極に共通に接続されてなる複数のスイ
ッチＳＷ1からＳＷxからなる。
のタップにそれぞれ接続され、他端がＮＭＯＳトランジ
スタ４のゲート電極に共通に接続されてなる複数のスイ
ッチＳＷ1からＳＷxからなる。
【００２０】ＮＭＯＳトランジスタ４は、ゲートが制御
回路３の出力端子に接続され、ドレイン側が出力端子Ｏ
ＵＴに接続され、ソース側が低電位側電源端子ＶSSに接
続されている。
回路３の出力端子に接続され、ドレイン側が出力端子Ｏ
ＵＴに接続され、ソース側が低電位側電源端子ＶSSに接
続されている。
【００２１】次に、図１に示す本実施形態に係る基準電
流回路の動作について説明する。
流回路の動作について説明する。
【００２２】基準電圧発生回路１より基準電圧ＶREFが
出力される。このとき、ラダー抵抗２がｎ等分割（本実
施形態においては、分割数ｎはｎ＝４、５、６、…等の
所定数）されているものとすると、ラダー抵抗２の複数
のタップと制御回路３のスイッチの接続点の電位は、基
準電圧発生回路１の出力端子側から順に（スイッチＳＷ
1側から順に）、（（ｎ−３）／ｎ）×ＶREF、（（ｎ−
４）／ｎ）×ＶREF、（（ｎ−５）／ｎ）×ＶREF、…、
となる。
出力される。このとき、ラダー抵抗２がｎ等分割（本実
施形態においては、分割数ｎはｎ＝４、５、６、…等の
所定数）されているものとすると、ラダー抵抗２の複数
のタップと制御回路３のスイッチの接続点の電位は、基
準電圧発生回路１の出力端子側から順に（スイッチＳＷ
1側から順に）、（（ｎ−３）／ｎ）×ＶREF、（（ｎ−
４）／ｎ）×ＶREF、（（ｎ−５）／ｎ）×ＶREF、…、
となる。
【００２３】制御回路３のスイッチＳＷ1〜ＳＷxの一つ
をオンさせると、オン状態とされたスイッチとラダー抵
抗２との接続点の電圧が制御回路３より出力される。
をオンさせると、オン状態とされたスイッチとラダー抵
抗２との接続点の電圧が制御回路３より出力される。
【００２４】制御回路３の出力電圧値をＶGとすると、
ＶGはＮＭＯＳトランジスタ４のゲート電圧となり、Ｎ
ＭＯＳトランジスタ４が飽和領域にあればＮＭＯＳトラ
ンジスタ４のドレイン電流ＩREFは次式で表される。
ＶGはＮＭＯＳトランジスタ４のゲート電圧となり、Ｎ
ＭＯＳトランジスタ４が飽和領域にあればＮＭＯＳトラ
ンジスタ４のドレイン電流ＩREFは次式で表される。
【００２５】 ＩREF＝Ｋ（ＶG−ＶSS−ＶT）2 …（１）
【００２６】上式（１）において、Ｋはトランスコンダ
クタンス係数、ＶGはゲート電圧、ＶTはＮＭＯＳトラン
ジスタのしきい値電圧、ＶSSはＮＭＯＳトランジスタの
ソース電位である低電位側電源電圧をそれぞれ表わして
いる。
クタンス係数、ＶGはゲート電圧、ＶTはＮＭＯＳトラン
ジスタのしきい値電圧、ＶSSはＮＭＯＳトランジスタの
ソース電位である低電位側電源電圧をそれぞれ表わして
いる。
【００２７】ここで、Ｋは次式（２）にて表される。
【００２８】 Ｋ＝（１／２）μＣox（Ｗ／Ｌ） …（２）
【００２９】上式（２）において、μはチャネルでのキ
ャリア移動度、Ｃoxは単位面積当たりのゲート酸化膜容
量、Ｗはチャネル幅、Ｌはチャネル長をそれぞれ示して
いる。
ャリア移動度、Ｃoxは単位面積当たりのゲート酸化膜容
量、Ｗはチャネル幅、Ｌはチャネル長をそれぞれ示して
いる。
【００３０】本実施形態においては、ＮＭＯＳトランジ
スタのしきい値電圧ＶT等のバラツキにより電流ＩREFの
値が所定の値にならない場合には、制御回路３において
オンさせるスイッチを切り替えて、制御回路３の出力電
圧ＶGを調整することにより所定の電流ＩREFを得てい
る。
スタのしきい値電圧ＶT等のバラツキにより電流ＩREFの
値が所定の値にならない場合には、制御回路３において
オンさせるスイッチを切り替えて、制御回路３の出力電
圧ＶGを調整することにより所定の電流ＩREFを得てい
る。
【００３１】図２は、図１の詳細な回路構成の一例を示
す図である。図２において、基準電圧発生回路１は、例
えば、内部にオフセット電圧Ｖｏｓを有する差動アンプ
1-1と、等分割されたラダー抵抗２で正相（非反転型）
増幅器を構成し、その出力電圧を基準電圧として利用す
る。
す図である。図２において、基準電圧発生回路１は、例
えば、内部にオフセット電圧Ｖｏｓを有する差動アンプ
1-1と、等分割されたラダー抵抗２で正相（非反転型）
増幅器を構成し、その出力電圧を基準電圧として利用す
る。
【００３２】差動アンプ1-1の反転入力端子（−入力端
子）は、ラダー抵抗２の一部と接続されている。
子）は、ラダー抵抗２の一部と接続されている。
【００３３】ラダー抵抗２は一端が差動アンプ1-1の出
力端子と節点Ａで接続され、他端は低電位側電源端子Ｖ
SSに接続されている。なお、正相型増幅器において、差
動アンプ1-1の反転入力端子に接続されるラダー抵抗２
の電位（Ｒ2／（Ｒ1＋Ｒ2）×ＶA、但し、Ｒ1は差動ア
ンプ1-1の出力端子Ａと、差動アンプ1-1の反転入力端子
とラダー抵抗２との接続点の間のラダー抵抗２の抵抗
値、Ｒ2は該接続点と低電位側電源端子ＶSSとの間のラ
ダー抵抗２の抵抗値を示すものとする）は、基本的にオ
フセット電圧Ｖｏｓ（非反転入力端子電圧）と等しく、
ラダー抵抗２の分圧電位により差動アンプ1-1の出力電
圧（ＶA＝（（Ｒ1＋Ｒ2）／Ｒ2）×Ｖｏｓ）が調整され
る。
力端子と節点Ａで接続され、他端は低電位側電源端子Ｖ
SSに接続されている。なお、正相型増幅器において、差
動アンプ1-1の反転入力端子に接続されるラダー抵抗２
の電位（Ｒ2／（Ｒ1＋Ｒ2）×ＶA、但し、Ｒ1は差動ア
ンプ1-1の出力端子Ａと、差動アンプ1-1の反転入力端子
とラダー抵抗２との接続点の間のラダー抵抗２の抵抗
値、Ｒ2は該接続点と低電位側電源端子ＶSSとの間のラ
ダー抵抗２の抵抗値を示すものとする）は、基本的にオ
フセット電圧Ｖｏｓ（非反転入力端子電圧）と等しく、
ラダー抵抗２の分圧電位により差動アンプ1-1の出力電
圧（ＶA＝（（Ｒ1＋Ｒ2）／Ｒ2）×Ｖｏｓ）が調整され
る。
【００３４】図２に示すように、本実施形態において
は、基準電圧を分圧するためのラダー抵抗を別途設ける
ことなく、基準電圧発生回路１内で電圧トリミング用に
設けられているラダー抵抗を共有している。すなわち、
ラダー抵抗２で基準電圧が抵抗分圧された電圧は、基準
電圧値を一定にするための電圧トリミングに用いられる
と共に、制御回路３の入力電圧にもなる。
は、基準電圧を分圧するためのラダー抵抗を別途設ける
ことなく、基準電圧発生回路１内で電圧トリミング用に
設けられているラダー抵抗を共有している。すなわち、
ラダー抵抗２で基準電圧が抵抗分圧された電圧は、基準
電圧値を一定にするための電圧トリミングに用いられる
と共に、制御回路３の入力電圧にもなる。
【００３５】また、本実施形態においてはラダー抵抗２
は５つに等分割されており、そのうちの４点（節点Ｂ、
節点Ｃ、節点Ｄ、及び節点Ｅ）の電圧が制御回路３の入
力電圧になる。
は５つに等分割されており、そのうちの４点（節点Ｂ、
節点Ｃ、節点Ｄ、及び節点Ｅ）の電圧が制御回路３の入
力電圧になる。
【００３６】制御回路３は、制御信号入力端子ＴＲＭ
１、ＴＲＭ２と、インバータ回路７、８と、トランスフ
ァゲート（パストランジスタ）として作用するＮＭＯＳ
トランジスタ１０ａ、１０ｂ、１０ｃ、１０ｄ、１０
ｅ、１０ｆから構成され、制御信号入力端子ＴＲＭ１、
ＴＲＭ２より入力される制御信号によって、トランスフ
ァゲートの導通／非導通を切替制御して節点Ｇに現れる
電圧値ＶGを切り替える。
１、ＴＲＭ２と、インバータ回路７、８と、トランスフ
ァゲート（パストランジスタ）として作用するＮＭＯＳ
トランジスタ１０ａ、１０ｂ、１０ｃ、１０ｄ、１０
ｅ、１０ｆから構成され、制御信号入力端子ＴＲＭ１、
ＴＲＭ２より入力される制御信号によって、トランスフ
ァゲートの導通／非導通を切替制御して節点Ｇに現れる
電圧値ＶGを切り替える。
【００３７】制御信号入力端子ＴＲＭ１は、ＮＭＯＳト
ランジスタ１０ｃ、１０ｄのゲート側に接続され、また
インバータ回路７を介してＮＭＯＳトランジスタ１０
ｅ、１０ｆのゲート側に接続されている。また、制御信
号入力端子ＴＲＭ２は、ＮＭＯＳトランジスタ１０ｂの
ゲート側に接続され、インバータ回路８を介してＮＭＯ
Ｓトランジスタ１０ａのゲート側に接続されている。
ランジスタ１０ｃ、１０ｄのゲート側に接続され、また
インバータ回路７を介してＮＭＯＳトランジスタ１０
ｅ、１０ｆのゲート側に接続されている。また、制御信
号入力端子ＴＲＭ２は、ＮＭＯＳトランジスタ１０ｂの
ゲート側に接続され、インバータ回路８を介してＮＭＯ
Ｓトランジスタ１０ａのゲート側に接続されている。
【００３８】ＮＭＯＳトランジスタ４のゲート電極（節
点Ｇ）とラダー抵抗２のタップとの間に接続されたＮＭ
ＯＳトランジスタ１０ａ〜１０ｆからなるスイッチ群は
ツリー（木）構造型に接続されている。すなわち、ラダ
ー抵抗２のＢ点、Ｃ点、Ｄ点、Ｅ点はそれぞれＮＭＯＳ
トランジスタ１０ｃ、１０ｅ、１０ｄ、１０ｆのソース
側に接続されている。また、ＮＭＯＳトランジスタ１０
ｃ、１０ｅのドレイン側とＮＭＯＳトランジスタ１０ａ
のソース側が接続され、またＮＭＯＳトランジスタ１０
ｄ、１０ｆのドレイン側とＮＭＯＳトランジスタ１０ｂ
のソース側が接続されている。そして、ＮＭＯＳトラン
ジスタ１０ａ、１０ｂのドレイン側とＮＭＯＳトランジ
スタ４のゲート側が点Ｇで接続されている。
点Ｇ）とラダー抵抗２のタップとの間に接続されたＮＭ
ＯＳトランジスタ１０ａ〜１０ｆからなるスイッチ群は
ツリー（木）構造型に接続されている。すなわち、ラダ
ー抵抗２のＢ点、Ｃ点、Ｄ点、Ｅ点はそれぞれＮＭＯＳ
トランジスタ１０ｃ、１０ｅ、１０ｄ、１０ｆのソース
側に接続されている。また、ＮＭＯＳトランジスタ１０
ｃ、１０ｅのドレイン側とＮＭＯＳトランジスタ１０ａ
のソース側が接続され、またＮＭＯＳトランジスタ１０
ｄ、１０ｆのドレイン側とＮＭＯＳトランジスタ１０ｂ
のソース側が接続されている。そして、ＮＭＯＳトラン
ジスタ１０ａ、１０ｂのドレイン側とＮＭＯＳトランジ
スタ４のゲート側が点Ｇで接続されている。
【００３９】ＮＭＯＳトランジスタ４は、ソース側が低
電位側電源端子ＶSSに接続されており、ドレイン側はＰ
ＭＯＳトランジスタ５のドレイン側と接続されている。
ＰＭＯＳトランジスタ５のドレインがゲートと接続され
てＰＭＯＳトランジスタ６のゲートに接続され、これら
のトランジスタは同一サイズとされ、カレントミラー回
路を構成している。
電位側電源端子ＶSSに接続されており、ドレイン側はＰ
ＭＯＳトランジスタ５のドレイン側と接続されている。
ＰＭＯＳトランジスタ５のドレインがゲートと接続され
てＰＭＯＳトランジスタ６のゲートに接続され、これら
のトランジスタは同一サイズとされ、カレントミラー回
路を構成している。
【００４０】制御回路３の出力電圧ＶGによりＮＭＯＳ
トランジスタ４の電流ＩREFの値が決まる。この電流Ｉ
REFは、高電位側電源端子ＶＤＤと、ＭＯＳトランジス
タ４のドレイン及び出力端子ＯＵＴ１の間に設けられた
ＰＭＯＳトランジスタ５、６から構成されるカレントミ
ラー回路に入力され、カレントミラー回路の出力端（Ｐ
ＭＯＳトランジスタ６のドレイン）からの出力電流Ｉ
REF1が出力端子ＯＵＴ１から取り出される。なお、カレ
ントミラー回路を構成するＰＭＯＳトランジスタ５、６
のサイズ等を調整して、出力端子ＯＵＴ１から出力され
る電流ＩREF1を、カレントミラー回路の入力端側の電流
（リファレンス電流）であるＮＭＯＳトランジスタ４の
ドレイン電流ＩREFの例えば所定倍等に設定するように
してもよいことは勿論である。
トランジスタ４の電流ＩREFの値が決まる。この電流Ｉ
REFは、高電位側電源端子ＶＤＤと、ＭＯＳトランジス
タ４のドレイン及び出力端子ＯＵＴ１の間に設けられた
ＰＭＯＳトランジスタ５、６から構成されるカレントミ
ラー回路に入力され、カレントミラー回路の出力端（Ｐ
ＭＯＳトランジスタ６のドレイン）からの出力電流Ｉ
REF1が出力端子ＯＵＴ１から取り出される。なお、カレ
ントミラー回路を構成するＰＭＯＳトランジスタ５、６
のサイズ等を調整して、出力端子ＯＵＴ１から出力され
る電流ＩREF1を、カレントミラー回路の入力端側の電流
（リファレンス電流）であるＮＭＯＳトランジスタ４の
ドレイン電流ＩREFの例えば所定倍等に設定するように
してもよいことは勿論である。
【００４１】図２に示す本実施形態に係る基準電流発生
回路の動作について具体的に説明する。
回路の動作について具体的に説明する。
【００４２】基準電圧発生回路１の出力端子である節点
Ａの電圧値をＶAとする。プロセス時のトランジスタの
しきい値電圧ＶTのバラツキにより、電圧値ＶAが所定の
値にならない場合は、抵抗分圧の比を調節する。
Ａの電圧値をＶAとする。プロセス時のトランジスタの
しきい値電圧ＶTのバラツキにより、電圧値ＶAが所定の
値にならない場合は、抵抗分圧の比を調節する。
【００４３】すなわち、差動アンプ1-1の反転入力端子
（−入力端子）とラダー抵抗２の接続点を調節すること
によって電圧値ＶAを所定の値にする。５つに等分割さ
れたラダー抵抗の１つの抵抗値をＲとすると、節点Ａの
電圧値がＶAであるから、節点Ｂ、節点Ｃ、節点Ｄ、節
点Ｅの各電圧値は次式（3-a）〜（3-d）で与えられる。
（−入力端子）とラダー抵抗２の接続点を調節すること
によって電圧値ＶAを所定の値にする。５つに等分割さ
れたラダー抵抗の１つの抵抗値をＲとすると、節点Ａの
電圧値がＶAであるから、節点Ｂ、節点Ｃ、節点Ｄ、節
点Ｅの各電圧値は次式（3-a）〜（3-d）で与えられる。
【００４４】 Ｂ点：（４Ｒ／５Ｒ）ＶA＝（４／５）ＶA …(3-a) Ｃ点：（３Ｒ／５Ｒ）ＶA＝（３／５）ＶA …(3-b) Ｄ点：（２Ｒ／５Ｒ）ＶA＝（２／５）ＶA …(3-c) Ｅ点：（１Ｒ／５Ｒ）ＶA＝（１／５）ＶA …(3-d)
【００４５】これより、たとえ温度変化等により拡散抵
抗の抵抗値Ｒにバラツキが生じても、各点（Ｂ点、Ｃ
点、Ｄ点、Ｅ点）の電圧値は抵抗比で決まるため、常に
一定の電圧値になる。なお、拡散抵抗の抵抗比（相対精
度）は、その絶対精度に比べてそのバラツキは極めて小
に設計可能とされる。
抗の抵抗値Ｒにバラツキが生じても、各点（Ｂ点、Ｃ
点、Ｄ点、Ｅ点）の電圧値は抵抗比で決まるため、常に
一定の電圧値になる。なお、拡散抵抗の抵抗比（相対精
度）は、その絶対精度に比べてそのバラツキは極めて小
に設計可能とされる。
【００４６】制御回路３において、通常、制御信号入力
端子ＴＲＭ１、ＴＲＭ２には制御信号として“Ｌ”レベ
ルが入力されている。この時、ＮＭＯＳトランジスタ１
０ｅ、１０ｆ、１０ａがオン状態とされ、ＮＭＯＳトラ
ンジスタ１０ｃ、１０ｄ、１０ｂはオフ状態とされるた
め、節点Ｃ（タップＣ）と、節点Ｇとが接続され、節点
Ｇには節点Ｃの電圧値（３／５）ＶAが出力される。
端子ＴＲＭ１、ＴＲＭ２には制御信号として“Ｌ”レベ
ルが入力されている。この時、ＮＭＯＳトランジスタ１
０ｅ、１０ｆ、１０ａがオン状態とされ、ＮＭＯＳトラ
ンジスタ１０ｃ、１０ｄ、１０ｂはオフ状態とされるた
め、節点Ｃ（タップＣ）と、節点Ｇとが接続され、節点
Ｇには節点Ｃの電圧値（３／５）ＶAが出力される。
【００４７】そして、節点Ｇの電圧ＶG（＝（３／５）
ＶA）がＮＭＯＳトランジスタ４のゲート電圧となり、
ＮＭＯＳトランジスタ４が飽和領域にあれば電流ＩREF
は次式（４）で表される。
ＶA）がＮＭＯＳトランジスタ４のゲート電圧となり、
ＮＭＯＳトランジスタ４が飽和領域にあれば電流ＩREF
は次式（４）で表される。
【００４８】 ＩREF＝Ｋ（ＶG−ＶSS−ＶT）2 …（４）
【００４９】ここで、ＮＭＯＳトランジスタのしきい値
電圧ＶTにバラツキが生じた場合、例えばしきい値電圧
が所望のしきい値電圧ＶTよりも高いしきい値電圧ＶT′
（ＶT′＞ＶT）となった場合、電流ＩREF′は次式
（５）で表される。
電圧ＶTにバラツキが生じた場合、例えばしきい値電圧
が所望のしきい値電圧ＶTよりも高いしきい値電圧ＶT′
（ＶT′＞ＶT）となった場合、電流ＩREF′は次式
（５）で表される。
【００５０】
【数１】
【００５１】この電流ＩREF′を所定の電流ＩREFにする
ために、ＮＭＯＳトランジスタ４のゲート電圧ＶGを調
節する。
ために、ＮＭＯＳトランジスタ４のゲート電圧ＶGを調
節する。
【００５２】すなわち、ゲート電圧をＶG′（ＶG′＞Ｖ
G）となるようにする。
G）となるようにする。
【００５３】具体的には、制御回路３において、制御信
号入力端子ＴＲＭ１を“Ｈ”レベル、制御信号入力端子
ＴＲＭ２を“Ｌ”レベルとすると、ＮＭＯＳトランジス
タ１０ｃ、１０ｄ、１０ａがオン状態となり、ＮＭＯＳ
トランジスタ１０ｅ、１０ｆ、１０ｂはオフ状態とな
り、節点Ｂと節点Ｇが接続し、点Ｇの電圧値はＶG′
（ＶG′＞ＶG）となる。これにより、電流ＩREF′はＩ
REFに近づくことになる。
号入力端子ＴＲＭ１を“Ｈ”レベル、制御信号入力端子
ＴＲＭ２を“Ｌ”レベルとすると、ＮＭＯＳトランジス
タ１０ｃ、１０ｄ、１０ａがオン状態となり、ＮＭＯＳ
トランジスタ１０ｅ、１０ｆ、１０ｂはオフ状態とな
り、節点Ｂと節点Ｇが接続し、点Ｇの電圧値はＶG′
（ＶG′＞ＶG）となる。これにより、電流ＩREF′はＩ
REFに近づくことになる。
【００５４】また、しきい値電圧が所望のしきい値電圧
ＶTよりも低いしきい値電圧ＶT″（ＶT″＜ＶT）となっ
た場合、電流ＩREFは次式（６）で表される。
ＶTよりも低いしきい値電圧ＶT″（ＶT″＜ＶT）となっ
た場合、電流ＩREFは次式（６）で表される。
【００５５】
【数２】
【００５６】この電流ＩREF″を所定の電流ＩREFにする
ために、ＮＭＯＳトランジスタ４のゲート電圧ＶGを
ＶG″（ＶG″＜ＶG）となるようにする。
ために、ＮＭＯＳトランジスタ４のゲート電圧ＶGを
ＶG″（ＶG″＜ＶG）となるようにする。
【００５７】具体的には、制御回路３において制御信号
入力端子ＴＲＭ１、ＴＲＭ２をともに“Ｈ”レベルとす
ると、ＮＭＯＳトランジスタ１０ｃ、１０ｄ、１０ｂが
オン状態となり、ＮＭＯＳトランジスタ１０ｅ、１０
ｆ、１０ａはオフして、節点Ｄと節点Ｇが接続し、点Ｇ
の電圧値はＶG″（ＶG″＜ＶG）となる。
入力端子ＴＲＭ１、ＴＲＭ２をともに“Ｈ”レベルとす
ると、ＮＭＯＳトランジスタ１０ｃ、１０ｄ、１０ｂが
オン状態となり、ＮＭＯＳトランジスタ１０ｅ、１０
ｆ、１０ａはオフして、節点Ｄと節点Ｇが接続し、点Ｇ
の電圧値はＶG″（ＶG″＜ＶG）となる。
【００５８】または、制御信号入力端子ＴＲＭ１を
“Ｌ”レベル、制御信号入力端子ＴＲＭ２を“Ｈ”レベ
ルとすると、ＮＭＯＳトランジスタ１０ｅ、１０ｆ、１
０ｂがオン状態となり、ＮＭＯＳトランジスタ１０ｃ、
１０ｄ、１０ａはオフ状態となるため、節点Ｅと節点Ｇ
が接続し、節点Ｇの電圧値はＶG″（ＶG″＜ＶG）とな
る。これにより、電流は所望の基準電流ＩREFに近づく
ことになる。
“Ｌ”レベル、制御信号入力端子ＴＲＭ２を“Ｈ”レベ
ルとすると、ＮＭＯＳトランジスタ１０ｅ、１０ｆ、１
０ｂがオン状態となり、ＮＭＯＳトランジスタ１０ｃ、
１０ｄ、１０ａはオフ状態となるため、節点Ｅと節点Ｇ
が接続し、節点Ｇの電圧値はＶG″（ＶG″＜ＶG）とな
る。これにより、電流は所望の基準電流ＩREFに近づく
ことになる。
【００５９】図３に、図２に示した回路構成の変形例を
示す。図３においては、電流（基準電流ＩREF）を発生
するトランジスタとしてＰＭＯＳトランジスタ４′を用
い、カレントミラー回路を構成するトランジスタとし
て、低電位側電源端子ＶSSと出力端子ＯＵＴ及びＯＵＴ
１に設けられたＮＭＯＳトランジスタ５′、６′を用い
ている。図３に示す基準電流発生回路は、その出力端子
ＯＵＴ１から吸込（シンク）型電流ＩREF1を供給する構
成とされ、図２に示す回路はその出力端子ＯＵＴ１から
吐出型（ソース）電流ＩREF1を供給する点が相違するだ
けで、その回路動作は、図２に示す回路と基本的に同一
であるため、説明は省略する。
示す。図３においては、電流（基準電流ＩREF）を発生
するトランジスタとしてＰＭＯＳトランジスタ４′を用
い、カレントミラー回路を構成するトランジスタとし
て、低電位側電源端子ＶSSと出力端子ＯＵＴ及びＯＵＴ
１に設けられたＮＭＯＳトランジスタ５′、６′を用い
ている。図３に示す基準電流発生回路は、その出力端子
ＯＵＴ１から吸込（シンク）型電流ＩREF1を供給する構
成とされ、図２に示す回路はその出力端子ＯＵＴ１から
吐出型（ソース）電流ＩREF1を供給する点が相違するだ
けで、その回路動作は、図２に示す回路と基本的に同一
であるため、説明は省略する。
【００６０】上述した実施形態においては、ＭＯＳトラ
ンジスタ４のゲート電圧ＶGを調節するためのタップ数
（ラダー抵抗２と制御回路３との接続点数）は４（Ｂ
点、Ｃ点、Ｄ点、Ｅ点）としたが、より精度の良い基準
電流ＩREFを発生させるためには、ラダー抵抗２をさら
に細かく分割して、タップ数を４から８、１６、３２と
増やせばよいことは勿論である。なお、タップ数の増加
に伴い、スイッチ群の個数も増大し、これに伴い制御信
号のビット数も上記実施形態で示した２本（ＴＲＭ１、
ＴＲＭ２）から３、４、５、…と増やすことが必要とさ
れる。
ンジスタ４のゲート電圧ＶGを調節するためのタップ数
（ラダー抵抗２と制御回路３との接続点数）は４（Ｂ
点、Ｃ点、Ｄ点、Ｅ点）としたが、より精度の良い基準
電流ＩREFを発生させるためには、ラダー抵抗２をさら
に細かく分割して、タップ数を４から８、１６、３２と
増やせばよいことは勿論である。なお、タップ数の増加
に伴い、スイッチ群の個数も増大し、これに伴い制御信
号のビット数も上記実施形態で示した２本（ＴＲＭ１、
ＴＲＭ２）から３、４、５、…と増やすことが必要とさ
れる。
【００６１】すなわち、上記実施形態においては、単
に、回路動作の説明を容易にするために、ラダー抵抗の
タップ数が４の場合を例に説明したが、本発明はかかる
形態にのみ限定されるものではなく、本発明の原理に準
ずる各種形態及び変形を含むことは勿論である。また、
ラダー抵抗２として拡散抵抗を例に説明したが、ポリシ
リコン抵抗であってもよいことは勿論である。
に、回路動作の説明を容易にするために、ラダー抵抗の
タップ数が４の場合を例に説明したが、本発明はかかる
形態にのみ限定されるものではなく、本発明の原理に準
ずる各種形態及び変形を含むことは勿論である。また、
ラダー抵抗２として拡散抵抗を例に説明したが、ポリシ
リコン抵抗であってもよいことは勿論である。
【００６２】
【発明の効果】以上説明したように、本発明による基準
電流発生回路は、ＭＯＳトランジスタのゲート電圧を切
り替えて所望の定電流を発生させる手段を設けた構成と
したことにより、製造プロセスによるトランジスタのし
きい値電圧ＶTのバラツキ及び／又は温度変化に対し
て、精度の良い安定した定電流回路を実現することがで
きる。
電流発生回路は、ＭＯＳトランジスタのゲート電圧を切
り替えて所望の定電流を発生させる手段を設けた構成と
したことにより、製造プロセスによるトランジスタのし
きい値電圧ＶTのバラツキ及び／又は温度変化に対し
て、精度の良い安定した定電流回路を実現することがで
きる。
【００６３】また、本発明によれば、回路をすべてＩＣ
（集積回路）上に構成できるため、外付け部品の必要が
なく実装コストを低減できる等の効果を有する。
（集積回路）上に構成できるため、外付け部品の必要が
なく実装コストを低減できる等の効果を有する。
【図面の簡単な説明】
【図１】本発明の一実施形態に係る基準電流発生回路の
構成を示す図である。
構成を示す図である。
【図２】本発明の一実施形態に係る基準電流発生回路の
詳細な構成の一例を示す図である。
詳細な構成の一例を示す図である。
【図３】本発明の一実施形態に係る基準電流発生回路の
詳細な構成の変形例を示す図である。
詳細な構成の変形例を示す図である。
【図４】従来の定電流回路の構成を示す図である。
１ 基準電圧発生回路 ２ ラダー抵抗 ３ 制御回路 ４、５、６ ＭＯＳトランジスタ ７、８ インバータ １０ａ、１０ｂ、１０ｃ、１０ｄ、１０ｅ、１０ｆ Ｍ
ＯＳトランジスタ １１ 差動増幅器 １２ ＭＯＳトランジスタ １３ 抵抗
ＯＳトランジスタ １１ 差動増幅器 １２ ＭＯＳトランジスタ １３ 抵抗
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) G05F 1/56 310 G05F 1/10 G05F 3/26
Claims (10)
- 【請求項１】基準電圧の電圧トリミング用のラダー抵抗
を有し基準電圧を発生する基準電圧発生回路と、 前記基準電圧発生回路の出力電圧を分圧するラダー抵抗
と、 前記ラダー抵抗の予め定めた所定数のタップに接続され
前記基準電圧発生回路の出力電圧を分圧してなるタップ
電圧を入力とし選択された所定の電圧を出力するように
制御する制御回路と、 前記制御回路の出力電圧をゲートに入力し、ソースが一
の電源端子に接続され、ドレインに流れる電流が出力電
流として取り出されるＭＯＳトランジスタと、 を備え、 前記基準電圧発生回路における基準電圧のトリミング用
に備えられた前記ラダー抵抗を前記基準電圧発生回路の
出力電圧を分圧するための前記ラダー抵抗として共有し
てなる、 ことを特徴とする基準電流発生回路。 - 【請求項２】前記制御回路が、前記基準電圧発生回路の
出力電圧を分圧するための前記ラダー抵抗の前記タップ
と前記ＭＯＳトランジスタのゲートとの間に配設された
複数のスイッチ用トランジスタからなり、前記ＭＯＳト
ランジスタのゲートに印加する電圧に応じて前記複数の
スイッチ用トランジスタの導通状態を選択的に制御して
前記ラダー抵抗の一のタップ電圧を前記ＭＯＳトランジ
スタのゲートに供給するように構成されたことを特徴と
する請求項１記載の基準電流発生回路。 - 【請求項３】前記基準電圧発生回路が、非反転入力端に
所定の電位が印加され、出力端が前記ラダー抵抗の一端
に接続され、前記基準電圧発生回路の出力電圧を分圧す
るための前記ラダー抵抗として共有してなる、電圧トリ
ミング用の前記ラダー抵抗の所定の分圧電位を反転入力
端に帰還入力してなる差動増幅器を含むことを特徴とす
る請求項１記載の基準電流発生回路。 - 【請求項４】前記複数のスイッチ用トランジスタが、前
記ラダー抵抗の前記タップと前記ＭＯＳトランジスタの
ゲートとの間にツリー構造状に配設されたことを特徴と
する請求項２記載の基準電流発生回路。 - 【請求項５】基準電圧の電圧トリミング用のラダー抵抗
を有し基準電圧を発生する基準電圧発生回路と、 一端が前記基準電圧発生回路の出力端子に接続され他端
が第１の電源端子に接続され前記基準電圧発生回路から
の出力電圧を分圧するラダー抵抗と、 前記ラダー抵抗の予め定めた所定数のタップに接続され
前記ラダー抵抗で分圧された前記タップの電位を入力と
し所定の電圧を出力するように制御する制御回路と、 ソース側が前記第１の電源端子に接続され、前記制御回
路の出力電圧をゲートに入力し、ドレインに流れる電流
が出力電流として取り出されるＮＭＯＳトランジスタ
と、 を備え、前記基準電圧発生回路における基準電圧のトリミング用
に備えられた前記ラダー抵抗を前記基準電圧発生回路の
出力電圧を分圧するための前記ラダー抵抗として共有し
てなる、 ことを特徴とする基準電流発生回路。 - 【請求項６】基準電圧の電圧トリミング用のラダー抵抗
を有し基準電圧を発生する基準電圧発生回路と、 一端が前記基準電圧発生回路の出力端子に接続され他端
が第１の電源端子に接続され前記基準電圧発生回路から
の出力電圧を分圧するラダー抵抗と、 前記ラダー抵抗の予め定めた所定数のタップに接続され
前記ラダー抵抗で分圧された前記タップの電位を入力と
し所定の電圧を出力するように制御する制御回路と、 ソース側が第２の電源端子に接続され、前記制御回路の
出力電圧をゲートに入力し、ドレインに流れる電流が出
力電流として取り出されるＰＭＯＳトランジスタと、 を備え、前記基準電圧発生回路における基準電圧のトリミング用
に備えられた前記ラダー抵抗を前記基準電圧発生回路の
出力電圧を分圧するための前記ラダー抵抗として共有し
てなる、 ことを特徴とする基準電流発生回路。 - 【請求項７】前記制御回路が、前記ラダー抵抗の前記タ
ップと前記ＮＭＯＳトランジスタのゲート端子との間に
おいてツリー構造状に配設され、制御入力信号によりオ
ン／オフが制御される複数のＮＭＯＳトランジスタを具
備することを特徴とする請求項５記載の基準電流発生回
路。 - 【請求項８】前記制御回路が、前記ラダー抵抗の前記タ
ップと前記ＰＭＯＳトランジスタのゲート端子との間に
おいてツリー構造状に配設され、制御入力信号によりオ
ン／オフが制御される複数のＮＭＯＳトランジスタを具
備することを特徴とする請求項６記載の基準電流発生回
路。 - 【請求項９】前記基準電圧発生回路が、非反転入力端に
所定の電位が印加され、出力端が前記ラダー抵抗の一端
に接続され、前記基準電圧発生回路の出力電圧を分圧す
るための前記ラダー抵抗として共有してなる、電圧トリ
ミング用の前記ラダー抵抗の所定の分圧電位を反転入力
端に帰還入力してなる差動増幅器を含むことを特徴とす
る請求項１記載の基準電流発生回路。 - 【請求項１０】前記ＭＯＳトランジスタのドレインをカ
レントミラー回路の入力端に接続し、該カレントミラー
回路の出力端から出力電流を取り出すように構成したこ
とを特徴とする請求項１から９のいずれか一に記載の基
準電流発生回路。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7289318A JP2917877B2 (ja) | 1995-10-11 | 1995-10-11 | 基準電流発生回路 |
| KR1019960045182A KR100225825B1 (ko) | 1995-10-11 | 1996-10-11 | 기준 전류 발생 회로 |
| US08/729,399 US6377113B1 (en) | 1995-10-11 | 1996-10-11 | Reference current generating circuit |
| EP96116361A EP0768593A3 (en) | 1995-10-11 | 1996-10-11 | Reference current generating circuit |
| TW085112409A TW371372B (en) | 1995-10-11 | 1996-10-11 | A reference current generator circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7289318A JP2917877B2 (ja) | 1995-10-11 | 1995-10-11 | 基準電流発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09106316A JPH09106316A (ja) | 1997-04-22 |
| JP2917877B2 true JP2917877B2 (ja) | 1999-07-12 |
Family
ID=17741645
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7289318A Expired - Lifetime JP2917877B2 (ja) | 1995-10-11 | 1995-10-11 | 基準電流発生回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6377113B1 (ja) |
| EP (1) | EP0768593A3 (ja) |
| JP (1) | JP2917877B2 (ja) |
| KR (1) | KR100225825B1 (ja) |
| TW (1) | TW371372B (ja) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002354195A (ja) * | 2001-05-29 | 2002-12-06 | Hamamatsu Photonics Kk | 信号処理回路および固体撮像装置 |
| JP3903770B2 (ja) * | 2001-11-08 | 2007-04-11 | 日本電気株式会社 | データ線駆動回路 |
| KR100543318B1 (ko) * | 2002-10-07 | 2006-01-20 | 주식회사 하이닉스반도체 | 부스팅 전압 제어회로 |
| US6891357B2 (en) * | 2003-04-17 | 2005-05-10 | International Business Machines Corporation | Reference current generation system and method |
| US7061304B2 (en) * | 2004-01-28 | 2006-06-13 | International Business Machines Corporation | Fuse latch with compensated programmable resistive trip point |
| JP4385811B2 (ja) * | 2004-03-24 | 2009-12-16 | 株式会社デンソー | 定電流回路 |
| EP1756799A4 (en) * | 2004-05-19 | 2008-06-11 | Sharp Kk | LIQUID CRYSTAL DISPLAY DEVICE, METHOD FOR EXCITATION THEREOF, LIQUID CRYSTAL TELEVISION COMPRISING LIQUID CRYSTAL DISPLAY DEVICE, AND LIQUID CRYSTAL DISPLAY COMPRISING THE LIQUID CRYSTAL DISPLAY DEVICE |
| US7296247B1 (en) * | 2004-08-17 | 2007-11-13 | Xilinx, Inc. | Method and apparatus to improve pass transistor performance |
| KR100775057B1 (ko) | 2004-12-13 | 2007-11-08 | 삼성전자주식회사 | 트랜지스터 정합 특성이 향상된 데이터 드라이브 집적회로를 구비한 디스플레이 장치 |
| JP4848689B2 (ja) * | 2005-07-11 | 2011-12-28 | セイコーエプソン株式会社 | 半導体集積回路 |
| JP2007226627A (ja) * | 2006-02-24 | 2007-09-06 | Seiko Instruments Inc | ボルテージレギュレータ |
| JP5088031B2 (ja) * | 2007-08-01 | 2012-12-05 | 富士電機株式会社 | 定電流・定電圧回路 |
| JP5318676B2 (ja) * | 2009-06-25 | 2013-10-16 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP2011015259A (ja) * | 2009-07-03 | 2011-01-20 | Renesas Electronics Corp | 半導体集積回路装置およびその試験方法 |
| JP2011053957A (ja) * | 2009-09-02 | 2011-03-17 | Toshiba Corp | 参照電流生成回路 |
| KR101389620B1 (ko) * | 2011-10-28 | 2014-04-29 | 에스케이하이닉스 주식회사 | 멀티 레귤레이터 회로 및 이를 구비한 집적회로 |
| JP6232925B2 (ja) * | 2013-10-28 | 2017-11-22 | 富士電機株式会社 | 入力回路 |
| US9252713B2 (en) | 2014-02-27 | 2016-02-02 | Qualcomm Incorporated | Bias circuits and methods for stacked devices |
| CN107742498B (zh) * | 2017-11-24 | 2021-02-09 | 京东方科技集团股份有限公司 | 参考电压电路、参考电压提供模组和显示装置 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5463662A (en) | 1977-10-28 | 1979-05-22 | Nec Corp | Current supply circuit |
| US4198622A (en) | 1978-02-21 | 1980-04-15 | National Semiconductor Corporation | Double digital-to-analog converter |
| US4354175A (en) * | 1980-05-01 | 1982-10-12 | Mostek Corporation | Analog/digital converter utilizing a single column of analog switches |
| US4331913A (en) * | 1980-10-02 | 1982-05-25 | Bell Telephone Laboratories, Incorporated | Precision negative impedance circuit with calibration |
| JPS5966725A (ja) * | 1982-10-07 | 1984-04-16 | Nippon Denso Co Ltd | 定電流回路 |
| JPS6331224A (ja) | 1986-07-24 | 1988-02-09 | Fuji Electric Co Ltd | Ａ／ｄ変換サンプル値の精度改善方式 |
| JPH02145012A (ja) * | 1988-11-26 | 1990-06-04 | Nec Corp | 基準電圧トリミング回路 |
| JPH03172906A (ja) * | 1989-12-01 | 1991-07-26 | Hitachi Ltd | トリミング回路 |
| JP3365804B2 (ja) * | 1993-01-12 | 2003-01-14 | 株式会社日立製作所 | 通信回線駆動回路、及びインタフェース用ｌｓｉ、並びに通信端末装置 |
| JPH06243678A (ja) * | 1993-02-19 | 1994-09-02 | Hitachi Ltd | ダイナミック型ｒａｍとそのプレート電圧設定方法及び情報処理システム |
| JP3156447B2 (ja) * | 1993-06-17 | 2001-04-16 | 富士通株式会社 | 半導体集積回路 |
| JPH07170188A (ja) | 1993-12-14 | 1995-07-04 | Yamaha Corp | Ｄａコンバータ回路 |
| US5568084A (en) * | 1994-12-16 | 1996-10-22 | Sgs-Thomson Microelectronics, Inc. | Circuit for providing a compensated bias voltage |
| US5640122A (en) * | 1994-12-16 | 1997-06-17 | Sgs-Thomson Microelectronics, Inc. | Circuit for providing a bias voltage compensated for p-channel transistor variations |
| US5504447A (en) * | 1995-06-07 | 1996-04-02 | United Memories Inc. | Transistor programmable divider circuit |
-
1995
- 1995-10-11 JP JP7289318A patent/JP2917877B2/ja not_active Expired - Lifetime
-
1996
- 1996-10-11 EP EP96116361A patent/EP0768593A3/en not_active Withdrawn
- 1996-10-11 US US08/729,399 patent/US6377113B1/en not_active Expired - Fee Related
- 1996-10-11 KR KR1019960045182A patent/KR100225825B1/ko not_active IP Right Cessation
- 1996-10-11 TW TW085112409A patent/TW371372B/zh active
Also Published As
| Publication number | Publication date |
|---|---|
| EP0768593A2 (en) | 1997-04-16 |
| KR100225825B1 (ko) | 1999-10-15 |
| KR970023370A (ko) | 1997-05-30 |
| EP0768593A3 (en) | 1998-01-21 |
| US6377113B1 (en) | 2002-04-23 |
| JPH09106316A (ja) | 1997-04-22 |
| TW371372B (en) | 1999-10-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2917877B2 (ja) | 基準電流発生回路 | |
| JP3315652B2 (ja) | 電流出力回路 | |
| US6147520A (en) | Integrated circuit having controlled impedance | |
| US4636742A (en) | Constant-current source circuit and differential amplifier using the same | |
| JP6073112B2 (ja) | 基準電圧発生回路 | |
| JP3556328B2 (ja) | 内部電源回路 | |
| JP3465840B2 (ja) | 電圧電流変換回路 | |
| US7208998B2 (en) | Bias circuit for high-swing cascode current mirrors | |
| JPH06132739A (ja) | 基準電流発生回路 | |
| CN114690829A (zh) | 温度补偿电路、电压参考电路及产生参考电压的方法 | |
| KR101080560B1 (ko) | 트랜스컨덕턴스 조정 회로 | |
| EP1505467A2 (en) | Voltage reference generator providing an output voltage lower than the bandgap voltage | |
| JP2000505574A (ja) | Ｃｍｏｓ電流ミラー | |
| KR0126911B1 (ko) | 기준전압 발생회로 및 발생방법 | |
| JP2004194124A (ja) | ヒステリシスコンパレータ回路 | |
| US10754369B2 (en) | Reference current source and semiconductor device | |
| JP2000114891A (ja) | 電流源回路 | |
| US5739682A (en) | Circuit and method for providing a reference circuit that is substantially independent of the threshold voltage of the transistor that provides the reference circuit | |
| JP3557739B2 (ja) | 基準電圧発生回路 | |
| JP3024645B1 (ja) | 定電圧発生回路 | |
| US5815028A (en) | Method and apparatus for frequency controlled bias current | |
| JP2798022B2 (ja) | 基準電圧回路 | |
| JPH10112614A (ja) | バイアス電流供給方法およびその回路 | |
| JPH09186294A (ja) | 電圧発生回路及び半導体装置 | |
| US7906954B2 (en) | Bias circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990323 |