[go: up one dir, main page]

KR970016955A - Csd필터의 신호처리방법과 그 회로 - Google Patents

Csd필터의 신호처리방법과 그 회로 Download PDF

Info

Publication number
KR970016955A
KR970016955A KR1019950033999A KR19950033999A KR970016955A KR 970016955 A KR970016955 A KR 970016955A KR 1019950033999 A KR1019950033999 A KR 1019950033999A KR 19950033999 A KR19950033999 A KR 19950033999A KR 970016955 A KR970016955 A KR 970016955A
Authority
KR
South Korea
Prior art keywords
csd
coefficient
coefficients
real
filter
Prior art date
Application number
KR1019950033999A
Other languages
English (en)
Other versions
KR100248021B1 (ko
Inventor
이명환
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019950033999A priority Critical patent/KR100248021B1/ko
Priority to EP96306660A priority patent/EP0766388B1/en
Priority to DE69635543T priority patent/DE69635543T2/de
Priority to CN96113110A priority patent/CN1084965C/zh
Priority to US08/716,891 priority patent/US5831880A/en
Priority to JP8253463A priority patent/JPH09167946A/ja
Publication of KR970016955A publication Critical patent/KR970016955A/ko
Application granted granted Critical
Publication of KR100248021B1 publication Critical patent/KR100248021B1/ko
Priority to CN011353724A priority patent/CN1217483C/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Quality & Reliability (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Filters That Use Time-Delay Elements (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Complex Calculations (AREA)

Abstract

본 발명의 CSD필터의 신호처리방법은 필터특성에 최적화된 실계수를 구하는 단계, 구해진 실계수와 변환되는 CSD코드와의 변환에러가 최소가 되는 스케일펙터를 각 실계수별로 산출하는 단계, 각 실계수별로 산출된 스케일펙터를 이용하여 최적의 CSD계수를 생성하는 단계, 생성된 최적화된 CSD계수를 이용하여 입력데이타를 필터링하는 단겨를 포함하여 실계수를 CDS계수로의 변환을 시간영역에서 처리함으로써 주파수영역에서 처리하는 것보다 처리속도를 개선하고 넌제로디지트수가 고정된 상태에서 비트해상도를 높여 여러 형태 즉, 적응적 필터와 복합위상필터에 적용할 수 있다.

Description

CSD필터의 신호처리방법과 그 회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제4도는 본 발명의 일 실시예에 따른 CSD필터의 신호처리방법을 설명하기 위한 개념도이다.
제5도는 제4도에 도시된 방법에 의해 구현된 CSD필터의 회로도이다.

Claims (29)

  1. CSD(Canonic Signed Digit)코드로 표현되는 필터계수에 의해 원하는 필터특성을 갖는 CSD필터의 신호 처리방법에 있어서, (a) 상기 필터특성에 최적화된 실계수를 구하는 단계; (b) 상기 구해진 실계수와 변환되는 CSD코드와의 변환에러가 최소가 되는 스케일펙터를 상기 각 실계수별로 산출하는 단계; (c) 상기 각 실계수별로 산출된 스케일펙터를 이용하여 최적의 CSD계수를 생성하는 단계; 및 (d) 상기 생성된 CSD계수를 이용하여 입력데이타를 필터링하는 단계를 포함함을 특징으로 하는 CSD필터의 신호처리방법.
  2. 제1항에 있어서, 상기 (b)단계는 상기 (a)단계에서 구해진 실계수에 소정의 이득을 곱하여 가장 가까운 CSD코드로 변환한 계수와 상기 실계수와의 자승에러의 총합이 최소가 되도록 하여 각 실계수마다 스케일펙터를 산출함을 특징으로 하는 CSD필터의 신호처리방법.
  3. 제1항에 있어서, 상기 (c)단계는 상기 각 실계수별로 산출된 스케일펙터를 실계수에 곱하여 시간영역상에서 CSD계수를 생성함을 특징으로 하는 CSD필터의 신호처리방법.
  4. 제1항에 있어서, 상기 (c)단계는 (c1) 상기 각 실계수별로 산출된 스케일펙터를 실계수에 곱하여 일차 CSD계수로 변환하는 단계; (c2) 리플량등을 근거로 한 주파수 영역상에서의 최적화알고리즘을 이용하는 단계; 및 (c3)변환된 일차 CSD계수들을 최적화알고리즘에 의해 최적화된 2차 CSD계수를 생성하는 단계를 포함함을 특징으로 하는 CSD필터의 신호처리방법.
  5. CSD(Canonic Signed Digit)코드로 표현되는 필터계수에 의해 원하는 필터특성을 갖는 CSD필터의 신호 처리방법에 있어서; (a) 상기 필터특성에 최적화된 실계수를 구하는 단계; (b) 상기 구해진 실계수와 변환되는 CSD코드와의 변환에러가 최소가 되는 스케일펙터를 상기 각 실계수별로 산출하는 단계; (c) 상기 각 실계수별로 산출된 스케일펙터를 이용하여 CSD코드로 변환하여 CSD계수를 생성하는 단계; (d) 입력데이타와 상기 생성된 CSD계수를 승산하는 단계; 및 (e) 상기 (d)단계에서 승산된 결과와 상기 실계수마다 산출된 스케일펙터의 역수 관계를 갖는 역스케일펙터를 연산해서 최종 필터출력을 출력하는 단계를 포함함을 특징으로 하는 CSD필터의 신호처리방법.
  6. 제5항에 있어서. 상기 (b)단계는 상기 (a)단계에서 구해진 실계수에 이득을 곱하여 가장 가까운 CSD코드로 변환한 계수와 상기 실계수와의 자승에러의 총합이 최소가 되도록 하여 각 실계수마다 스케일펙터를 산출함을 특징으로 하는 CSD필터의 신호처리방법.
  7. CSD(Canonic Signed Digit)코드로 표현되는 필터계수에 의해 원하는 필터특성을 갖는 CSD필터의 신호처리방법에 있어서; (a) 상기 필터특성에 최적화된 실계수를 구하는 단계; (b) 상기 구해진 실계수와 변환되는 CSD코드와의 변환에러가 최소가 되는 복수개의 스케일펙터를 산출하는 단계; (c) 상기 산출된 복수개의 스케일펙터를 이용하여 최적의 CSD계수들을 생성하는 단계; 및 (d) 상기 생성된 CSD계수를 이용하여 입력데이타를 필터링하는 단계를 포함함을 특징으로 하는 CSD필터의 신호처리방법.
  8. 제7항에 있어서, 상기 (b)단계는 (b1) 필터영역에 따라 소정번째 실계수끼리 그룹화하는 단계; 및 (b2) 상기 그룹화된 각 실계수에 소정의 이득을 곱하여 가장 가까운 CSD코드로 변환한 계수와 상기 그룹화된 각 실계수와의 자승에러의 총합이 최소가 되는 그룹별로 스케일펙터를 산출하는 단계를 포함함을 특징으로 하는 CSD필터의 신호처리방법.
  9. 제7항에 있어서, 상기 (b)단계는 (b1′) 상기 구해진 실계수에 소정의 이득을 곱하여 가장 가까운 CSD코드로 변환한 계수와 상기 실계수와의 자승에러의 종합이 최소가 되도록 하여 실계수마다 스케일펙터를 산출하는 단계; 및 (b2′) 상기 (b1′)단계에서 실계수마다 산출된 스케일펙터의 값이 유사한 것끼리 모아서 그룹화하는 단계를 포함함을 특징으로 하는 CSD필터의 신호처리방법.
  10. 제7항에 있어서, 상기 (c)단계는 상기 복수개의 스케일펙터를 실계수에 곱하여 시간영역상에서 CSD계수를 생성함을 특징으로 하는 CSD필터의 신호처리방법.
  11. 제7항에 있어서, 상기 (c)단계는 (c1) 상기 복수개의 스케일펙터를 실계수에 곱하여 일차 CSD계수로 변환하는 단계; (c2) 리플량등을 근거로 한 주파수 영역상에서의 최적화알고리즘을 이용하는 단계; 및 (c3) 변환된 일차 CSD계수들을 최적화알고리즘에 의해 최적화된 2차 CSD계수를 생성하는 단계를 포함함을 특징으로 하는 CSD필터의 신호처리방법.
  12. CSD(Canonic Signed Digit)코드로 표현되는 필터계수에 의해 원하는 필터특성을 갖는 CSD필터의 신호처리방법에 있어서; (a) 상기 필터특성에 최적화된 실계수를 구하는 단계; (b) 상기 구해진 실계수와 변환되는 CSD코드와의 변환에러가 최소가 되는 복수개의 스케일펙터를 산출하는 단계; (c) 상기 산출된 복수개의 스케일펙터를 이용하여 CSD코드로 변환하여 CSD계수들을 생성하는 단계; (d) 입력데이타와 상기 생성된 CSD계수를 승산하는 단계; 및 (e) 상기 (d)단계에서 승산된 결과와 상기 복수개의 스케일펙터와 역수관계를 갖는 복수개의 역스케일펙터를 연산해서 최종 필터출력을 출력하는 단계를 포함함을 특징으로 하는 CSD필터의 신호처리방법.
  13. 제12항에 있어서, 상기 (b)단계는 (b1) 필터영역에 따라 소정번째 실계수끼리 그룹화하는 단계; 및 (b2) 상기 그룹화된 각 실계수에 소정의 이득을 곱하여 가장 가까운 CSD코드로 변환한 계수와 상기 그룹화된 각 실계수와의 자승에러의 총합이 최소가 되는 그룹별로 스케일펙터를 산출하는 단계를 포함함을 특징으로 하는 CSD필터의 신호처리방법.
  14. 제12항에 있어서, 상기 (b)단계는 (b1′) 상기 구해진 실계수에 소정의 이득을 곱하여 가장 가까운 CSD코드로 변환한 계수와 상기 실계수와의 자승에러의 총합이 최소가 되도록 하여 실계수마다 스케일펙터를 산출하는 단계; 및 (b2′) 상기 (b1′)단계에서 실계수마다 산출된 스케일펙터의 값이 유사한 것끼리 모아서 그룹화하는 단계를 포함함을 특징으로 하는 CSD필터의 신호처리방법.
  15. CSD(Canonic Signed Digit)코드로 표현되는 필터계수에 의해 원하는 필터특성을 갖는 N탭 CSD필터회로에 있어서; 입력데이타를 지연하며, 직렬로 연결된 N-1개의 단위지연기; 상기 필터특성에 따라 구해진 실계수에 이득을 곱하여 CSD코드중 가장 가까운 CSD코드로 변환한 계수와 상기 실계수와의 자승에러의 총합이 최소가 되는 각 실계수별로 스케일펙터를 산출해서 이 산출된 스케일펙터를 이용하여 최적의 CSD계수를 발생하는 CSD계수발생기; 상기 입력데이타와 상기 N-1개의 단위지연기의 출력을 상기 발생된 CSD계수와 승산하는 N개의 CSD승산기; 상기 N개의 CSD승산기의 출력을 상기 실계수마다 산출된 각 스케일펙터와는 역수관계를 갖는 각 역스케일펙터와 연산하는 N개의 연산기, 및 상기 N개의 연산기의 출력을 합하여 최종 필터출력을 출력하는 가산기를 포함함을 특징으로 하는 CSD필터회로.
  16. 제15항에 있어서, 상기 복수개의 각 CSD승산기는 상기 CSD계수발생기에서 발생하는 CSD계수의 각 자리값에 따라 입력되는 데이타를 자리이동하며, CSD코드의 넌제로디지트수(L)에 해당하는 시프트매트릭스들; 상기 L개의 시프트매트릭스들의 출력을 상기 CSD계수에 따라 2의 보수로 변환하는 L개의 변환기; 및 상기 L개의 변환기의 출력을 가산하는 L-1개의 가산기로 되어 있는 것을 특징으로 하는 CSD필터회로.
  17. 제16항에 있어서, 상기 CSD필터가 적응형이면 시프트매트릭스는 베럴시프터로 구성되는 것을 특징으로 하는 CSD필터회로.
  18. 제16항에 있어서, 상기 CSD필터가 고정형이면 시프트매트릭스는 시프터로 구성되는 것을 특징으로 하는 CSD필터회로.
  19. 제16항에 있어서, 상기 L개의 각 변환기는 상기 CSD계수의 “-1”을 나타내는 디지트에서만 해당 시프트 매트릭스의 출력을 2의 보수로 변환하기 위한 인버터와 가산기로 구성되는 것을 특징으로 하는 CSD필터회로.
  20. 제15항에 있어서, 상기 N개의 각 연산기는 해당 CSD승산기의 출력을 역스케일펙터값에 따라 시프팅시켜 출력하는 시프터로 구성되는 것을 특징으로 하는 CSD필터회로.
  21. 제15항에 있어서, 상기 N개의 각 연산기는 해당 CSD승산기의 출력을 역스케일펙터값에 따라 승산하는 CSD승산기로 구성되는 것을 특징으로 하는 CSD필터회로.
  22. 제15항에 있어서, 상기 CSD계수발생기는 스케일펙터의 산출을 위한 시프터를 포함함을 특징으로 하는 CSD필터회로.
  23. CSD(Canonic Signed Digit)코드로 표현되는 필터계수에 의해 원하는 필터특성을 갖는 N탭 CSD필터회로에 있어서; 입력데이타를 지연하며 직렬로 연결된 N-1개의 단위지연기, 상기 필터특성에 따라 구해진 실계수에 이득을 곱하여 가장 가까운 CSD코드로 변환한 계수와 상기 실계수와의 자승에러의 총합이 최소가 되는 복수개(M)의 스케일펙터를 이용하여 CSD계수를 발생하는 CSD계수발생기; 상기 입력데이타와 상기 N-1개의 단위지연기의 출력을 M개의 스케일펙터에 대응하여 발생된 CSD계수와 승산하는 N개의 CSD승산기; 상기 N개의 CSD승산기의 출력중 같은 스케일펙터를 승산한 CSD승산기의 출력끼리 가산하는 M개의 가산기; 상기 M개의 가산기의 출력을 상기 M개의 스케일펙터의 역수관계를 갖는 M개의 역스케일펙터에 의해 연산하는 M개의 연산기; 및 상기 M개의 연산기의 출력을 합하여 최종 필터출력을 출력하는 가산기를 포함함을 특징으로 하는 CSD필터회로.
  24. 제23항에 있어서, 상기 CSD계수발생기는 필터영역에 따라 소정번째 실계수끼리 그룹화해서 상기 그룹화된 실계수에 소정의 이득을 곱하여 가장 가까운 CSD코드로 변환한 계수와 상기 그룹화된 실계수와의 자승에러의 총합이 최소가 되는 그룹별로 스케일펙터를 산출함을 특징으로 하는 CSD필터회로.
  25. 제23항에 있어서, 상기 CSD계수발생기는 상기 구해진 실계수에 소정의 이득을 곱하여 가장 가까운 CSD코드로 변환한 계수와 상기 실계수와의 자승에러의 총합이 최소가 되도록 하여 실계수마다 스케일펙터를 산출해서 산출된 스케일펙터의 값이 유사한 것끼리 모아서 그룹화해서 복수개의 스케일펙터를 산출함을 특징으로 하는 CSD필터회로.
  26. 제23항에 있어서, 상기 N개의 각 CSD승산기는 상기 CSD계수발생기에서 발생하는 CSD계수의 각 자리값에 따라 입력되는 데이타를 자리이동하며, CSD코드의 넌제로디지트수(L)에 해당하는 시프트매트릭스들; 상기 L개의 시프트매트릭스들의 출력을 상기 CSD계수에 따라 2의 보수로 변한하는 L개의 변환기; 및 상기 L개의 변환기의 출력을 가산하는 L-1개의 가산기로 되어 있는 것을 특징으로 하는 CSD필터회로.
  27. 제23항에 있어서, 상기 M개의 각 연산기는 해당 CSD승산기의 출력을 역스케일펙터값에 따라 시프팅시켜 출력하는 시프터로 구성되는 것을 특징으로 하는 CSD필터회로.
  28. 제23항에 있어서, 상기 M개의 각 연산기는 해당 CSD승산기의 출력을 역스케일펙터값에 따라 승산하는 CSD승산기로 구성되는 것을 특징으로 하는 CSD필터회로.
  29. 제23항에 있어서, 상기 CSD계수발생기는 스케일펙터의 산출을 위한 시프터를 포함함을 특징으로 하는 CSD필터회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950033999A 1995-09-30 1995-09-30 Csd 필터의 신호처리방법과 그 회로 KR100248021B1 (ko)

Priority Applications (7)

Application Number Priority Date Filing Date Title
KR1019950033999A KR100248021B1 (ko) 1995-09-30 1995-09-30 Csd 필터의 신호처리방법과 그 회로
EP96306660A EP0766388B1 (en) 1995-09-30 1996-09-13 Method for processing signal in CSD filter and circuit suitable for the method
DE69635543T DE69635543T2 (de) 1995-09-30 1996-09-13 Signalverarbeitungsverfahren in CSD-Filter und Schaltung dafür
CN96113110A CN1084965C (zh) 1995-09-30 1996-09-20 在csd滤波器中处理信号的方法及适用于该方法的电路
US08/716,891 US5831880A (en) 1995-09-30 1996-09-20 Method for processing a signal in a CSD filter and a circuit therefor
JP8253463A JPH09167946A (ja) 1995-09-30 1996-09-25 Ｃｓｄフィルターの信号処理方法及びその回路
CN011353724A CN1217483C (zh) 1995-09-30 2001-10-09 N抽头csd滤波器电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950033999A KR100248021B1 (ko) 1995-09-30 1995-09-30 Csd 필터의 신호처리방법과 그 회로

Publications (2)

Publication Number Publication Date
KR970016955A true KR970016955A (ko) 1997-04-28
KR100248021B1 KR100248021B1 (ko) 2000-03-15

Family

ID=19429262

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950033999A KR100248021B1 (ko) 1995-09-30 1995-09-30 Csd 필터의 신호처리방법과 그 회로

Country Status (6)

Country Link
US (1) US5831880A (ko)
EP (1) EP0766388B1 (ko)
JP (1) JPH09167946A (ko)
KR (1) KR100248021B1 (ko)
CN (2) CN1084965C (ko)
DE (1) DE69635543T2 (ko)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980054467A (ko) * 1996-12-27 1998-09-25 김영환 데시메이션(Decimation) 필터
US6681059B1 (en) * 1998-07-28 2004-01-20 Dvdo, Inc. Method and apparatus for efficient video scaling
US6411976B1 (en) * 1998-08-10 2002-06-25 Agere Systems Guardian Corp. Efficient filter implementation
US6757326B1 (en) * 1998-12-28 2004-06-29 Motorola, Inc. Method and apparatus for implementing wavelet filters in a digital system
US6625628B1 (en) * 1999-03-30 2003-09-23 Nec Corporation Method and apparatus for digital filter
US6505221B1 (en) 1999-09-20 2003-01-07 Koninklijke Philips Electronics N.V. FIR filter utilizing programmable shifter
US6396548B1 (en) * 1999-10-29 2002-05-28 Koninklijke Philips Electronics N.V. System and method for multimode operation of a digital filter with shared resources
US6590931B1 (en) * 1999-12-09 2003-07-08 Koninklijke Philips Electronics N.V. Reconfigurable FIR filter using CSD coefficient representation
US6313773B1 (en) * 2000-01-26 2001-11-06 Sonic Innovations, Inc. Multiplierless interpolator for a delta-sigma digital to analog converter
US7406178B2 (en) * 2001-04-06 2008-07-29 Texas Instruments Incorporated Efficient digital audio automatic gain control
KR100422449B1 (ko) * 2001-11-12 2004-03-11 삼성전자주식회사 수직 공통패턴을 사용한 저전력 ｃｓｄ 선형위상 디지털필터 구조 및 그에 따른 필터구현방법
US20030140079A1 (en) * 2002-01-18 2003-07-24 Murphy Charles Douglas Multiple number representations for multiplication complexity reduction in signal processing transforms
US6993551B2 (en) 2002-04-12 2006-01-31 Visteon Global Technologies, Inc. Sparse-coefficient functions for reducing computational requirements
DE10250555A1 (de) * 2002-10-30 2004-05-19 Philips Intellectual Property & Standards Gmbh Verfahren zur Ermittlung von Filterköffizienten eines digitalen Filters und digitales Filter
US7277479B2 (en) * 2003-03-02 2007-10-02 Mediatek Inc. Reconfigurable fir filter
CN100397913C (zh) * 2003-06-13 2008-06-25 上海迪申电子科技有限责任公司 一种采用csd方法实现的误差反馈型高阶△∑调制器
JP3668780B2 (ja) * 2003-12-09 2005-07-06 独立行政法人産業技術総合研究所 Ｆｉｒフィルタ
DE602004008904D1 (de) * 2004-07-13 2007-10-25 St Microelectronics Srl Vorrichtung zur digitalen Signalverarbeitung unter Verwendung der CSD Darstellung
US20060218213A1 (en) * 2005-03-24 2006-09-28 Shereef Shehata Optimization technique for FIR and IIR filter design
WO2007010889A1 (ja) * 2005-07-15 2007-01-25 Nec Corporation 適応ディジタルフィルタ、ｆｍ受信機、信号処理方法、およびプログラム
DE102008007181A1 (de) 2008-02-01 2009-08-06 Ashland-Südchemie-Kernfest GmbH Verwendung von verzweigten Alkandiolcarbonsäurediestern in Gießereibindemitteln auf Polyurethanbasis
CN101425794B (zh) * 2008-11-27 2011-11-23 四川虹微技术有限公司 固定系数数字滤波器
US9908737B2 (en) 2011-10-07 2018-03-06 Perfectvision Manufacturing, Inc. Cable reel and reel carrying caddy
US10410700B1 (en) 2018-09-28 2019-09-10 The Mitre Corporation Systems and method for a low-power correlator architecture using shifting coefficients
US10879877B1 (en) 2018-09-28 2020-12-29 The Mitre Corporation Systems and method for a low power correlator architecture using distributed arithmetic
CN113193854B (zh) * 2021-05-19 2022-07-08 中国人民解放军国防科技大学 一种基于滤波器系数高增益的无乘法滤波器设计方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4967388A (en) * 1988-04-21 1990-10-30 Harris Semiconductor Patents Inc. Truncated product partial canonical signed digit multiplier
ATE91831T1 (de) * 1987-05-18 1993-08-15 Advanced Micro Devices Inc Aufbesserung von kanonischen, mit vorzeichenziffern behafteten filterkoeffizienten.
US5014263A (en) * 1987-10-02 1991-05-07 Advanced Micro Devices, Inc. Adaptive echo-canceller with double-talker detection
JP2534737B2 (ja) * 1987-11-24 1996-09-18 日本電気ホームエレクトロニクス株式会社 ゴ―スト除去用フィルタ回路
US5058047A (en) * 1989-05-30 1991-10-15 Advanced Micro Devices, Inc. System and method for providing digital filter coefficients
DE69028782T2 (de) * 1989-07-25 1997-02-13 Seiko Comm Holding Nv Digitales filter und entwicklungsmethode
US5479363A (en) * 1993-04-30 1995-12-26 The Regents Of The University Of California Programmable digital signal processor using switchable unit-delays for optimal hardware allocation
US5590065A (en) * 1994-08-10 1996-12-31 Crystal Semiconductor Corporation Digital decimation filter for delta sigma analog-to-digital conversion with reduced hardware compelexity

Also Published As

Publication number Publication date
US5831880A (en) 1998-11-03
JPH09167946A (ja) 1997-06-24
EP0766388B1 (en) 2005-12-07
CN1084965C (zh) 2002-05-15
CN1391345A (zh) 2003-01-15
EP0766388A2 (en) 1997-04-02
KR100248021B1 (ko) 2000-03-15
EP0766388A3 (en) 1998-01-07
DE69635543D1 (de) 2006-01-12
CN1217483C (zh) 2005-08-31
CN1150722A (zh) 1997-05-28
DE69635543T2 (de) 2006-06-14

Similar Documents

Publication Publication Date Title
KR970016955A (ko) Csd필터의 신호처리방법과 그 회로
JP2000031790A (ja) 効率的な量子化回路を備えるディジタルフィルタ
US5831879A (en) Digital transmit filter
JPS6030129B2 (ja) 再帰形デジタルフイルタ
US5440503A (en) Digital filtering circuit operable as a three-stage moving average filter
US3997770A (en) Recursive digital filter
JPH0828649B2 (ja) ディジタルフィルタ
WO2000039926A1 (en) Efficient convolution method and apparatus
JPH0831776B2 (ja) デジタルフイルタ
JP4072855B2 (ja) サンプルレート変換のための装置及び方法
JPWO2007102611A1 (ja) 補間関数生成回路
JPH0865107A (ja) ディジタル補間フィルタ回路
US5912827A (en) Digital filter with low rolloff factor
US5233549A (en) Reduced quantization error FIR filter
KR930012023B1 (ko) 평탄한 엔벨로프 특성을 갖는 bpsk 변조회로
US6003055A (en) Digital filter interpolation circuit
JPH0555875A (ja) デイジタルフイルタ
US6448918B1 (en) Digital/analog converter
KR100587309B1 (ko) 디지털 보간 필터
Piché et al. High Quality and Low Latency Interpolation Filters for FPGA-Based Audio Digital-to-Analog Converters
JP3141523B2 (ja) 有限インパルス応答フィルタ装置
Sivalingam Design of Vedic Multiplier for Digital Signal Processing Applications.
KR100282458B1 (ko) 디지털 티디엘(tdl)필터 및 이진 데이터의 필터링 방법
KR0176205B1 (ko) 고역통과 iir 필터의 설계방법 및 이에 적합한 고역통과 iir 필터
RU2119242C1 (ru) Цифровой трансверсальный фильтр

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19950930

PA0201 Request for examination
AMND Amendment
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 19980529

Patent event code: PE09021S01D

E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 19981030

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 19980529

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

J201 Request for trial against refusal decision
PJ0201 Trial against decision of rejection

Patent event date: 19981125

Comment text: Request for Trial against Decision on Refusal

Patent event code: PJ02012R01D

Patent event date: 19981030

Comment text: Decision to Refuse Application

Patent event code: PJ02011S01I

Appeal kind category: Appeal against decision to decline refusal

Decision date: 19991029

Appeal identifier: 1998101003834

Request date: 19981125

B90T Transfer of trial file for re-examination
PB0901 Examination by re-examination before a trial

Comment text: Request for Trial against Decision on Refusal

Patent event date: 19981125

Patent event code: PB09011R01I

Comment text: Amendment to Specification, etc.

Patent event date: 19961104

Patent event code: PB09011R02I

PB0901 Examination by re-examination before a trial

Comment text: Transfer of Trial File for Re-examination before a Trial

Patent event date: 19990107

Patent event code: PB09012E01I

Comment text: Request for Trial against Decision on Refusal

Patent event date: 19981125

Patent event code: PB09011R01I

Comment text: Amendment to Specification, etc.

Patent event date: 19961104

Patent event code: PB09011R02I

J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 19981125

Effective date: 19991029

PJ1301 Trial decision

Patent event code: PJ13011S01D

Patent event date: 19991101

Comment text: Trial Decision on Objection to Decision on Refusal

Appeal kind category: Appeal against decision to decline refusal

Request date: 19981125

Decision date: 19991029

Appeal identifier: 1998101003834

PS0901 Examination by remand of revocation
S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
PS0701 Decision of registration after remand of revocation

Patent event date: 19991116

Patent event code: PS07012S01D

Comment text: Decision to Grant Registration

Patent event date: 19991112

Patent event code: PS07011S01I

Comment text: Notice of Trial Decision (Remand of Revocation)

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19991215

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19991216

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20021129

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20031128

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20041129

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20051129

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20061129

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20071129

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20090529

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20090529

Start annual number: 10

End annual number: 10

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20101110