CN100397913C - 一种采用csd方法实现的误差反馈型高阶△∑调制器 - Google Patents

Abstract

本发明为一种用CSD方法实现的误差反馈型高阶Δ∑调制器。其调制器实现结构采用误差反馈结构，以提高调制器的信号相位延迟特性和噪声性能，对环路滤波器系数编码采用CSD方法，并对系数表示的共同项之间进行优化，以减少硬件消耗，提高电路精度。

Description

一种采用CSD方法实现的误差反馈型高阶△∑调制器

技术领域

本发明涉及一种采用误差反馈结构和CSD方法实现的高阶Δ∑调制器。

背景技术

随着Bluetooth和homeRF等无线移动通信系统与应用的发展，对低成本、低功耗的无线射频频率合成器的研究也日益广泛。带整数-N除法器的标准频率合成器由于其环路带宽与信道间隔之间的基本制约而难于满足各种应用要求。消除这一设计限制的方法是采用分数-N频率合成器，它能同时提供宽的带宽和窄的信道间隔。

在分数-N频率合成器设计中，Δ∑调制方法与其他方法相比能取得更好的带内相位噪声性能和更小的毛刺，因而得到广泛的应用。在Δ∑调制方法实现上，根据噪声整形环路结构来分有单环路结构和多环路级联结构(MASH)。根据量化器的位数来分有多bit量化器结构和单bit量化器结构。对MASH结构，只能采用多bit量化器的结构。对单环路结构，可以所选用多bit或单bit的量化器结构。与单bit结构相比，多bit量化器结构有更好的稳定性和更理想的噪声整形特性。在频率合成器等全数字应用中，不会出现量化器转换特性的非线性问题，从而能取得更好的系统性能。

对频率合成器，不仅要求有好的带内整形噪声性能，其整形后上升的高频噪声也严重影响其性能，因此必须对调制器的结构进行精心选取。多bit单环路结构与MASH结构相比，有更好的噪声整形性能，但后者更易实现高价结构，且没有稳定性问题。

MASH结构产生的高频码流模式分布范围宽，对后面的鉴频鉴相器动态范围提出了更严格的要求。多bit单环路结构可以对环路优化设计，产生更少的高频噪声，降低系统对衬垫噪声耦合的敏感性。

为了取得优化的环路噪声性能，需采用高阶噪声滤波函数，从而使环路设计复杂。同时为了避免实现高阶环路滤波时引入的系数乘法，常将系数近似成2的幂指数形式。这样会使调制器的噪声性能变差。

目前分数-N频率合成器设计中采用的Δ∑调制方法多为多bit单环路结构和MASH结构，如W.Rhee，B.-S.Song and A.Ali“A 1.1-GHz CMOS fractional-N frequency synthesizer with a3-b third-order Δ∑ modulator，”IEEE J.Solid-State Circuits，vol.35，N0.10，pp.1453-1460，Oct.2000；

发明内容

本发明的目的在于提出一种既有良好的噪声性能，又能简化量化器和环路滤波器设计、减少硬件消耗、提高电路精度的高阶Δ∑调制器。

本发明提出的高阶Δ∑调制器，由环路滤波器和量化器组成，其调制器实现结构采用误差反馈结构，以提高调制器的信号相位延迟特性和噪声性能。对环路滤波器系数编码采用带符号规范数(简称CSD)表示方法，并对系数表示的共同项之间进行了优化，以减少硬件消耗，提高电路精度。

误差反馈结构是一种噪声整形技术，数学上与单环路结构等效。但由于其电路性能受电路中模拟减法器的精确性影响极大，在该情况下很难采用。但用于本发明中的频率合成不存在这个问题，且有着结构实现简单的优势。

CSD方法是实现FIR滤波器系数相乘的非常有效的方法之一。它是将滤波器系数表示成CSD形式。CSD表示可以用最少的移位和相加运算来实现系数相乘。同时，对系数表示的共同项之间进行优化，以进一步减少硬件的消耗。它还有一个优点就是这样表示的系数其截断误差最小，从而能实现更高的电路精度。

误差反馈结构的原理图如图1所示。其中，输入与经过环路滤波器H整形后的反馈噪声信号相加，得到量化器输入值，此值与Δ∑调制器输出相减得量化误差的负值，它通过H再进行整形。与输入相加进行噪声整形。对于误差反馈结构，多bit量化器的设计及量化误差的获得相当简单，不需要任何硬件消耗。如若选用5bit的量化器，其对带内量化噪声的压缩可以高达43dB以上。

为了取得良好的噪声整形性能，本发明选用4阶噪声整形函数。为了减少高频整形噪声能量，从而使频率合成器环路有更好的噪声性能，从而更有利于简化频率合成器环路滤波器的设计，在噪声传递函数中加入了两个单位圆内的极点得到式(1)的环路滤波器传递函数

$H=\frac{{3Z}^{-1}(1-{0.5Z}^{-1})(1-\frac{4}{3}{Z}^{-1}+\frac{2}{3}{Z}^{-2})}{1-Z^{-1}+{0.5Z}^{-2}}---\left(1\right)$

环路滤波器传递函数的实现结构图见图2所示。它是一个直接II型的二阶IIR滤波器规范节11和一个二阶FIR滤波器12串联而成。其传递函数分别如下所示

$H_{\mathrm{IIR}}=\frac{1-\frac{4}{3}{Z}^{-1}+\frac{2}{3}{Z}^{-2}}{1-Z^{-1}+0.5Z^{-2}}---\left(2\right)$

H_FIR＝3Z^-1(1-0.5Z^-1)          (3)

对二阶FIR滤波器，实现相对简单。对于二阶IIR规范节的实现，由于有非2幂次系数乘法运算，常规的系数相乘方法实现需要大的硬件消耗。如果将系数近似为2的幂指数形式，虽然节省了硬件，但会使环路的噪声整形性能变差。本发明采用CSD方法对滤波器系数进行编码，并对各系数表示的相同项进行优化，从而可以用更小的硬件消耗实现更好的系统性能。

附图说明

图1误差反馈结构的原理图。

图2环路滤波器传递函数实现的结构框图。

图3误差反馈结构的Δ∑调制器实现原理图。

图4二阶IIR滤波器节的结构框图。

图5二阶IIR滤波器节VLSI实现框图。

图6二阶FIR滤波器直接型实现的结构框图。

图7二阶FIR滤波器VLSI实现框图。

图8Δ∑调制器在分数-N频率合成器中的应用框图。

图中标号：10为环路滤波器H，11为二阶IIR滤波器节，12为二阶FIR滤波器，13为本发明的高阶Δ∑调制器，14为频率合成器的多模除法器，15为频率合成器的鉴频鉴相器，16为频率合成器的环路滤波器，17为频率合成器的压控振荡器。

具体实施方式

采用4阶噪声整形函数，噪声传递函数为(1)式所示，环路滤波器传递函数的实现结构图如图2所示，它由一个直接II型的二阶IIR滤波器规范节11和一个二阶FIR滤波器12串联而成，其传递函数分别如式(2)和式(3)。

Δ∑调制器的实现原理图如图3所示。其中，量化器出来的11位的量化噪声经环路滤波器10后，得到14位输出，此输出与11位的调制器的输入相加，得到15位的结果，此结果的高5位直接作为调制器的输出，低10位数再加上第11位的零作符号位，得到了量化误差的负值，此值即为环路滤波器10的输入。

IIR滤波器节11的结构图如图4所示。其中，输入与反馈结果相加得到中间结果，此结果先后经二个延迟单元得到的输出与传递函数中分母的第二个与第三个系数相乘，反馈回去与输入相加重新作为中间结果；延迟单元的输出与传递函数中分子的第二个与第三个系数相乘的结果与中间结果相加，就得到滤波器节11的输出。

采用CSD方法表示的IIR滤波器节11系数为：a_i＝a_i0a_i1a_i2...a_i(m-1)，如下表1所示，

表1.滤波器系数的CSD表示

上表的第一行为IIR滤波器节11的分子的第一个系数表示，第二行为经过一个delay后的第二个系数表示，第三行为经过二个delay后的第三个系数表示。第四行为经过一个delay后的IIR滤波器节11的分母的第二个系数表示，第五行为经过二个delay后的第三个系数表示。

令结构图4中的输入为x，输出为y，中间结果为y′。用y′[-i]＞＞j表示y′经过i个delay并右移j位后的输出；并令：

w＝y′[-1]-y′[-2]＞＞1

经过共同项的化简合并得到最后的IIR滤波器节11实现表达式为(此即为系数优化的表达式)：

y＝x-(w＞＞2+w＞＞4+w＞＞4+w＞＞6+w＞＞8+w＞＞10)        (4)

IIR滤波器节11的最后VLSI(大规模集成)实现结构框图如图5所示。其中，输入与反馈回来的中间结果相加，送入两级延迟单元。第一个延迟单元的输出与第二个延迟单元的输出右移一位的输出相减得到中间结果。右移操作只要延迟单元与加法单元之间连线的改变，不需要硬件消耗。右移8位与右移10位的加法运算用5位全加器完成，右移4位与右移6位的加法运算用9位全加器完成。它们的输出用10位全加器实现。其输出与右移2位的加法运算用11位全加器完成。此结果与输入作减法得到IIR滤波器节11的最终输出。

二阶FIR滤波器12的直接型实现框图见图6所示。其中，输入经第一个延迟单元的输出与第二个延迟单元的乘以系数-1/2的输出相加，得到的中间结果再乘以系数3得输出。

二阶FIR滤波器12的最后VLSI的实现框图如图7所示。其中，输入经第一个延迟单元的输出与第二个延迟单元的输出右移一位的输出相减得到中间结果。此结果与其左移一位的结果相加。左移需要将结果扩充一位，末位补零。输入为12位，最后的输出为14位。

采用本发明的CSD实现方法和误差反馈结构设计而成的5-位4-阶Δ∑调制器在分数-N频率合成器中的应用框图如图8所示。其中，11位的信道选择控制字送入Δ∑调制器13中，产生5位的输出用于控制频率合成器中的多模除法器14，多模除法器14的输出与参考时钟送入鉴频鉴相器15进行相位比较，产生相位误差信号，经过低通滤波器16滤除高频成分后，得到的表示相位误差信息的直流电压控制压控振荡器17，使压控振荡器17的输出频率稳定在所需的频率上。

Claims (3)

1.一种采用CSD方法实现的误差反馈型高阶Δ∑调制器，由环路滤波器和量化器组成，其特征在于Δ∑调制器采用误差反馈结构，对环路滤波器系数编码采用带符号规范数(CSD)表示方法，并对系数表示的共同项之间进行了优化；其中，

所说的误差反馈结构是将输入与经过环路滤波器H整形后的反馈噪声信号相加，得到量化器输入值，此值与Δ∑调制器输出相减得量化误差的负值，它通过H再进行整形；与输入相加进行噪声整形；

所说的环路滤波器采用下述滤波器传递函数：

$H=\frac{3Z^{-1}(1-{0.5Z}^{-1})(1-\frac{4}{3}{Z}^{-1}+\frac{2}{3}{Z}^{-2})}{1-Z^{-1}+0.5Z^{-2}}---\left(1\right)$

2.根据权利要求1所述的调制器，其特征在于所说的环路滤波器传递函数由一个直接II型二阶IIR滤波器规范节和一个二阶FIR滤波器串联实现。

3.根据权利要求2所述的调制器，其特征在于所说的II R二阶滤波器节的实现表达式为：

y＝x-(w＞＞2+w＞＞4+w＞＞4+w＞＞6+w＞＞8+w＞＞10)       (4)

其中，x为输入，y为输出，w＝y′[-1]-y′[-2]＞＞1，这里y`为中间结果，y`[-i]＞＞j表示y`经过i个延时并右移j位后的输出。

Images