KR19980054467A

KR19980054467A - 데시메이션(Decimation) 필터

Info

Publication number: KR19980054467A
Application number: KR1019960073630A
Authority: KR
Inventors: 이상철
Original assignee: 김영환; 현대전자산업 주식회사
Priority date: 1996-12-27
Filing date: 1996-12-27
Publication date: 1998-09-25
Also published as: US5909383A; JPH10200916A

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야

데시메이션 필터

2. 발명이 해결하고자 하는 기술적 과제

종래 4:2:2 포맷의 영상신호를 4:2:0 포맷의 영상신호로 변환하는 2단 유한충격응답 필터에서 2개의 승산기를 이용하기 때문에 발생하는 시스템의 복잡도가 증가하고 속도가 늦다는 문제점을 해결하고자 한 것임.

3. 발명의 해결방법의 요지

4:2:0 포맷의 영상신호(x(n))에 다시 그 영상신호(x(n))를 가산하는 제1가산기(30)와; 상기 영상신호(x(n))를 수직 방향으로 소정시간 지연(x(n-1))시키는 지연기(40)와; 상기 입력 영상신호(x(n))와 상기 지연기(40)의 출력신호(x(n-1))를 가산하는 제2가산기(50)와; 상기 제1가산기(30)의 출력신호(2x(n))와 상기 제2가산기(50)의 출력신호(x(n)+x(n-1))를 가산하는 제3가산기(60)와; 상기 제3가산기(60)의 출력신호(3x(n)+x(n-1))를 소정 비트 시프트시켜 4:2:0 포맷의 영상신호(y(n))를 출력시키는 비트 시프트기(70)로 이루어짐을 특징으로 한 것이다.

4. 발명의 중요한 용도

4:2:2 포맷의 영상신호를 4:2:0 포맷의 영상신호로 변환하는 장치에 적용되는 것임.

Description

데시메이션(Decimation) 필터

일반적으로, 고화질 티브이(HDTV) 등에 사용되는 디지털 입력 영상은 텔레비젼 표준기구(SMPTE260M : Society of Motion Picture and Television Engineers)의 규격에 따른다. 이러한 텔레비젼 표준기구에서 휘도신호 Ey와 색차신호 Epb/Epr은 각각 74.25㎒, 37.125㎒로 전송된다. 따라서 휘도와 색차신호는 MPEG-2 규격에 따른다면 4:2:2 비율로 구성되어 있다고 볼 수 있다.

일반적으로 영상정보의 데이터 양을 줄이기 위하여 인간의 시각 특성이 색차성분에 둔감한 점을 이용하는데, 이때 주로 휘도와 색차신호를 4:2:0 비율로 사용하게 된다. 4:2:2 비율의 영상신호를 4:2:0의 신호로 변환하기 위해서는 색차성분에 대하여 화면의 수직방향으로 데시메이션이 이루어져야 한다. 이 데시메이션 과정에는 영상신호의 다운샘플링 과정에서 발생하는 Aliasing 효과를 줄이기 위해서 필터를 사용한다.

색차신호의 데시메이션을 하드웨어로 구현할 때 많이 사용되는 것이 유한충격응답(FIR : finite impulse response) 필터이다.

이러한 유한충격응답 필터를 이용한 일반적인 SMPTE260M신호의 인터페이스장치가 첨부된 도면 도 1에 도시되었다.

이에 도시된 바와 같이, 입력되는 SMPTE260M신호를 TTL신호로 변환하고 제어신호를 생성하는 ECL(이미터 결합 논리회로)/TTL(트랜지스터-트랜지스터 논리회로) 변환부(10)와, 상기 ECL/TTL 변환부(10)에서 출력되는 제어신호에 따라 4:2:2 포맷의 영상신호를 4:2:0 포맷의 영상신호로 변환시키는 영상신호 포맷 변환부(20)로 구성되었다.

이와 같이 구성된 SMPTE260M신호 인터페이스장치는, 먼저 SMPTE260M신호를 ECL/TTL 변환부(10)에서 4:2:2의 영상 포맷을 갖는 TTL 레벨로 변환을 시키게 되고, 동시에 이를 제어할 수 있도록 하는 제어신호를 발생시킨다.

그러면 영상신호 포맷 변환부(20)는 상기 ECL/TTL 변환부(10)에서 얻어지는 제어신호에 따라 4:2:2 포맷의 영상신호를 4:2:0 포맷의 영상신호로 변환을 시키게 되고, 그 4:2:0 포맷의 영상신호를 제어할 수 있는 제어신호를 발생하게 된다.

상기와 같이 4:2:2 포맷의 영상신호를 4:2:0 포맷의 영상신호로 변경하는 것을 데시메이션이라고 하며, 이를 위해 종래에는 도 2와 같은 2단 FIR 필터를 이용하였다.

이에 도시된 바와 같이, 입력신호(x(n))에 임의의 곱셈계수를 승산하는 제1승산기(21)와, 상기 입력신호를 소정시간 지연(x(n-1))시키는 지연기(22)와, 그 지연기(22)에서 출력되는 신호에 임의의 곱셈계수를 승산하는 제2승산기(23)와, 상기 제1 및 제2승산기(21)(23)에서 각각 출력된 신호를 가산하여 출력하는 가산기(24)로 구성되었다.

이와 같이 구성된 종래 2단 FIR 필터는, 먼저, 제1승산기(21)에서 도 3의 (A)와 같은 4:2:2 포맷의 색차신호(x(n))에 곱셈계수 0.75를 승산하게 되고, 지연기(22)에서는 그 색차신호(x(n))를 수직 방향으로 소정시간 지연시켜 지연된 4:2:2 포맷의 색차신호(x(n-1))를 출력시키게 된다.

그러면 제2승산기(23)에서 상기 수직 방향으로 지연된 색차신호(x(n-1))에 곱셈계수 0.25를 승산하게 되고, 이렇게 제1 및 제2승산기(21)(23)에서 각각 얻어지는 색차신호를 가산기(24)에서 가산하여 도 3의 (B)와 같이 4:2:0의 포맷을 갖는 색차신호(y(n))로 변환을 하게 된다.

이를 수식으로 표현하면, y(n) = 0.75x(n) + 0.25x(n-1)이 된다.

상기에서, y(n)은 4:2:0 포맷의 색차신호이고, x(n)은 4:2:2 포맷의 색차신호이고, x(n-1)은 수직 방향으로 지연된 4:2:2 포맷의 색차신호이다.

그러나 상기와 같이 영상신호 포맷을 변환하는 종래의 2단 유한충격응답 필터는 2개의 승산기를 이용하므로 시스템의 복잡도가 증가하고 속도가 늦다는 문제점이 있었다.

따라서 본 발명은 상기와 같은 종래 기술의 제반 문제점을 해결하기 위해서 제안된 것으로서, 본 발명의 목적은 기존의 4:2:2 영상신호를 4:2:0의 신호로 변환하기 위해서 사용하는 2단 유한충격응답(FIR) 필터를 2개의 덧셈기와 시프터를 이용한 데시메이션 필터로 대치하여 시스템의 복잡도와 속도를 개선토록 한 데시메이션 필터를 제공하는데 있다.

이러한 본 발명의 목적을 달성하기 위한 기술적인 수단은, 4:2:0 포맷의 영상신호에 다시 그 영상신호를 가산하는 제1가산기와;

상기 영상신호를 수직 방향으로 소정시간 지연시키는 지연기와;

상기 입력 영상신호와 상기 지연기의 출력신호를 가산하는 제2가산기와;

상기 제1가산기의 출력신호와 상기 제2가산기의 출력신호를 가산하는 제3가산기와;

상기 제3가산기의 출력신호를 소정 비트 시프트시켜 4:2:0 포맷의 영상신호를 출력시키는 비트 시프트기로 이루어진다.

이하, 본 발명의 작용 및 효과를 설명하면 다음과 같다.

도 1은 일반적인 SMPTE260M신호 인터페이스장치 블록 구성도,

도 2는 종래 SMPTE260M신호 인터페이스장치에 적용되는 2단 유한충격응답(FIR) 필터의 구성도,

도 3의 (A)는 4:2:2 포맷의 휘도, 색차신호 구성도,

(B)는 4:2:0 포맷의 휘도, 색차신호 구성도,

도 4는 본 발명에 의한 데시메이션(Decimation) 필터의 구성도.

*도면의 주요부분에 대한 부호의 설명*

30, 50, 60 : 제 1 내지 제 3 가산기

40 : 지연기70 : 비트 시프트기

도 4는 본 발명에 의한 데시메이션 필터의 구성도이다.

이에 도시된 바와 같이, 4:2:0 포맷의 영상신호(x(n))에 다시 그 영상신호(x(n))를 가산하는 제1가산기(30)와, 상기 영상신호(x(n))를 수직 방향으로 소정시간 지연(x(n-1))시키는 지연기(40)와, 상기 입력 영상신호(x(n))와 상기 지연기(40)의 출력신호(x(n-1))를 가산하는 제2가산기(50)와, 상기 제1가산기(30)의 출력신호(2x(n))와 상기 제2가산기(50)의 출력신호(x(n)+x(n-1))를 가산하는 제3가산기(60)와, 상기 제3가산기(60)의 출력신호(3x(n)+(x(n-1))를 소정 비트 시프트시켜 4:2:0 포맷의 영상신호(y(n))를 출력시키는 비트 시프트기(70)로 구성되었다.

이와 같이 구성된 본 발명에 의한 데시메이션 필터의 작용을 설명하면 다음과 같다.

먼저, 제1가산기(30)는 4:2:0 포맷으로 입력되는 영상신호(x(n))에 다시 그 영상신호(x(n))를 가산하여 2x(n)를 출력시키게 되고, 지연기(40)는 상기 입력 영상신호(x(n))를 수직 방향으로 소정시간 지연(x(n-1))시켜 출력하게 된다.

아울러 제2가산기(50)는 상기 입력 영상신호(x(n))와 상기 지연기(40)의 출력신호(x(n-1))를 가산하게 되고, 제3가산기(60)는 상기 제1가산기(30)의 출력신호(2x(n))와 상기 제2가산기(50)의 출력신호(x(n)+(x(n-1))를 가산하여 3x(n)+x(n-1) 신호를 출력시키게 된다.

이와 같은 출력신호를 비트 시프트기(70)는 오른쪽으로 2비트 시프트시켜 4:2:0 포맷의 영상신호(y(n) = {3x(n) + x(n-1)} / 4)를 출력시키게 되는 것이다.

이상에서 상세히 설명한 바와 같이 본 발명은 4:2:2 포맷의 영상신호를 4:2:0 포맷의 영상신호로 데시메이션하는 필터를 가산기와 비트 시프트기로 구성함으로써 시스템의 구조를 간단히 하면서도 데이터 전송속도를 증가시킬 수 있는 효과가 있다.

본 발명은 데시메이션(Decimation) 필터에 관한 것으로, 특히 기존의 4:2:2 포맷의 영상신호를 4:2:0 포맷의 영상신호로 변환하기 위해서 사용하는 2단 유한충격응답(FIR) 필터를 덧셈기와 시프터를 이용한 데시메이션 필터로 대치하여 시스템의 복잡도와 속도를 개선토록 한 데시메이션 필터에 관한 것이다.

Claims

4:2:2 포맷의 영상신호를 4:2:0 포맷의 영상신호로 변환하는 장치에 있어서,

상기 4:2:0 포맷의 영상신호(x(n))에 다시 그 영상신호(x(n))를 가산하는 제1가산기(30)와;

상기 영상신호(x(n))를 수직 방향으로 소정시간 지연(x(n-1))시키는 지연기(40)와;

상기 입력 영상신호(x(n))와 상기 지연기(40)의 출력신호(x(n-1))를 가산하는 제2가산기(50)와;

상기 제1가산기(30)의 출력신호(2x(n))와 상기 제2가산기(50)의 출력신호(x(n)+x(n-1))를 가산하는 제3가산기(60)와;

상기 제3가산기(60)의 출력신호(3x(n)+x(n-1))를 소정 비트 시프트시켜 4:2:0 포맷의 영상신호(y(n))를 출력시키는 비트 시프트기(70)로 구성된 것을 특징으로 하는 데시메이션 필터.
제 1 항에 있어서, 상기 비트 시프트기(70)는 상기 제3가산기(60)의 출력신호를 오른쪽으로 2비트 시프트시키는 것을 특징으로 하는 데시메이션 필터.