JPS6346881A

JPS6346881A - デジタル輪郭補正回路

Info

Publication number: JPS6346881A
Application number: JP61190903A
Authority: JP
Inventors: Takahito Katagiri; 片桐　孝人; Kiyoyuki Kawai; 清幸川井
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1986-08-14
Filing date: 1986-08-14
Publication date: 1988-02-27

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［発明の目的］（産業上の利用分野）この発明は、テレビジーン信号筑理ンステムに使用され
るデジタル輪郭補正回路に［■する。

（従来の技術）近年、デジタル集積回路の高集積化、高速化。

低Ｇ’、Ｋ　感化に伴いテレビジョン受像機においても
、その信号処理のデジタル化が普及しつつある。このデ
ジタル化により、付加機能の充実、更には従来のアナロ
グ回路技術では不可能であった画質改善が可能とｔった
。このような画質改−善の１つに、画（象の輪郭補正が
あげられる。一般に、歓送されるテレビジョン画像信号
は、その伝送路の帯域１１．す限により、画像の広域成
分が失われる。従っていかに高解像度のカメラ、テレビ
ジョンモニタを使用しても上述した帯域制限により、画
像全体のぼけ感が生じるが、特に画像の輪郭部にはなは
だしい。このぼけ感を減少させ、くっきり写しだす技術
が輪郭補正であり、デジタル回路技術により効果的に達
成される。

第３図は、従来の輪郭補正回路を示している。

端子１には、デジタル化された画像信号Ｓ１が供給され
る。画像信号Ｓ１は、輪郭検出回路２．１サンプル分の
遅延量を有した単位遅延素子３および加算器５に供給さ
れる。単位遅延素子３の出力Ｓ２は単位遅延索子４と加
算器９に供給される。

１１１位遅延素子４の出力Ｓ３は、加算器５に供給され
る。加算器５の出力は、乗算器６でｌ／２倍され、信号
Ｓ４として減算器７に供給される。減算器７では、信号
Ｓ４と８２の減算処理が行われ、輪郭部強調のための高
域成分信号Ｓ５を得る。この信号Ｓ５は、乗算器８にお
いて輪郭検出回路２からの輪郭部検出信号Ｓ６により利
得制御を受けて、信号Ｓ７として加算器９に供給される
。したがって、この加算器９では、信号Ｓ２と８７の加
算が行われ、高域の強調された輪郭補正ビデオ信号Ｓ８
を得、これを出力端子１０に導出する。

輪郭検出回路２は、信号利得の平坦部における不要な雑
音増加を防止するために乗算器８の乗算係数Ｋを制御す
る信号を発生する回路である。輪郭検出回路２は、単位
遅延素子２１．減算器２２゜絶対値回路２３．比較器２
４で構成される。減算器２２からは、差分出力Ｓ９が得
られ、その絶対値が絶対値回路２３でとられる。この絶
対値回路２３の出力信号ＳＩＯは比較器２４に供給され
、設定値ＲＥと比較され、設定値ＲＥを越えるか否かを
示す信号、つまり輪郭検出信号Ｓ６を得る。

信号Ｓ１０が、設定値ＲＥを越えた場合は、輪郭部分で
あるとし、越えない場合は輪郭部分でないものとする。

第４図は、上記の回路による輪郭補正動作をサンプルデ
ータの変化で示す図である。第４図のＡは、入力画像信
号Ｓ１を示しているが、サンプル遅延分を除けば、信号
Ｓ２．Ｓ３は同じ形である。

この信号Ａは、輝度レベルが低から高レベルにステップ
状に変化する輪郭部を示しているが、前述したように帯
域制限のために応答が急峻ではなくなっている。第３図
において、乗算器６の計数を１／２１輪郭部分で乗算器
８の計数を１とした場合の出力信号Ｓ７を表わしたのが
、第４図のＢである。

第４図のＡのサンプルａ１〜ａ６の部分は、画像の輪郭
部であるという判断が得られ、他の部分は輪郭部分でな
いとの判断が得られるから、第４図のＢのｂｉは、次の
式により表わされる。

ｂｊ−ａｉ　−ｆａ（１−１）＋ａ（ｉ＋ｌ）ｌ　／２
（ａｌか輪郭部である場合）ｂｉ−０（ａｌが輪郭部でない場合）よって加算器９においては、第４図のＡの信号と第４図
のＢの信号とが加算され、第４図のＣの信号となる。

（発明が解決しようとする問題点）上記従来の回路ではその高域部分を強調して出力するこ
とで、画像のぼけ感を減少させている。

しかしこの手段では、本質的な改善が全くなされていな
い。例えば、第４図のＣにおいて、ダイナミックレンジ
が０１のレベルから０７であった場合、サンプルｃ３と
０６はダイナミックレンジを完全にオーバージている。

このためこのサンプルｃ３とｃ６はクリップを受けて、
ｃ３はｃｌのレベルにまたｃ６はｃｌのレベルならざる
を得ない。

このような場合には、元の第４図のＡの信号と変わらな
くなってしまう。このようなりリップを避けるためには
、輪郭補償回路の入力ダイナミックレンジに対し、出力
ダイナミックレンジを大きくする必要があるが、これを
行なうとハードウェアの増大を招くことになる。また上
述のクリップという問題が解決されたとしても、サンプ
ルｃ３゜ｃ６にあられれるオーバーシュート、アンダー
シュートはテレビジョン画面上ではリンギングとなり不
自然さを伴うという問題がある。

そこでこの発明は、伝送路の帯域制限により生じる画像
の輪郭ぼけを、不自然感を生じないように、しかもハー
ドウェアの増大を生じることなく実現しうる輪郭補正回
路を提供することを目的とするものである。

［発明の構成］（問題点を解決するための手段）この発明は、入力デジタル信号を微分する１次差分演算
回路、この回路の出力の絶対値をとる絶対値回路、この
絶対値回路の出力を微分する２次差分回路２　この２次
差分回路の出力を入力とする非線形入力出力特性回路か
ら成る輪郭部検出回路と、前記デジタル信号と、前記輪
郭部検出回路の出力とが供給される記憶手段と、前記記
憶手段の出力をデジタルアナログ変換する手段と、クロ
ックを入力とし位相の異なる複数のクロックを作成する
手段と、前記記憶手段の書込みアドレス発生器には前記
複数位相クロックのうち中間位相のクロックを選択して
供給し、前記デジタルアナログ変換器及び前記記憶手段
の読み出しアドレス発生器には、前記記憶手段の出力が
零の場合に前記複数位相のクロックの中間位相のクロッ
クを選択し、前記記憶手段の出力が大きくなるにつれて
前記複数位相のうち位相の遅れたものを順次選択し、逆
に前記記憶手段の出力が小さくなるにつれて前記段数位
相のうち位相の進んだものを順次選択して供給するセレ
クタとを備えるものである。

（作用）上記の手段により、画像信号の差分値の絶対値とさらに
この絶対値の差分値を作り画像の輪郭部を検出すること
ができ、この輪郭部を示す信号により、入力デジタル信
号のデータレートの変１週、つまり画像輪郭部分におい
てはサンプルが時間軸方向に圧縮された形で得られるよ
うにすることで、輪郭補正をダイナミックレンジ内で行
なうとともに、かつハードウェアの増大もなく実現でき
る。

（実施例）以下この発明の実施例を図面を参照して説明する。

第１図はこの発明の一実施例であり、入力端子３１には
デジタル画像信号Ｄ１が供給される。このデジタル画像
信号Ｄ１は、単位遅延素子３２に供給されるとともに減
算器３３に人力される。この減算器３３では、単位遅延
素子３２の出力信号Ｄ２と、入力側の信号Ｄ１との減算
処理をおこない１次差分信号Ｄ３を得る。この信号Ｄ３
は、絶対値回路３４に入力され、その絶対値信号Ｄ４に
変換される。この絶対値信号Ｄ４は、単位遅延素子３５
と減算器３６に供給される。この減算器３６では、信号
Ｄ４と単位遅延素子３５からの出力信号Ｄ５との減算処
理を行ない、２次差分信号Ｄ６を得る。

この２次差分信号Ｄ６は、ノイズ除去メモリ（ＲＯＭ）
３７において不感帯特性を与えられ、信号Ｄ７としてメ
モリ（ＲＡＭ）３８．３９のデータ入力部に供給される
。またこのＲＡＭ３８゜３９のデータ入力部には、画像
信号Ｄ１が遅延回路４０で時間調整を受けて供給されて
いる。

ＲＡＭ３８．３９は、例えば１水平期間ごとに交互に書
込み、読み出しが行われる。このときの書込みアドレス
、読み出しアドレスは、書込みアドレス発生器４１．読
み出しアドレス発生器４２で発生される。セレクタ４３
は、いずれか一方のＲＡＭに書込みアドレス、他方に読
み出しアドレスを供給するもので、端子４８からの外部
切換え信号ＳＷによりその供給先を切換える。

ＲＡＭ３８から読み出された２次差分信号信号Ｄ８はセ
レクタ４４に供給され、デジタル画像信号Ｄ９はセレク
タ４５に供給される。またＲ　Ａ　Ｍ３つから読み出さ
れた２次差分信号信号ＤＩＯはセレクタ４４に供給され
、デジタル画像信号Ｄｌｌはセレクタ４５に供給される
。このセレクタ４４．４５も先の端子４８からの切換え
信号ＳＷにより、いずれか一方のＲＡ　Ｍからの信号を
選択して導出する。

セレクタ４５の出力信号Ｄ１２は、デジタルアナログ変
換器４６に供給され、輪郭補正された画像信号Ｄ１Ｂと
して出力端子４７に導出される。

一方セレクタ４４の出力信号Ｄ　１．４は、２次差分信
号であり、これは、セレクタ５０の制御端子に供給され
る。

セレクタ５０は、位相の異なる複数のクロックの中から
、制御信号（２次差分信号）に応じてぃずれか１つのク
ロックを選択しこれを、読み出しアドレス発生器４２の
クロック入力端子に供給するとともに、デジタルアナロ
グ変換器４６のクロック入力端子に供給する。複数のク
ロックは、クロック入力端子５１に供給されるクロック
ＣＫが、直列接続された遅延素子５］−１〜５］ｎに供
給されることにより作られる。各遅延素子５１１〜５１
　ｎの人力部、出力部のクロックは、セレクタ５０に供
給されている。さらに、複数位相のクロックの内、例え
ば中心の位を目位置のクロックは、前記書込みアドレス
発生器４１のクロックとして用いられている。

この発明は上記のように構成されるもので、以下第２図
を参照して、輪郭補正動作を説明する。

第２図の２ａは、デジタル画像信号Ｄ１の輪郭部のサン
プリングデータを示しており、帯域制限により輪郭部が
鈍っている。２ｂはこの部分の〕久方分信号である。ま
た２ｃは、ＲＯＭ　３７の出力信号およびセレクタ４４
の出力２次差分信号に相当する。

セレクタ５０は、この２次差分信号が大きくなるとその
大きさに応じて、位相の遅れたクロックを選択してこれ
を、読み出しアドレス発生器４２およびデジタルアナロ
グ変換器４６にクロックとして供給する。逆に２次差分
信号が小さくなるとそれに応じて、位相の進んだクロッ
クを選択してこれを、読み出しアドレス発生器４２およ
びデジタルアナログ変換器４６にクロックとして供給す
る。従って、図示の例の場合、２ｄに示すようにクロッ
ク位相が変調される。この結果、出力画像信号の輪郭部
２ｅは、図のように輪郭部が急峻な変化となり、画像輪
郭を鮮明にすることができる。

上記したこの発明は、従来のように単なる高域強調では
ないのでオーバーシュート、アンダーンユートという現
象を生じない。この回路は所定のビットの範囲内で、輪
郭部信号の急峻な変化を生じさせることができる。

（発明の効果）以上説明したようにこの発明は、伝送路の帯域制限によ
り生じる画像の輪郭ぼけを、不自然感を生じないように
、しかもハードウェアの増大を生じることなく実現しう
る輪郭補正回路を提供することができる。

【図面の簡単な説明】

第１図はこの発明の一実施例を示す回路図、第２図はこ
の発明の詳細な説明するのに示したタイムチャート、第
３図は、従来のデジタル輪郭補正回路を示す図、第４図
は第３図の回路を説明するのに示（またタイムチャート
である。３２．３５・・単位遅延素子、３４・・・絶対値回路、
３３．３６・・減算器、３７・・・ＲＯＭ、３８．３９
・・・ＲＡ　Ｍ、４１・・書込みアドレス発生器、４２
・・・、況み出しアドレス発生器、４３，４４，４５゜
５０・・・セレクタ、４６・・デジタルアナログ変換器
。出願人代理人　弁理士　鈴江武彦ｏ　　　　　　　　。１　；’ｉＪＡ　４ｔ　ｊ＊’；　ｓ　８１に’Ｉ　ｊ
ｆ。２ｄ　　　ｉ　　＋　　＋　　＋　　ｊ　　ｊＪＩ　　
ｉ　　ｊ　　＋　　＋　　＋○ ２８　　。。。。・　。ム７Ｊヂ′−夕第２図

Claims

【特許請求の範囲】

入力デジタル信号を微分する１次差分回路、この回路の
出力の絶対値をとる絶対値回路、この絶対値回路の出力
を微分する２次差分回路、二の２次差分回路の出力を入
力とする非線形入力出力特性回路から成る輪郭部検出回
路と、前記デジタル信号と、前記輪郭部検出回路の出力
とが供給される記憶手段と、前記記憶手段の出力をデジ
タルアナログ変換する手段と、クロックを入力とし位相
の異なる複数のクロックを作成する手段と、前記記憶手
段の書込みアドレス発生器にはクロックとして前記複数
位相クロックのうち中間位相のクロックを選択して供給
し、前記デジタルアナログ変換器のクロック及び前記記
憶手段の読み出しアドレス発生器のクロックとしては、
前記記憶手段の出力が零の場合に前記複数位相のクロッ
クの中間位相のクロックを選択し、前記記憶手段の出力
が大きくなるにつれて前記複数位相のうち位相の遅れた
ものを順次選択し、逆に前記記憶手段の出力が小さくな
るにつれて前記複数位相のうち位相の進んだものを順次
選択して供給するセレクタとを具備したことを特徴とす
るデジタル輪郭補正回路。