KR970004841B1 - 횡형 도전변조형 엠오에스에프이티 - Google Patents
횡형 도전변조형 엠오에스에프이티 Download PDFInfo
- Publication number
- KR970004841B1 KR970004841B1 KR1019890017432A KR890017432A KR970004841B1 KR 970004841 B1 KR970004841 B1 KR 970004841B1 KR 1019890017432 A KR1019890017432 A KR 1019890017432A KR 890017432 A KR890017432 A KR 890017432A KR 970004841 B1 KR970004841 B1 KR 970004841B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- drain
- conductive
- type
- cathode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
- H10D30/65—Lateral DMOS [LDMOS] FETs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
- H10D30/0281—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of lateral DMOS [LDMOS] FETs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/601—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs
- H10D30/603—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs having asymmetry in the channel direction, e.g. lateral high-voltage MISFETs having drain offset region or extended drain IGFETs [EDMOS]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
- H10D62/149—Source or drain regions of field-effect devices
- H10D62/151—Source or drain regions of field-effect devices of IGFETs
- H10D62/152—Source regions of DMOS transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
- H10D62/351—Substrate regions of field-effect devices
- H10D62/357—Substrate regions of field-effect devices of FETs
- H10D62/364—Substrate regions of field-effect devices of FETs of IGFETs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions
- H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
- H10D64/251—Source or drain electrodes for field-effect devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions
- H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
- H10D64/311—Gate electrodes for field-effect devices
- H10D64/411—Gate electrodes for field-effect devices for FETs
- H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
Landscapes
- Bipolar Transistors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
Description
Claims (21)
- 반도체웨이퍼(1,2,17)와, 이 반도체웨이퍼(1,2,17)의 표면영역에 선택적으로 형성된 제1도전형의 베이스층(7a,7b), 이 제1도전형의 베이스층(7a,7b)의 표면영역에 선택적으로 형성된 제2도전형의 소오스층(9), 상기 반도체웨이퍼(1,2,17)에 선택적으로 형성된 제2도전형의 베이스층(3,4), 이 제2도전형의 베이스층(3,4)의 표면영역에 형성된 제1도전형의 드레인층(8), 상기 소오스층(9)과 제2도전형의 제이스층(3,4)간에 끼워진 제1도전형의 베이스층(7a,7b)의 표면영역상에 형성된 게이트절연막(5), 이 게이트절연막(5)상에 형성된 게이트전극(6), 상기 소오스층(9)과 제1도전형의 베이스층(7a,7b)에 동시에 접속된 소오스전극(10), 상기 드레인층(8)에 접속된 드레인전극(11), 상기 반도체웨이퍼(1,2,17)의 표면영역에 상기 제2도전형 베이스층(3,4)과 인접되게 형성된 제2도전형 캐소드층(13,14), 상기 드레인전극(11)과 동전위로 설정되어 있으면서 상기 캐소드층(13,14)에 접속된 캐소드전극(15)을 구비하여 구성된 것을 특징으로 하는 횡형 도전변조형 MOSFET.
- 반도체웨이퍼(1,2)와, 이 반도체웨이퍼(1,2)의 표면영역에 선택적으로 형성된 제1도전형의 베이스층(7a,7b), 이 제1도전형의 베이스층(7a,7b)의 표면영역에 선택적으로 형성된 제2도전형의 소오스층(9), 상기 반도체웨이퍼(1,2)에 선택적으로 형성된 제2도전형의 베이스층(3,4), 이 제2도전형의 베이스(3,4)의 표면영역에 형성된 제1도전형의 드레인층(8), 상기 소오스층(9)과 제2도전형의 베이스층(3,4)간에 끼워진 제1도 전형의 베이스층(7a,7b)의 표면 영역상에 형성된 제1게이트절연막(5), 이 제1게이트절연막(5)상에 형성된 제1게이트전극(6), 상기 소오스층(9)과 제1도전형의 베이스층(7a,7b)에 동시에 접속된 소오스전극(10), 상기 드레인층(8)에 접속된 드레인전극(11), 상기 반도체웨이퍼(1,2)의 표면영역에 상기 제2도전형의 베이스층(3,4)과 인접되게 형성된 제2도전형의 캐소드층(13,14), 상기 드레인전극(11)과 동전위로 설정되어 있으면서 상기 캐소드층(13,14)에 접속된 캐소드전극(15), 상기 드레인층(8)과 캐소드층(13,14)간에 끼워진 제2도전형의 베이스층(3,4)의 표면 영역상에 형성된 제2게이트절연막(22), 이 제2게이트절연막(22)상에 형성된 제2게이트전극(23)을 구비하여 구성된 것을 특징으로 하는 횡형 도전변조형 MOSFET.
- 반도체웨이퍼(1,2)와, 이 반도체웨이퍼(1,2)의 표면영역에 선택적으로 형성된 제1도전형의 베이스층(7a,7b), 이 제1도전형의 베이스층(7a,7b)의 표면영역에 선택적으로 형성된 제2도전형의 소오스층(9), 상기 반도체웨이퍼(1,2)에 선택적으로 형성된 제2도전형의 베이스층(3,4), 이 제2도전형의 베이스층(3,4)의 표면영역에 형성된 제1도전형의 드레인층(8), 상기 소오스층(9)과 제2도전형의 베이스층(3,4)간에 끼워진 제1도전형의 베이스층(7a,7b)의 표면영역상에 형성된 제1게이트절연막(5), 이 제1게이트절연막(5)상에 형성된 제1게이트전극(6), 상기 소오스층(9)과 제1도전형의 베이스층(7a,7b)에 동시에 접속된 소오스전극(10), 상기 드레인층(8)과 상기 제2도전형의 베이스층(3,4)에 동시에 접속된 드레인전극(11), 상기 드레인층(8)과 이 드레인층(8)에 인접한 반도체웨이퍼(1,2) 부분간에 끼워진 제2도전형의 베이스층(3,4)의 표면영역에 형성된 제2게이트절연막(22), 이 제2게이트절연막(22)상에 형성된 제2게이트전극(23)을 구비하여 구성된 것을 특징으로 하는 횡형 도전변조형 MOSFET.
- 반도체웨이퍼(1,2)와, 이 반도체웨이퍼(1,2)의 표면영역에 선택적으로 형성된 제1도전형의 베이스층(7a,7b), 이 제1도전형의 베이스층(7a,7b)의 표면영역에 선택적으로 형성된 제2도전형의 소오스층(9), 상기 반도체웨이퍼(1,2)에 선택적으로 형성된 제2도전형의 베이스층(3,4), 이 제2도전형의 베이스층(3,4)의 표면영역에 형성된 제1도전형의 드레인층(8), 상기 소오스층(9)과 제2도전형의 베이스층(3,4)간에 끼워진 제1도전형의 베이스층(7a,7b)의 표면영역상에 형성된 제1게이트절연막(5), 이 제1게이트절연막(5)상에 형성된 제1게이트전극(6), 상기 소오스층(9)과 제1도전형의 베이스층(7a,7b)에 동시에 접속된 소오스전극(10), 상기 드레인층(8)과 상기 제2도전형의 베이스층(3,4)에 동시에 접속된 드레인전극(11), 상기 반도체웨이퍼(1,2)의 표면영역에 상기 제2도전형의 베이스층(3,4)과 인접되게 형성된 제2도전형의 캐소드층(13,14), 상기 드레인전극(11)과 동전위로 설정되어 있으면서 상기 캣소드층(13,14)에 접속된 캐소드전극(15), 상기 드레인층(8)과 상기 캐소드층(13,14)간에 끼워진 제2도전형의 베이스층(3,4)의 표면영역상에 형성된 제2게이트절연막(22), 이 제2게이트절연막(22)상에 형성된 제2게이트전극(23)을 구비하여 구성된 것을 특징으로 하는 횡형 도전변조형 MOSFET.
- 제1항에 있어서, 절연막(16)이 상기 드레인층(8) 및 상기 캐소드층(13,14)의 표면까지 확장되어 형성되어 있고, 상기 드레인전극(11)과 상기 캐소드전극(15)이 상기 절연막(16)상에 서로 일체화되어 형성되어 있는 것을 특징으로 하는 횡형 도전변조형 MOSFET.
- 제1항에 있어서, 상기 반도체웨이퍼는 반도체기판상에 형성된 유전체(19,20)에 의해 분할되고, 상기 횡형 도전변조형 MOSFET가 상기 반도체 웨이퍼를 분할함으로써 얻어진 반도체층에 형성된 것을 특징으로 하는 횡형 도전변조형 MOSFET.
- 제1항에 있어서, 상기 게이트전극은 제1링의 형태로 되어 있고, 상기 소오스층은 상기 제1링의 바깥쪽에 위치하며, 상기 드레인층은 상기 제1링의 안쪽에 위치하는 제2링의 형태로 되어 있고, 상기 캐소드층은 상기 드레인층의 안쪽에 위치하는 것을 특징으로 하는 횡형 도전변조형 MOSFET.
- 제1항에 있어서, 상기 게이트전극은 제1링의 형태로 되어 있고, 상기 소오스층은 상기 제1링의 안쪽에 위치하며, 상기 드레인층은 상기 제1링의 바깥쪽에 위치하고, 상기 캐소드층은 상기 드레인층의 바깥쪽에 위치하는 것을 특징으로 하는 횡형 도전변조형 MOSFET.
- 제8항에 있어서, 상기 제2게이트전극의 표면상에 절연막이 형성되어 있고, 이 절연막상에 상기 드레인전극과 캐소드전극이 일체화되어 형성된 것을 특징으로 하는 횡형 도전변조형 MOSFET.
- 제7항에 있어서, 상기 제2게이트전극이 상기 드레인층과 캐소드층간에 형성된 것을 특징으로 하는 횡형 도전변조형 MOSFET.
- 제2항에 있어서, 상기 반도체웨이퍼는 반도체기판상에 형성된 유전체(19,20)에 의해 분할되고, 상기 횡형 도전변조형 MOSFET가 상기 반도체 웨이퍼를 분할함으로써 얻어진 반도체층에 형성된 것을 특징으로 하는 횡형 도전변조형 MOSFET.
- 제2항에 있어서, 상기 케이트전극은 제1링의 형태로 되어 있고, 상기 소오스층은 상기 제1링의 바깥쪽에 위치하며, 상기 드레인층은 상기 제1링의 안쪽에 위치하는 제2링의 형태로 되어 있고, 상기 캐소드층은 상기 드레인층의 안쪽에 위치하는 것을 특징으로 하는 횡형 도전변조형 MOSFET.
- 제2항에 있어서, 상기 게이트전극은 제1링의 형태로 되어 있고, 상기소오스층은 상기 제1링의 안쪽에 위치하며, 상기 드레인층은 상기 제1링의 바깥쪽에 위치하고, 상기 캐소드층은 상기 드레인층의 바깥쪽에 위치하는 것을 특징으로 하는 횡형 도전변조형 MOSFET.
- 제13항에 있어서, 상기 제2게이트전극의 표면상에 절연막이 형성되어 있고, 이 절연막상에 상기 드레인전극과 캐소드전극이 일체화되어 형성된 것을 특징으로 하는 횡형 도전변조형 MOSFET.
- 제12항에 있어서, 상기 제2게이트전극이 상기 드레인층과 캐소드층간에 형성된 것을 특징으로 하는 횡형 도전변조형 MOSFET.
- 제3항에 있어서, 상기 반도체웨이퍼는 반도체기판상에 형성된 유전체(19,20)에 의해 분할하고, 상기 횡형 도전변조형 MOSFET가 상기 반도체 웨이퍼를 분할함으로써 얻어진 반도체층에 형성된 것을 특징으로 하는 횡형 도전변조형 MOSFET.
- 제4항에 있어서, 상기 반도체웨이퍼는 반도체기판상에 형성된 유전체(19,20)에 의해 분할되고, 상기 횡형 도전변조형 MOSFET가 상기 반도체 웨이퍼를 분할함으로써 얻어진 반도체층에 형성된 것을 특징으로 하는 횡형 도전변조형 MOSFET.
- 제4항에 있어서, 상기 게이트전극은 제1링의 형태로 되어 있고, 상기 소오스층은 상기 제1링의 바깥쪽에 위치하며, 상기 드레인층은 상기 제1링의 안쪽에 위치하는 제2링의 형태로 되어 있고, 상기 캐소드층은 상기 드레인층의 안쪽에 위치하는 것을 특징으로 하는 횡형 도전변조형 MOSFET.
- 제4항에 있어서, 상기 게이트전극은 제1링의 형태로 되어 있고, 상기 소오스층은 상기 제1링의 안쪽에 위치하며, 상기 드레인층은 상기 제1링의 바깥쪽에 위치하고, 상기 캐소드층은 상기 드레인층의 바깥쪽에 위치하는 것을 특징으로 하는 횡형 도전변조형 MOSFET.
- 제19항에 있어서, 상기 제2게이트전극의 표면상에 절연막이 형성되어 있고, 이 절연막상에 상기 드레인전극과 캐소드전극이 일체화되어 형성된 것을 특징으로 하는 횡형 도전변조형 MOSFET.
- 제18항에 있어서, 상기 제2게이트전극이 상기 드레인층과 캐소드층간에 형성된 것을 특징으로 하는 횡형 도전변조형 MOSFET.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63-301718 | 1988-11-29 | ||
JP30171888 | 1988-11-29 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR900008690A KR900008690A (ko) | 1990-06-03 |
KR970004841B1 true KR970004841B1 (ko) | 1997-04-04 |
Family
ID=17900322
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019890017432A Expired - Fee Related KR970004841B1 (ko) | 1988-11-29 | 1989-11-29 | 횡형 도전변조형 엠오에스에프이티 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP2724204B2 (ko) |
KR (1) | KR970004841B1 (ko) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5237186A (en) * | 1987-02-26 | 1993-08-17 | Kabushiki Kaisha Toshiba | Conductivity-modulation metal oxide field effect transistor with single gate structure |
KR100340925B1 (ko) * | 2000-11-04 | 2002-06-20 | 오길록 | 고주파용 전력소자 및 그의 제조 방법 |
JP5432750B2 (ja) * | 2010-02-01 | 2014-03-05 | ルネサスエレクトロニクス株式会社 | 半導体装置及び半導体装置の製造方法 |
-
1989
- 1989-05-17 JP JP1123601A patent/JP2724204B2/ja not_active Expired - Fee Related
- 1989-11-29 KR KR1019890017432A patent/KR970004841B1/ko not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH02224274A (ja) | 1990-09-06 |
JP2724204B2 (ja) | 1998-03-09 |
KR900008690A (ko) | 1990-06-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5068700A (en) | Lateral conductivity modulated mosfet | |
US5070377A (en) | Semiconductor device and method of manufacturing the same | |
JP3325736B2 (ja) | 絶縁ゲート型半導体装置 | |
US6781200B2 (en) | Insulated gate semiconductor device for realizing low gate capacity and a low short-circuit current | |
US6066863A (en) | Lateral semiconductor arrangement for power IGS | |
KR100398532B1 (ko) | 절연 게이트 트랜지스터 | |
US4717940A (en) | MIS controlled gate turn-off thyristor | |
US5089864A (en) | Insulated gate type semiconductor device | |
EP0697739B1 (en) | Insulated gate bipolar transistor | |
US20020053717A1 (en) | Semiconductor apparatus | |
JP2663679B2 (ja) | 伝導度変調型mosfet | |
JPH04146674A (ja) | 半導体装置及びその製造方法 | |
US4881112A (en) | IC with recombination layer and guard ring separating VDMOS and CMOS or the like | |
KR100278526B1 (ko) | 반도체 소자 | |
JPH07169868A (ja) | 少なくとも1個のバイポーラ・パワーデバイスを有する回路パターン及びその作動方法 | |
JPH03194974A (ja) | Mos型半導体装置 | |
US6111278A (en) | Power semiconductor devices having discontinuous emitter regions therein for inhibiting parasitic thyristor latch-up | |
US5808345A (en) | High speed IGBT | |
JPH04261065A (ja) | 半導体装置 | |
US4935799A (en) | Composite semiconductor device | |
US5336907A (en) | MOS gate controlled thyristor having improved turn on/turn off characteristics | |
KR970004841B1 (ko) | 횡형 도전변조형 엠오에스에프이티 | |
JP3111725B2 (ja) | デュアルゲート半導体装置 | |
JPH08130312A (ja) | 横型半導体装置およびその使用方法 | |
JPH10150193A (ja) | 高耐圧半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PA0109 | Patent application |
St.27 status event code: A-0-1-A10-A12-nap-PA0109 |
|
R17-X000 | Change to representative recorded |
St.27 status event code: A-3-3-R10-R17-oth-X000 |
|
PG1501 | Laying open of application |
St.27 status event code: A-1-1-Q10-Q12-nap-PG1501 |
|
A201 | Request for examination | ||
P11-X000 | Amendment of application requested |
St.27 status event code: A-2-2-P10-P11-nap-X000 |
|
P13-X000 | Application amended |
St.27 status event code: A-2-2-P10-P13-nap-X000 |
|
PA0201 | Request for examination |
St.27 status event code: A-1-2-D10-D11-exm-PA0201 |
|
G160 | Decision to publish patent application | ||
PG1605 | Publication of application before grant of patent |
St.27 status event code: A-2-2-Q10-Q13-nap-PG1605 |
|
E701 | Decision to grant or registration of patent right | ||
PE0701 | Decision of registration |
St.27 status event code: A-1-2-D10-D22-exm-PE0701 |
|
GRNT | Written decision to grant | ||
PR0701 | Registration of establishment |
St.27 status event code: A-2-4-F10-F11-exm-PR0701 |
|
PR1002 | Payment of registration fee |
St.27 status event code: A-2-2-U10-U11-oth-PR1002 Fee payment year number: 1 |
|
R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-5-5-R10-R18-oth-X000 |
|
PN2301 | Change of applicant |
St.27 status event code: A-5-5-R10-R13-asn-PN2301 St.27 status event code: A-5-5-R10-R11-asn-PN2301 |
|
R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-5-5-R10-R18-oth-X000 |
|
R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-5-5-R10-R18-oth-X000 |
|
PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 4 |
|
R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-5-5-R10-R18-oth-X000 |
|
PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 5 |
|
PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 6 |
|
PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 7 |
|
PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 8 |
|
FPAY | Annual fee payment |
Payment date: 20050930 Year of fee payment: 9 |
|
PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 9 |
|
LAPS | Lapse due to unpaid annual fee | ||
PC1903 | Unpaid annual fee |
St.27 status event code: A-4-4-U10-U13-oth-PC1903 Not in force date: 20061003 Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE |
|
PC1903 | Unpaid annual fee |
St.27 status event code: N-4-6-H10-H13-oth-PC1903 Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE Not in force date: 20061003 |
|
P22-X000 | Classification modified |
St.27 status event code: A-4-4-P10-P22-nap-X000 |
|
P22-X000 | Classification modified |
St.27 status event code: A-4-4-P10-P22-nap-X000 |