[go: up one dir, main page]

KR970004083A - N형 헤테로구조 절연 게이트 전계효과 트랜지스터와 그 제조 방법 - Google Patents

N형 헤테로구조 절연 게이트 전계효과 트랜지스터와 그 제조 방법 Download PDF

Info

Publication number
KR970004083A
KR970004083A KR1019960018642A KR19960018642A KR970004083A KR 970004083 A KR970004083 A KR 970004083A KR 1019960018642 A KR1019960018642 A KR 1019960018642A KR 19960018642 A KR19960018642 A KR 19960018642A KR 970004083 A KR970004083 A KR 970004083A
Authority
KR
South Korea
Prior art keywords
film
gallium arsenide
insulator
etch stop
substrate
Prior art date
Application number
KR1019960018642A
Other languages
English (en)
Other versions
KR100311168B1 (ko
Inventor
케이. 라브로콰 조나단
루세로 로돌포
에이. 롤만 제프리
Original Assignee
빈센트 비. 인그라시아
모토로라 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 빈센트 비. 인그라시아, 모토로라 인코포레이티드 filed Critical 빈센트 비. 인그라시아
Publication of KR970004083A publication Critical patent/KR970004083A/ko
Application granted granted Critical
Publication of KR100311168B1 publication Critical patent/KR100311168B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H01L21/28587—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds characterised by the sectional shape, e.g. T, inverted T
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/80—FETs having rectifying junction gate electrodes
    • H10D30/801—FETs having heterojunction gate electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

N형 HIGFET(10)는 게이트 전극(21)보다 더 짧은 게이트 절연체(16)를 형성하기 위해 2개의 에치막들(17,18)을 사용한다, 이러한 T형태의 게이트 구조는 누설 전류를 감소시키고 브레이크다운 전압을 증가시키기 위해 게이트 절연체(16)로부터 한 거리(22)만큼 떨어져 있는 소스(23)와 드레인(24) 영역을 만드는데 도움을 준다.

Description

N형 헤테로구조 절연 게이트 전계효과 트랜지스터와 그 제조 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따른 제조 단계에서 HIGFET의 단면을 확대한 부분을 도시한 도면, 제2도는 본 발명에 따른 연속 처리 동작 다음에 생기는 제1도의 HIGFET를 도시한 도면.

Claims (3)

  1. N형 HIGFET(10)를 제조하기 위한 방법에 있어서, 헤테로 결합을 형성하는 채널 막(12)을 갖고 있는 Ⅲ - V기판(11)을 제공하는 단계와, 약 50%보다 큰 알루미늄 함유량을 갖고 있는 절연체(16)를 상기 기판(11)위에다 만드는 단계와, 상기 절연체(16)위에다 제1에치 정지막(18)을 형성하는 단계와, 상기 제1에치 정지막(17)위에 제2에치 정지막을 형성하는 단계와, 상기 제2에치 정지막(18)위에 도프된 갈륨비소막(91)을 형성하는 단계와, 상기 도프된 갈륨비소막(19)위에 게이트 전극(21)을 형성하는 단계와, 제2에치 정지막(18)의 한 부분을 노출시키기 위해 게이트 전극(21)밑으로부터 도프된 갈륨비소막(19)의 한 부분을 제거함으로써 게이트전극(21)을 언더 커팅(under cutting)하는 단계와, 제2에치 정지막(18)의 상기 부분을 제거하고 제1에치 정지막(17)의 한 부분을 노출시키는 단계와, 제1에치 정지막(17)의 상기 부분을 제거하는 단계와, 기판(11)내의 도펀트 끝이 절연체(16)의 끝으로부터 제1거리만큼 떨어져 있도록 하기 위해 기판내에서 도펀트를 만드는 동시에 게이트 전극(21)을 마스크로 사용하는 단계로 구성되어 있는 N형 HIGFET 제조 방법.
  2. 갈륨비소 HIGFET(10)를 제조하기 위한 방법에 있어서, 채널막(12)을 갖고 있는 갈륨비소 기판(11)을 제공하는 단계와, 약 50% 보다 큰 알루미늄 함유량을 갖는 절연체를 상기 기판(11)위에다 형성하는 단계와, 상기 절연체(16)위에 사실상 고유 갈륨비소막(17)을 형성하는 단계와, 상기 고유 갈륨비소 막(17)위에 고유 알루미늄 비소막(18)을 형성하는 단계와, 상기 고유 알루미늄 비소막(18)위에 도프된 갈륨비소막(19)을 형성하는 단계와, 상기 도프된 갈륨비소막(19)위에 게이트 물질(21)을형성하는 단계와, 상기 도프된 갈륨비소막(19)위에다 게이트 물질(21)의 제2부분을 남겨둔채 게이트 물질(21)의 제1부분을 제거하고, 상기 도프된 갈륨 비소막(19)의 제1부분을 노출시키는 단계와, 상기 도프된 갈륨비소막(19)의 제1부분을 제거하고, 게이트 물질(21)의 제2부분의 밑으로 부터 상기 도프된 갈륨비소막(19)의 제2부분을 제거시킴으로써 게이트 물질(21)의 제2부분을 언더 커팅하여 상기 고유 알루미늄 비소막(19)의 제1부분을 노출시키는 단계와, 상기 고유 알루미늄 비소막(18)의 제1부분을 제거하여 고유 갈륨비소막(17)의 제1부분을 노출시키는 단계와, 고유 갈륨비소막(17)의 제1부분을 제거하여 상기 절연체(16)의 절연체를 노출시키는 단계와, 절연체(16)의 제1부분을 제거하는 단계와, 기판(11)내의 도펀트 끝이 절연체(16)의 끝으로부터 제1거리에 있도록 하기 위해 기판내에 도펀트를 만드는 동시에 게이트 물질(21)의 제2부분을 마스크로 사용하는 단계로 구성되어 있는 갈륨비소 HIGFET 제조방법.
  3. 헤테로 구조 절연 게이트 전계 효과 트랜지스터(HIGFET)에 있어서, 채널막(12)을 갖고 있는 Ⅲ - V기판(11)과 기판(11)과 기판(11)위에 절연체를 갖고 있는 베이스에 의해 지지되는 크로스-맴버를 포함하는 T형태의 게이트구조와, 절연체 위의 제1에치 정지막(17)으로 제1에치 정지막(17)위의 제2에치 정지막(18)과, 제2어치 정지막(18)위에 베이스가 크로스-멤버의 폭보다 적은 폭을 갖고 있는 도프된 갈륨비소막(19)과 도프된 영역(23,24)의 끝이 절연체(16)의 끝으로부터 제1거리만큼 떨어져 있는 기판내의 도프된 영역(23,24)으로 구성되어 있는 헤테로 구조 절연 게이트 전계 효과 트랜지스터(HIGFET).
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960018642A 1995-06-02 1996-05-30 N형헤테로구조절연게이트전계효과트랜지스터와그제조방법 KR100311168B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US459,855 1995-06-02
US08/459,855 US5514891A (en) 1995-06-02 1995-06-02 N-type HIGFET and method

Publications (2)

Publication Number Publication Date
KR970004083A true KR970004083A (ko) 1997-01-29
KR100311168B1 KR100311168B1 (ko) 2002-08-09

Family

ID=23826403

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960018642A KR100311168B1 (ko) 1995-06-02 1996-05-30 N형헤테로구조절연게이트전계효과트랜지스터와그제조방법

Country Status (4)

Country Link
US (2) US5514891A (ko)
EP (1) EP0746037A3 (ko)
JP (1) JP3396579B2 (ko)
KR (1) KR100311168B1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5614739A (en) * 1995-06-02 1997-03-25 Motorola HIGFET and method
US5969394A (en) * 1997-12-18 1999-10-19 Advanced Micro Devices, Inc. Method and structure for high aspect gate and short channel length insulated gate field effect transistors
US6528405B1 (en) 2000-02-18 2003-03-04 Motorola, Inc. Enhancement mode RF device and fabrication method
US6821829B1 (en) 2000-06-12 2004-11-23 Freescale Semiconductor, Inc. Method of manufacturing a semiconductor component and semiconductor component thereof
JP2002184973A (ja) * 2000-12-11 2002-06-28 Hitachi Ltd 半導体装置及びその製造方法
JP3501284B2 (ja) * 2001-03-30 2004-03-02 富士通カンタムデバイス株式会社 半導体装置の製造方法
JP4368704B2 (ja) * 2004-03-12 2009-11-18 三井金属鉱業株式会社 電子部品実装用プリント配線板の電気検査方法および電気検査装置ならびにコンピュータ読み取り可能な記録媒体
KR100604870B1 (ko) 2004-06-16 2006-07-31 삼성전자주식회사 접합 영역의 어브럽트니스를 개선시킬 수 있는 전계 효과트랜지스터 및 그 제조방법
US7521316B2 (en) * 2004-09-09 2009-04-21 Samsung Electronics Co., Ltd. Methods of forming gate structures for semiconductor devices
US7345545B2 (en) * 2005-03-28 2008-03-18 Freescale Semiconductor, Inc. Enhancement mode transceiver and switched gain amplifier integrated circuit
US7504677B2 (en) * 2005-03-28 2009-03-17 Freescale Semiconductor, Inc. Multi-gate enhancement mode RF switch and bias arrangement
CN102646676B (zh) * 2011-11-03 2015-06-10 京东方科技集团股份有限公司 一种tft阵列基板

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54115081A (en) * 1978-02-28 1979-09-07 Mitsubishi Electric Corp Manufacture for semiconcuctor integrated circuit device
JPS6344768A (ja) * 1986-08-12 1988-02-25 Mitsubishi Electric Corp 電界効果型トランジスタ及びその製造方法
US4746627A (en) * 1986-10-30 1988-05-24 Mcdonnell Douglas Corporation Method of making complementary GaAs heterojunction transistors
US4965645A (en) * 1987-03-20 1990-10-23 International Business Machines Corp. Saturable charge FET
US5116774A (en) * 1991-03-22 1992-05-26 Motorola, Inc. Heterojunction method and structure
JPH04346492A (ja) * 1991-05-24 1992-12-02 Fujitsu Ltd 混成集積回路基板の製造方法
JPH0697192A (ja) * 1992-07-29 1994-04-08 Kawasaki Steel Corp 半導体装置及びその製造方法

Also Published As

Publication number Publication date
US5693544A (en) 1997-12-02
JPH08330576A (ja) 1996-12-13
EP0746037A2 (en) 1996-12-04
JP3396579B2 (ja) 2003-04-14
KR100311168B1 (ko) 2002-08-09
US5514891A (en) 1996-05-07
EP0746037A3 (en) 1998-04-15

Similar Documents

Publication Publication Date Title
KR970004066A (ko) 헤테로 구조 절연 게이트 전계효과 트랜지스터와 그 형성 방법
KR960012539A (ko) 반도체장치 및 그 제조방법
KR850005154A (ko) 화합물 반도체 집적회로 장치
KR950012753A (ko) 박막형 반도체장치 및 그 제작방법
KR970008665A (ko) 게이트 보호용 제너 다이오드를 갖는 반도체 소자 및 그 제조방법
KR930005257A (ko) 박막 전계효과 소자 및 그의 제조방법
KR970004083A (ko) N형 헤테로구조 절연 게이트 전계효과 트랜지스터와 그 제조 방법
KR970063774A (ko) 오프셋 구조를 가지는 트랜지스터 및 그 제조방법
KR930003371A (ko) 바이폴러 및 mos 트랜지스터가 통합된 반도체 디바이스와 그 제조방법
KR930001503A (ko) 박막 트랜지스터 및 그 제조 방법
KR970030872A (ko) 화합물 반도체 소자의 격리방법
KR940010557B1 (ko) 반도체장치
KR940003096A (ko) 고전자 이동도 트랜지스터 및 그의 제조방법
KR970008643A (ko) 반도체 집적 회로 장치의 제조 방법
KR930017200A (ko) 접합전계효과 트랜지스터 및 그 제조방법
KR970054535A (ko) 화합물 반도체 장치의 제조 방법
KR950025929A (ko) 트랜지스터 제조방법
KR930001496A (ko) 화합물 반도체 소자의 제조방법
KR970063775A (ko) 반도체 트랜지스터 소자의 제조방법
KR970077357A (ko) 모스(mos) 트랜지스터의 제조방법
KR980005881A (ko) 반도체 소자의 제조방법
KR970008582A (ko) 반도체 장치의 제조방법
KR980006543A (ko) 반도체소자의 제조방법
KR970013120A (ko) 박막 트랜지스터 및 그 제조 방법
KR970060509A (ko) 반도체소자의 제조방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19960530

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19990906

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 19960530

Comment text: Patent Application

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20010629

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20010924

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20010925

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20040719

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20050722

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20060714

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20070718

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20080711

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20090716

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20100827

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20110830

Start annual number: 11

End annual number: 11

FPAY Annual fee payment

Payment date: 20120906

Year of fee payment: 12

PR1001 Payment of annual fee

Payment date: 20120906

Start annual number: 12

End annual number: 12

FPAY Annual fee payment

Payment date: 20130910

Year of fee payment: 13

PR1001 Payment of annual fee

Payment date: 20130910

Start annual number: 13

End annual number: 13

PR1001 Payment of annual fee

Payment date: 20140911

Start annual number: 14

End annual number: 14

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee