[go: up one dir, main page]

KR960026624A - 반도체 장치에 있어서 소자 분리 영역의 형성방법 - Google Patents

반도체 장치에 있어서 소자 분리 영역의 형성방법 Download PDF

Info

Publication number
KR960026624A
KR960026624A KR1019950058783A KR19950058783A KR960026624A KR 960026624 A KR960026624 A KR 960026624A KR 1019950058783 A KR1019950058783 A KR 1019950058783A KR 19950058783 A KR19950058783 A KR 19950058783A KR 960026624 A KR960026624 A KR 960026624A
Authority
KR
South Korea
Prior art keywords
mask
impurity layer
forming
semiconductor substrate
opening
Prior art date
Application number
KR1019950058783A
Other languages
English (en)
Other versions
KR0177876B1 (ko
Inventor
요시카쯔 오노
Original Assignee
기다오까 다까시
미쓰비시 뎅키 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 기다오까 다까시, 미쓰비시 뎅키 가부시끼가이샤 filed Critical 기다오까 다까시
Publication of KR960026624A publication Critical patent/KR960026624A/ko
Application granted granted Critical
Publication of KR0177876B1 publication Critical patent/KR0177876B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76237—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials introducing impurities in trench side or bottom walls, e.g. for forming channel stoppers or alter isolation behavior
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/05—Etch and refill

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

본 발명에 의하면, 반도체 기판(1)의 주표면 상에 절연막(18)을 형성한다. 절연막(18) 표면 전면에 레지스트층(2)을 형성하고, 레지스트층(2)에 개구(2a)를 형성한다.
레지스트층(2)을 마스크로 하여, 절연막(18)을 에칭하고, 개구부(18a)를 형성하고, 레지스트층(2)을 제거한다.
절연막(18)을 마스크로 하여, 불순물을 이온 주입하고, 이온 주입 불순물층(19)을 형성한다.
열처리하여, 이온 주입 불순물층(19)에 주입된 이온을 확산시켜 불순물층(20)을 형성한다.
절연막(18)을 마스크로 하여 에칭하고, 측면 및 저면에 접한 채널 스토퍼로써 기능 하는 불순물층(4)을 잔존시켜 홈(3)을형성한다.
그후, 홈(3) 내에 매립 절연층(5)을 형성한다.
이것에 의해 소자 분리영역을 구성하는 불순물층을 제어성 좋게 또한 미세하게 형성할 수 있는 소자 분리 영역의 형성방법을 얻는다.

Description

반도체 장치에 있어서 소자 분리 영역의 형성방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 실시예1을 공정순으로 나타낸 주요부 단면도.

Claims (8)

  1. 반도체 기판의 주 표면상에, 소자 분리 형성 영역 사에 개구부를 가지는 마스크를 형성하는 공정과, 상기마스크의 위측에서 상기 반도체 기판과 동일 도전형의 불순물을 이온 주입하고, 상기 마스크의 개구부가 위치하는 상기반도체 기판의 주표면에 소정의 깊이를 가지는 불순물층을 형성하는 공정과, 상기 불순물층내에 있어서, 측면 및 저면에접한 상기 불순물층을 잔존시켜 홈을 형성하고, 이 측면 및 저면에 접한 상기 불순물층을 채널스토퍼층으로 하는 공정과,상기 홈 내에 절연물을 매립하는 공정을 구비한 반도체 기판에 있어서 소자 분리 영역의 형성 방법.
  2. 제1항에 있어서, 상기 마스크는, 산화 실리콘 막 및 질화 실리콘막으로부터 이루어진 그룹에서 선택된 적어도 하나의 절연막인 반도체 기판에 있어서 소자 분리 영역의 형성 방법.
  3. 반도체 기판의 주표면에 소자 분리 형성 영역 사에 개구부를 가지는 마스크를 형성하는 공정과, 상기 마스크의 위쪽에서 반도체 기판과 동일 도전형의 불순물을 이온 주입하고, 상기 마스크의 개구부가 위치하는 반도체 기판의주표면에 소정의 두께를 가지는 이온 주입 불순물층을 형성하는 공정과, 상기 이온 주입 불순물층이 형성된 상기 반도체기판을 열처리하고, 상기 이온 주입 불순물층에 주입된 이온을 확산시켜 불순물층을 형성하는 공정과, 상기 불순물층에있어서 상기 이온 주입 불순물층 부위에 홈을 형성하고, 상기 홈의 측면 및 저면에 접하여 잔존한 상기 불순물층을 채널스토퍼로 하는 공정과, 상기 홈 내에 절연물을 매립하는 공정을 구비한 반도체 장치에 있어서 소자 분리 영역의 형성 방법.
  4. 제3항에 있어서, 상기 홈은, 상기 불순물층에 있어서 상기 이온 주입 불순물층 부위의 전체가 제거되어 형성된 것인 반도체 장치에 있어서 소자 분리 영역의 형성 방법.
  5. 제3항에 있어서, 상기 마스크는, 산화 실리콘막 및 질화 실리콘막으로부터 이루어지는 그룹에서 선택된 적어도 하나의 절연막인 반도체 장치에 있어서 소자 분리 영역의 형성 방법.
  6. 반도체 기판의 주표면에, 소자 분리 영역 상에 개구부를 가지는 절연막으로 이루어진 마스크를 형성하는공정과, 상기 마스크의 기구부내 벽면에 접하여 상기 마스크와는 다른 절연막에서 이루어진 사이드 스페이서를 형성하는공정과, 상기 마스크 및 상기 사이드 스페이서의 위측에서 상기 반도체 기판과 동일 도전형의 불순물을 이온 주입하고,상기 마스크 및 상기 사이드 스페이서에서 노출된 반도체 기판의 주표면에 소정의 깊이를 가지는 이온 주입 불순물층을형성하는 공정과, 상기 이온 주입 불순물층이 형성된 반도체 기판을 열처리하고, 상기 이온 주입 불순물층에 주입된 이온을 확산시켜 불순물층을 형성하는 공정과, 상기 사이드 스페이서를 제거하고, 상기 마스크를 이용하여 상기 마스크의개구부가 위치하는 상기 불순물층을 에칭하여 홈을 형성하고, 상기 홈의 측면 및 저면에 접하여 잔존된 상기 불순물층을채널스토퍼층으로 하는 공정과, 상기 홈 내에 절연물을 매립하는 공정을 구비한 반도체 장치에 있어서 소자 분리 영역의형성 방법.
  7. 반도체 기판의 주 표면상에, 소자 분리 영역 상에 제1의 개구부를 가지는 절연막으로부터 이루어진 마스크를 형성하는 공정과, 상기 마스크의 위쪽으로부터 상기 반도체 기판과 상기 반도체 기판과 동일 도전형의 불순물을 이온주입하고, 상기 마스크의 제1의 개구부가 위치하는 상기 반도체 기판의 주표면에 소정의 깊이를 가지는 이온 주입 불순물층을 형성하는 공정과, 상기 이온 주입 불순물층이 형성된 상기 반도체 기판을 열 처리하고, 상기 이온 주입 불순물층에주입된 이온을 확산시켜 불순물층을 형성하는 공정과, 상기 마스크의 상기 제1의 개구부를 넓혀서 제2의 개구부를 형성하는 공정과, 상기 마스크를 이용하여 상기 마스크의 상기 제2의 개구부가 위치하는 상기 불순물층을 에칭하여 홈을 형성하고, 이 홈의 측면 및 저면에 접해서 잔존된 불순물층을 채널스토퍼로 하는 공정과, 상기 홈 내에 절연물을 매립하는 공정을 구비한 반도체 장치에 있어서 소자 분리 영역의 형성 방법.
  8. 반도체 기판의 주 표면상에, 소자 분리 형성 영역 상에 개구부를 가지는 절연막으로부터 이루어진 마스크를 형성하는 공정과, 상기 마스크의 위쪽으로부터 상기 반도체 기판과 동일 도전형의 불순물을 이온 주입하고, 상기 마스크의 개구부가 위치하는 상기 반도체 기판의 주표면에 소정의 깊이를 가지는 불순물층을 형성하는 공정과, 상기 불순물층을 형성한 후, 상기 마스크의 개구부 내벽 측면에 접하여 상기 마스크는 다른 절연물로부터 이루어진 사이드 스페이서를형성하는 공정과, 상기 마스크 및 상기 사이드 스페이서를 이용하여 노출된 상기 불순물층을 에칭하여 홈을 형성하고, 이홈의 측면 및 저면에 접해서 잔존된 상기 불순물층을 채널스토퍼로 하는 공정과, 상기 홈 내에 절연물을 매립하는 공정을구비하는 반도체 장치에 있어서 소자 분리 영역의 형성 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950058783A 1994-12-28 1995-12-27 반도체 장치에 있어서 소자 분리 영역의 형성방법 KR0177876B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP32697094A JP3271453B2 (ja) 1994-12-28 1994-12-28 半導体装置における素子分離領域の形成方法
JP94-326970 1994-12-28

Publications (2)

Publication Number Publication Date
KR960026624A true KR960026624A (ko) 1996-07-22
KR0177876B1 KR0177876B1 (ko) 1999-04-15

Family

ID=18193838

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950058783A KR0177876B1 (ko) 1994-12-28 1995-12-27 반도체 장치에 있어서 소자 분리 영역의 형성방법

Country Status (3)

Country Link
US (1) US5668044A (ko)
JP (1) JP3271453B2 (ko)
KR (1) KR0177876B1 (ko)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1199926A (zh) * 1997-05-21 1998-11-25 日本电气株式会社 一种半导体器件的制造方法
US6004864A (en) * 1998-02-25 1999-12-21 Taiwan Semiconductor Manufacturing Company Ltd. Ion implant method for forming trench isolation for integrated circuit devices
US6355540B2 (en) * 1998-07-27 2002-03-12 Acer Semicondutor Manufacturing Inc. Stress-free shallow trench isolation
US6100162A (en) * 1999-05-14 2000-08-08 Micron Technology, Inc. Method of forming a circuitry isolation region within a semiconductive wafer
GB9915589D0 (en) * 1999-07-02 1999-09-01 Smithkline Beecham Plc Novel compounds
KR20010059185A (ko) * 1999-12-30 2001-07-06 박종섭 반도체소자의 소자분리막 형성방법
US6281093B1 (en) * 2000-07-19 2001-08-28 Chartered Semiconductor Manufacturing Ltd. Method to reduce trench cone formation in the fabrication of shallow trench isolations
US6313008B1 (en) 2001-01-25 2001-11-06 Chartered Semiconductor Manufacturing Inc. Method to form a balloon shaped STI using a micro machining technique to remove heavily doped silicon
JP2004193205A (ja) * 2002-12-09 2004-07-08 Renesas Technology Corp 半導体装置および半導体装置の製造方法
US6962857B1 (en) 2003-02-05 2005-11-08 Advanced Micro Devices, Inc. Shallow trench isolation process using oxide deposition and anneal
US7238588B2 (en) * 2003-01-14 2007-07-03 Advanced Micro Devices, Inc. Silicon buffered shallow trench isolation
US7648886B2 (en) * 2003-01-14 2010-01-19 Globalfoundries Inc. Shallow trench isolation process
US7422961B2 (en) * 2003-03-14 2008-09-09 Advanced Micro Devices, Inc. Method of forming isolation regions for integrated circuits
US6921709B1 (en) 2003-07-15 2005-07-26 Advanced Micro Devices, Inc. Front side seal to prevent germanium outgassing
US7462549B2 (en) * 2004-01-12 2008-12-09 Advanced Micro Devices, Inc. Shallow trench isolation process and structure with minimized strained silicon consumption
KR100606935B1 (ko) * 2004-08-23 2006-08-01 동부일렉트로닉스 주식회사 반도체 소자의 제조방법
JP2007035823A (ja) * 2005-07-26 2007-02-08 Elpida Memory Inc トレンチ形成方法、半導体装置の製造方法および半導体装置
KR100843966B1 (ko) * 2006-12-27 2008-07-03 동부일렉트로닉스 주식회사 반도체소자의 제조방법
US20100148230A1 (en) * 2008-12-11 2010-06-17 Stevens Eric G Trench isolation regions in image sensors
US8993451B2 (en) * 2011-04-15 2015-03-31 Freescale Semiconductor, Inc. Etching trenches in a substrate
KR101831936B1 (ko) * 2011-12-22 2018-02-26 삼성전자주식회사 박막 형성 방법 및 이를 이용한 반도체 소자의 제조 방법
US10186542B1 (en) * 2017-07-18 2019-01-22 Taiwan Semiconductor Manufacturing Co., Ltd. Patterning for substrate fabrication

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58171832A (ja) * 1982-03-31 1983-10-08 Toshiba Corp 半導体装置の製造方法
US4692992A (en) * 1986-06-25 1987-09-15 Rca Corporation Method of forming isolation regions in a semiconductor device
JPH01125935A (ja) * 1987-11-11 1989-05-18 Seiko Instr & Electron Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
JPH08186164A (ja) 1996-07-16
US5668044A (en) 1997-09-16
KR0177876B1 (ko) 1999-04-15
JP3271453B2 (ja) 2002-04-02

Similar Documents

Publication Publication Date Title
KR960026624A (ko) 반도체 장치에 있어서 소자 분리 영역의 형성방법
USH986H (en) Field effect-transistor with asymmetrical structure
KR0150676B1 (ko) 함몰게이트 구조에 의한 얕은 접합 형성 방법
KR960019649A (ko) 반도체 장치의 제조방법
US5977600A (en) Formation of shortage protection region
KR910007103A (ko) 반도체 장치의 자기 정렬 콘택 제조방법
KR980012560A (ko) 반도체 장치 제조 방법
KR960006045A (ko) 반도체장치의 제조방법
JPH0831601B2 (ja) 半導体装置の製造方法
KR100505623B1 (ko) Ｌｄｄ 구조의 모스 트랜지스터 및 그 제조방법
KR100260366B1 (ko) 반도체 소자의 제조 방법
KR960002471A (ko) 실리콘-온-인슐레이터(soi) 소자의 제조방법 및 그 구조
KR100421899B1 (ko) 반도체소자제조방법
KR100236049B1 (ko) 바이폴라 트랜지스터 및 이의 제조방법
KR970054268A (ko) 반도체 에스 오 아이 소자의 제조방법
JPS63117467A (ja) 半導体装置の製造方法
KR930014782A (ko) 얕은 접합 형상을 가진 반도체소자 및 그 제조방법
KR920015619A (ko) 엘리베이티드 소스/드레인형 mos fet의 제조방법
JPS63211761A (ja) 半導体装置の製造方法
KR960026546A (ko) 반도체 소자분리막 형성 방법
KR19990004401A (ko) 반도체 소자의 트랜지스터 제조 방법
KR20010060042A (ko) 반도체소자의 불순물접합 형성방법
KR960026558A (ko) 반도체 소자의 소자분리막 형성방법
KR960035916A (ko) 반도체 소자 제조방법
KR960026222A (ko) 반도체 장치의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19951227

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19951227

Comment text: Request for Examination of Application

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19980930

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19981119

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19981119

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20011114

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20021107

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20031106

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20041109

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20051111

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20061110

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20071106

Start annual number: 10

End annual number: 10

FPAY Annual fee payment

Payment date: 20081110

Year of fee payment: 11

PR1001 Payment of annual fee

Payment date: 20081110

Start annual number: 11

End annual number: 11

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20101009