[go: up one dir, main page]

KR960019649A - 반도체 장치의 제조방법 - Google Patents

반도체 장치의 제조방법 Download PDF

Info

Publication number
KR960019649A
KR960019649A KR1019940028789A KR19940028789A KR960019649A KR 960019649 A KR960019649 A KR 960019649A KR 1019940028789 A KR1019940028789 A KR 1019940028789A KR 19940028789 A KR19940028789 A KR 19940028789A KR 960019649 A KR960019649 A KR 960019649A
Authority
KR
South Korea
Prior art keywords
layer
silicon layer
trench
substrate
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1019940028789A
Other languages
English (en)
Other versions
KR0157875B1 (ko
Inventor
전영권
Original Assignee
문정환
금성일렉트론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 금성일렉트론 주식회사 filed Critical 문정환
Priority to KR1019940028789A priority Critical patent/KR0157875B1/ko
Priority to JP7154961A priority patent/JP2802600B2/ja
Publication of KR960019649A publication Critical patent/KR960019649A/ko
Priority to US08/794,061 priority patent/US5915191A/en
Application granted granted Critical
Publication of KR0157875B1 publication Critical patent/KR0157875B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76213—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose
    • H01L21/76216—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose introducing electrical active impurities in the local oxidation region for the sole purpose of creating channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76227—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials the dielectric materials being obtained by full chemical transformation of non-dielectric materials, such as polycristalline silicon, metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76237—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials introducing impurities in trench side or bottom walls, e.g. for forming channel stoppers or alter isolation behavior

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Local Oxidation Of Silicon (AREA)

Abstract

본 발명은 단결정 실리콘기판의 작은 패턴과 큰 패턴의 필드영역에 트렌치(Trench)들을 각각 형성하고 그 트렌치들내에 산화 방지층과 실리콘층을 순차적으로 형성한 후 그 실리콘층을 산화하여 필드 산화막으로 변화시킴과 아울러 그 트렌치의 하부의 기판내에 주입되어 있던 이온을 열처리하여 채널스톱확산영역을 형성하거나, 단결정 실리콘기판의 작은 패턴의 필드영역에 트렌치(Trench)를 형성하고 그 트렌치에 산화 방지층과 실리콘층을 형성하는 한편, 큰 패턴의 필드영역의 그 산화방지층을 제거하고 그 큰 패턴의 필드영역의 기판과 그 실리콘층을 동시에 산화하여 필드 산화막으로 변화시킴과 아울러 그 트렌치의 하부의 기판과 큰 패턴의 필드 산화막의 하부의 기판내에 채널확산영역을 형성하여 그 트렌치와 큰 패턴의 필드 산화막의 하부의 단결정 실리콘 기판에서의 채널스톱이온의 재분포를 최소화하고 단결정 실리콘기판의 산화에 의한 스트레스를 억제하여 필드영역의 절연 특성을 향상시킨다.

Description

반도체 장치의 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도의 (가) 내지 (바)는 본 발명의 일실시예에 따른 반도체 장치의 제조방법을 나타낸 단면 공정도,
제3도의 (가) 내지 (마)는 본 발명의 다른 실시예에 따른 반도체 장치의 제조방법을 나타낸 단면 공정도.

Claims (14)

  1. 기판의 필드영역에 트렌치를 형성하는 단계와; 그 트렌치 하부의 상기 기판내에 이온 주입층을 형성하는 단계와; 상기 기판의 전면상에 산화방지층을 형성하는 단계와; 상기 트렌치내의 상기 산화방지층상에만 실리콘층을 형성하는 단계와; 상기 실리콘층을 산화함과 아울러 상기 주입된 이온을 열처리하여 채널스톱확산영역을 형성하는 단계를 포함하는 반도체 장치의 제조방법.
  2. 제1항에 있어서, 상기 이온주입층은 절연막이 상기 트렌치의 표면상에 형성된 후 그 절연막을 통과하여 상기 기판내로 이온을 주입하여 형성되는 것을 특징으로 하는 반도체 장치의 제조방법.
  3. 제1항에 있어서, 상기 실리콘층을 형성하는 단계는 상기 산화방지층의 전면상에 상기 실리콘층을 소정의 두께로 증착하는 단계와; 상대적으로 큰 패턴의 상기 트렌치상에 증착된 상기 실리콘층의 소정의 영역상에 마스크층을 형성하는 단계와; 상기 마스크층을 이용하여 상기 실리콘층을 식각하는 단계를 갖는 것을 특징으로 하는 반도체 장치의 제조방법.
  4. 제3항에 있어서, 상기 실리콘층을 형성하는 단계는 상기 식각된 실리콘층을 상기 마스크층의 이용없이 리세스 식각하는 단계를 추가로 갖는 것을 특징으로 하는 반도체 장치의 제조방법.
  5. 제4항에 있어서, 상기 리세스 식각된 실리콘층은 이후 산화되어 형성되는 그 실리콘층의 산화막의 표면이 상기 기판의 표면과 평탄화를 이룰 수 있는 두께를 갖는 것을 특징으로 하는 반도체 장치의 제조방법.
  6. 제3항에 있어서, 상기 실리콘층은 상기 실리콘층이 상대적으로 작은 패턴의 상기 트렌치를 채울 수 있는 두께로 상기 산화방지층상에 증착되는 것을 특징으로 하는 반도체 장치의 제조방법.
  7. 제6항에 있어서, 상기 실리콘층은 작은 패턴의 상기 트렌치의 폭의 절반보다 크게 되는 두께를 증착하는 것을 특징으로 하는 반도체 장치의 제조방법.
  8. 제3항에 있어서, 상기 마스크층은 상기 실리콘층의 함몰부상에 형성되는 것을 특징으로 하는 반도체 장치의 제조방법.
  9. 제1항에 있어서, 상기 실리콘층이 다결정 실리콘층으로 이루어지는 것을 특징으로 하는 반도체 장치의 제조방법.
  10. 제1항에 있어서, 상기 실리콘층이 비결정 실리콘층으로 이루어지는 것을 특징으로 하는 반도체 장치의 제조방법.
  11. 기판의 제1필드영역에 트렌치를 형성하는 단계와; 그 트렌치 하부의 상기 기판내에 제1이온 주입층을 형성하는 단계와; 상기 기판의 전면상에 산화방지층을 형성하는 단계와; 상기 기판의 제2필드영역에 제2이온 주입층을 형성하는 단계와; 상기 트렌치내의 상기 산화방지층상에만 실리콘층을 형성하는 단계와; 상기 실리콘층과, 상기 제2필드영역의 상기 기판을 산화함과 아울러 상기 주입된 이온을 열처리하여 채널스톱확산영역을 형성하는 단계를 포함하는 반도체 장치의 제조방법.
  12. 제11항에 있어서, 상기 제1필드영역은 상대적으로 작은 크기의 필드영역인 것을 특징으로 하는 반도체 장치의 제조방법.
  13. 제11항에 있어서, 상기 제2필드영역은 상대적으로 큰 크기의 필드영역인 것을 특징으로 하는 반도체 장치의 제조방법.
  14. 제11항에 있어서, 상기 제2이온주입층은 상기 제2필드영역의 상기 산화방지층이 제거된 후 이온이 상기 기판내로 주입되어 형성되는 것을 특징으로 하는 반도체 장치의 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940028789A 1994-11-03 1994-11-03 반도체 장치의 제조방법 Expired - Fee Related KR0157875B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019940028789A KR0157875B1 (ko) 1994-11-03 1994-11-03 반도체 장치의 제조방법
JP7154961A JP2802600B2 (ja) 1994-11-03 1995-06-21 半導体装置の製造方法
US08/794,061 US5915191A (en) 1994-11-03 1997-02-04 Method for fabricating a semiconductor device with improved device integration and field-region insulation

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940028789A KR0157875B1 (ko) 1994-11-03 1994-11-03 반도체 장치의 제조방법

Publications (2)

Publication Number Publication Date
KR960019649A true KR960019649A (ko) 1996-06-17
KR0157875B1 KR0157875B1 (ko) 1999-02-01

Family

ID=19397039

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940028789A Expired - Fee Related KR0157875B1 (ko) 1994-11-03 1994-11-03 반도체 장치의 제조방법

Country Status (3)

Country Link
US (1) US5915191A (ko)
JP (1) JP2802600B2 (ko)
KR (1) KR0157875B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030002594A (ko) * 2001-06-29 2003-01-09 주식회사 하이닉스반도체 반도체소자의 소자분리절연막 형성방법
KR100532381B1 (ko) * 1998-05-21 2006-02-28 삼성전자주식회사 반도체 장치의 쉘로우 트렌치 소자 분리방법

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR980006363A (ko) * 1996-06-27 1998-03-30 김주용 반도체 장치 및 그 제조방법
US6228746B1 (en) * 1997-12-18 2001-05-08 Advanced Micro Devices, Inc. Methodology for achieving dual field oxide thicknesses
KR100275730B1 (ko) * 1998-05-11 2000-12-15 윤종용 트렌치 소자분리 방법
US6284626B1 (en) * 1999-04-06 2001-09-04 Vantis Corporation Angled nitrogen ion implantation for minimizing mechanical stress on side walls of an isolation trench
US6830977B1 (en) 2000-08-31 2004-12-14 Micron Technology, Inc. Methods of forming an isolation trench in a semiconductor, methods of forming an isolation trench in a surface of a silicon wafer, methods of forming an isolation trench-isolated transistor, trench-isolated transistor, trench isolation structures formed in a semiconductor, memory cells and drams
US6406976B1 (en) * 2000-09-18 2002-06-18 Motorola, Inc. Semiconductor device and process for forming the same
US6602759B2 (en) 2000-12-07 2003-08-05 International Business Machines Corporation Shallow trench isolation for thin silicon/silicon-on-insulator substrates by utilizing polysilicon
JP2002324836A (ja) * 2001-04-24 2002-11-08 Shin Etsu Handotai Co Ltd Ｓｏｎ構造をもつ基板を作製する方法
KR100487137B1 (ko) * 2002-07-12 2005-05-03 주식회사 하이닉스반도체 반도체 소자의 제조 방법
JP2004153173A (ja) * 2002-10-31 2004-05-27 Sharp Corp 半導体装置の製造方法
US20070132056A1 (en) * 2005-12-09 2007-06-14 Advanced Analogic Technologies, Inc. Isolation structures for semiconductor integrated circuit substrates and methods of forming the same
JP7203515B2 (ja) * 2017-06-06 2023-01-13 アプライド マテリアルズ インコーポレイテッド 連続した堆積－エッチング－処理方法を使用した酸化ケイ素及び窒化ケイ素のボトムアップ成長
US11862694B2 (en) 2020-09-23 2024-01-02 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56120166A (en) * 1980-02-27 1981-09-21 Hitachi Ltd Semiconductor ic device and manufacture thereof
JPS58210634A (ja) * 1982-05-31 1983-12-07 Toshiba Corp 半導体装置の製造方法
JPS59124143A (ja) * 1982-12-29 1984-07-18 Matsushita Electric Ind Co Ltd 半導体集積回路の製造方法
JPS6018930A (ja) * 1983-07-13 1985-01-31 Hitachi Ltd 半導体装置の製造法
JPS6038831A (ja) * 1983-08-12 1985-02-28 Hitachi Ltd 半導体装置およびその製造方法
JPS6070740A (ja) * 1983-09-26 1985-04-22 Mitsubishi Electric Corp 素子間分離方法
JPS6193642A (ja) * 1984-10-15 1986-05-12 Nec Corp 半導体装置の製造方法
JPS61168241A (ja) * 1985-01-21 1986-07-29 Nec Corp 素子分離領域の形成方法
US4892614A (en) * 1986-07-07 1990-01-09 Texas Instruments Incorporated Integrated circuit isolation process
US4980311A (en) * 1987-05-05 1990-12-25 Seiko Epson Corporation Method of fabricating a semiconductor device
JPH034556A (ja) * 1989-05-31 1991-01-10 Toshiba Corp ハイブリッドモジュールのリード接続方法
US5130268A (en) * 1991-04-05 1992-07-14 Sgs-Thomson Microelectronics, Inc. Method for forming planarized shallow trench isolation in an integrated circuit and a structure formed thereby
US5472904A (en) * 1994-03-02 1995-12-05 Micron Technology, Inc. Thermal trench isolation

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100532381B1 (ko) * 1998-05-21 2006-02-28 삼성전자주식회사 반도체 장치의 쉘로우 트렌치 소자 분리방법
KR20030002594A (ko) * 2001-06-29 2003-01-09 주식회사 하이닉스반도체 반도체소자의 소자분리절연막 형성방법

Also Published As

Publication number Publication date
JPH08139176A (ja) 1996-05-31
KR0157875B1 (ko) 1999-02-01
US5915191A (en) 1999-06-22
JP2802600B2 (ja) 1998-09-24

Similar Documents

Publication Publication Date Title
US5374575A (en) Method for fabricating MOS transistor
US4945070A (en) Method of making cmos with shallow source and drain junctions
KR960019649A (ko) 반도체 장치의 제조방법
KR0168194B1 (ko) 반도체 소자의 소자분리막 형성방법
US6383884B1 (en) Method of manufacturing semiconductor device
KR100244402B1 (ko) 반도체소자의 트렌치 아이솔레이션 제조방법
KR100873356B1 (ko) 고전압 트랜지스터의 제조방법
KR100190367B1 (ko) 소자분리막형성방법
KR100187680B1 (ko) 반도체 소자의 제조방법
KR19980082417A (ko) 반도체소자 구조 및 제조방법
KR970008575A (ko) 상보형 mos 트랜지스터의 제조방법
KR100705308B1 (ko) 집적 회로들에서의 이중 폴리실리콘 구조들 및 이들을 제조하는 방법
KR960005886A (ko) 바이폴라 소자 제조방법
KR100209732B1 (ko) 반도체 소자 제조방법
KR100244401B1 (ko) 이중 로코스에 의한 트렌치 아이솔레이션 제조 방법
KR970054268A (ko) 반도체 에스 오 아이 소자의 제조방법
KR100414231B1 (ko) 반도체소자의 제조방법
KR100259068B1 (ko) Soi 구조 모스패트 제조방법
KR100395911B1 (ko) 반도체 소자의 제조 방법
KR100252857B1 (ko) 반도체 소자의 제조방법
KR920010954A (ko) Mos트랜지스터의 제조방법
KR960019650A (ko) 반도체장치의 격리방법
KR20000003475A (ko) 메모리소자 제조방법
JPH02138734A (ja) 半導体装置の製造方法
KR940012576A (ko) 트렌치 아이솔레이션 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 9

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 10

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 11

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 12

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 13

FPAY Annual fee payment

Payment date: 20110726

Year of fee payment: 14

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 14

FPAY Annual fee payment

Payment date: 20120720

Year of fee payment: 15

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 15

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20130802

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20130802