[go: up one dir, main page]

KR0157875B1 - 반도체 장치의 제조방법 - Google Patents

반도체 장치의 제조방법 Download PDF

Info

Publication number
KR0157875B1
KR0157875B1 KR1019940028789A KR19940028789A KR0157875B1 KR 0157875 B1 KR0157875 B1 KR 0157875B1 KR 1019940028789 A KR1019940028789 A KR 1019940028789A KR 19940028789 A KR19940028789 A KR 19940028789A KR 0157875 B1 KR0157875 B1 KR 0157875B1
Authority
KR
South Korea
Prior art keywords
layer
trench
silicon layer
oxide film
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1019940028789A
Other languages
English (en)
Other versions
KR960019649A (ko
Inventor
전영권
Original Assignee
문정환
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지반도체주식회사 filed Critical 문정환
Priority to KR1019940028789A priority Critical patent/KR0157875B1/ko
Priority to JP7154961A priority patent/JP2802600B2/ja
Publication of KR960019649A publication Critical patent/KR960019649A/ko
Priority to US08/794,061 priority patent/US5915191A/en
Application granted granted Critical
Publication of KR0157875B1 publication Critical patent/KR0157875B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76213—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose
    • H01L21/76216—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose introducing electrical active impurities in the local oxidation region for the sole purpose of creating channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76227—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials the dielectric materials being obtained by full chemical transformation of non-dielectric materials, such as polycristalline silicon, metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76237—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials introducing impurities in trench side or bottom walls, e.g. for forming channel stoppers or alter isolation behavior

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Local Oxidation Of Silicon (AREA)

Abstract

본 발명은 단결정 실리콘기판의 작은 패턴과 큰 패턴의 필드영역에 트렌치(Trench)들을 각각 형성하고 그 트렌치들내에 산화 방지층과 실리콘층을 순차적으로 형성한 후 그 실리콘층을 산화하여 필드 산화막으로 변화시킴과 아울러 그 트렌치의 하부의 기판내에 주입되어 있던 이온을 열처리하여 채널스톱확산영역을 형성하거나, 단결정 실리콘기판의 작은 패턴의 필드영역에 트렌치(Trench)를 형성하고 그 트렌치에 산화 방지층과 실리콘층을 형성하는 한편, 큰 패턴의 필드영역의 그 산화방지층을 제거하고 그 큰 패턴의 필드영역의 기판과 그 실리콘층을 동시에 산화하여 필드산화막으로 변화시킴과 아울러 그 트렌치의 하부의 기판과 큰 패턴의 필드 산화막의 하부의 기판내에 채널확산영역을 형성하여 그 트렌치와 큰 패턴의 필드 산화막의 하부의 단결정 실리콘 기판에서의 채널스톱이온의 재분포를 최소화하고 단결정 실리콘기판의 산화에 의한 스트레스를 억제하여 필드영역의 절연 특성을 향상시킨다.

Description

반도체 장치의 제조방법
제1도의 (a) 내지 (e)는 종래의 트렌치(Trench) 절연방법을 나타낸 단면 공정도.
제2도의 (a) 내지 (f)는 본 발명의 일실시예에 따른 반도체 장치의 제조방법을 나타낸 단면 공정도.
제3도의 (a) 내지 (e)는 본 발명의 다른 실시예에 따른 반도체 장치의 제조방법을 나타낸 단면 공정도.
* 도면의 주요 부분에 대한 부호의 설명
1 : 다결정 실리콘기판 2 : 트렌치
3 : 패드산화막 4 : 질화막
5, 7 : 산화막 6, 9 : 감광막
8 : 굴곡부 11, 21 : 단결정 실리콘기판
12, 22 : 산화막 13, 23 : 트렌치
14, 24 : 산화막 15, 25 : 패드산화막
16, 26 : 질화막 17, 28 : 실리콘층
18, 27 : 감광막 19, 29 : 산화층
20 : 채널스톱확산영역 30 : 필드산화막
31, 31 : 채널스톱확산영역
본 발명은 반도체 장치의 필드영역을 형성하는 방법에 관한 것으로, 더욱 상세하게는 단결정 실리콘기판의 필드영역에 트렌치(Trench)를 형성하고 그 트렌치에 산화 방지층과 실리콘층을 형성한 후 그 실리콘층을 산화하여 필드산화막으로 변화시킴으로써 그 트렌치의 하부의 단결정 실리콘기판에서의 채널스톱이온의 재분포를 최소화하고 단결정 실리콘기판의 스트레스를 억제하여 필드영역의 절연특성을 향상시키는 반도체 장치의 제조방법에 관한 것이다.
일반적으로, 집적회로에서는 실리콘기판의 활성영역들을 서로 절연시키기 위한 방법의 하나로서, 실리콘기판의 필드 영역상에 필드산화막을 형성하는 LOCOS(local oxidation of silicon)법이 많이 이용되고 있다.
그 LOCOS법은 단결정 실리콘기판의 전면상에 패드(pad)산화막을 형성하고, 단결정 실리콘기판의 활성영역의 패드(pad)산화막상에만 질화막을 형성한후 그 질화막을 마스크로 이용하여 산화성 분위기에서 단결정 실리콘기판을 열처리하여 단결정 실리콘기판의 필드영역상에 필드산화막을 선택적으로 형성하는 것이다.
한편, LOCOS법이 적용된 집적회로의 경우에 있어서, p형 단결정 실리콘기판상에 형성된 n+확산층의 활성영역들사이에서는 필드 트랜지스터, 즉 N-필드 트랜지스터가 기생적으로 발생하게 된다.
이를 좀 더 상세히 언급하면, LOCOS법이 적용된 집적회로의 경우에 있어서, 먼저, p형 단결정 실리콘기판의 전면상에 패드(pad)산화막과 질화막을 순차적으로 형성하고, 그 단결정 실리콘기판의 n+확산층의 패드(pad)산화막에만 질화막을 남게한 후 그 질화막을 마스크로 이용하여 p형 불순물인 보론(B) 이온을 채널 스톱 도핑(channel stop doping)용 이온으로서 단결정 실리콘기판의 필드영역에 이온 주입하고, 산화성 분위기에서 단결정 실리콘기판을 열처리하여 단결정 실리콘기판의 필드영역에 필드산화막을 선택적으로 형성하는 자기 정합 도핑(self align doping)법을 실시함으로써 기생적인 N-필드 트랜지스터가 n+확산층의 활성영역들과 그 활성영역 사이에 형성된 이온주입된 채널 스톱영역으로 이루어져 발생하게 된다.
그런데, 필드산화막이 형성되는 동안에 단결정 실리콘기판에 주입되어 있던 보론의 이온이 필드산화막의 내부로 이동하게 되는 편석(sepregation)현상이 발생하게 되므로 필드산화막의 형성이 완료된 후에는 필드산화막과 단결정 실리콘기판사이의 계면에서 보론 이온의 농도가 감소하여 기생 필드 트랜지스터의 문턱 전압이 감소하게 된다.
또한, LOCOS법이 적용된 집적회로의 경우에 있어서, 필드영역과 활성영역사이의 경계영역에서 필드산화막의 새 부리(bird's beak) 현상이 발생하게 되는데, 필드산화막의 새부리는 활성영역을 침입하게 되어 실질적인 활성영역을 감소시킨다.
그리고, 필드산화막이 형성되는 동안 채널 스톱 이온의 측면 확산(lateral diffusion)으로 인하여 실질적인 활성영역이 감소하게 되어 활성영역의 확산층과의 접합 용량(junction capacitance)이 증가하게 됨과 아울러 접합 누설 전류(junction leakage current)가 증가하게 됨으로써 반도체 장치의 고집적화에 대응하는 데 한계가 있는 것이다.
또한, 필드산화막의 두께가 격리영역의 패턴의 크기에 의존성을 갖고 있어서, 격리영역의 패턴 크기가 작은 필드산화막과, 격리영역의 패턴의 크기가 큰 필드산화막이 동일한 산화 조건에서 형성되더라도 격리영역의 패턴 크기가 작은 필드산화막의 두께가 격리영역의 패턴의 크기가 큰 필드산화막의 두께보다 작게 된다. 이것은 스트레스가 격리영역의 패턴의 가장자리(edge)에서 집중되기 때문인 것으로 추측된다.
따라서, 드루 필드 이온 주입법에 있어서, 필드산화막의 두께가 큰 영역보다 필드산화막의 두께가 작은 영역에서 채널 스톱용 보론의 이온이 실리콘기판의 표면으로부터 더 깊은 곳까지 주입되므로 필드산화막/실리콘의 계면에서의 채널 스톱 이온의 농도를 보완하는 데 어려움이 있어 반도체 장치의 절연특성이 불안정하게 된다.
이에따라, 반도체 장치의 고집적화에 효율적으로 대응하기 위하여 패턴의 크기가 작은 필드영역의 절연특성을 개선하기 위한 새로운 방법이 제안되었다.
이러한 방법들중의 하나가 단결정 실리콘기판의 필드영역에 트렌치를 형성하여 필드 트렌지스터의 유효 채널 길이를 증가시킴으로써 격리영역의 절연특성을 개선하는 트렌치 절연(Isolation)방법이다.
그 트렌치 절연방법은 단결정 실리콘기판의 필드영역을 이방성 건식식각(Ansotropic Dry Etch)하여 그 필드영역에 트렌치를 형성한 후 그 트렌치에 다결정 실리콘층을 채우고 그 다결정 실리콘층을 산화시키거나, 산화로 인한 기판의 스트레스를 줄이기 위하여 그 트렌치의 표면상에 절연층을 증착한 후 다결정 실리콘층을 그 트렌치에 채우고 그 다결정 실리콘층을 산화하는 방법이다.
이와 같은 종래의 트렌치 절연 방법은 제1도 (a)∼(e)를 참조하여 설명하면 다음과 같다.
즉, 제1도 (a)에 도시한 바와 같이, 먼저, 단결정 실리콘기판(1)의 전면상에 산화막을 형성하고나서 통상의 사진식각방법에 의하여 활성영역의 산화막을 남게함과 아울러 패턴 크기가 서로 다른 필드영역들상의 산화막을 제거하여 그 필드영역들의 단결정 실리콘기판(1)의 표면을 노출시킨다.
이어서, 그 활성영역에 남아있는 산화막을 마스크로 이용하여 그 단결정 실리콘기판(1)을 소정의 깊이만큼 이방성 건식 식각하여 그 단결정 실리콘기판(1)의 필드영역들에 패턴 크기가 서로 다른 트렌치(2)를 형성한 후 그 산화막을 제거한다.
이후 제1도 (b)에 도시한 바와 같이, 화학증착법에 의해 그 단결정 실리콘기판(1)의 전면상에 패드산화막(3)과 질화막(4)을 순차적으로 증착한다.
이어서, 통상적인 사진 식각법에 의하여 그 질화막(4)을 활성영역의 패드산화막(3)상에만 남게한다.
계속하여, 화학 기상 증착법을 이용하여 산화막(5)을 패턴 크기가 작은 트렌치(2)에 채워질 수 있는 두께로 그 질화막(4)과 패드산화막(3)상에 증착한다.
이때, 패턴 크기가 큰 트렌치(3)상의 산화막(5)의 표면에는 함몰부가 생기는 반면에, 패턴 크기가 작은 트렌치(2)상 산화막(5)의 표면은 평탄하게 된다.
이어서, 통상의 사진법에 의하여 패턴 크기가 큰 트렌치(2)상의 산화막(5)의 함몰부상에만 감광막(6)을 패터닝한다.
이후 제1도 (c)에 도시한 바와 같이, 그 감광막(6)을 마스크로 이용하여 질화막(4)의 표면이 노출될 때까지 산화막(5)을 에치백(Etch back)한다. 이때, 작은 패턴의 트렌치(2)내에는 산화막(5)이 완전히 채워지지만 큰 패턴의 트렌치(2)내에는 산화막(5)이 부분적으로 채워진다.
이후 제1도 (d)에 도시한 바와 같이, 그 감광막(6)을 제거하고나서 화학증착법에 의하여 상기 질화막(4)과 산화막(5)의 표면상에 산화막(7)을 증착한다. 이때, 그 산화막(7)의 표면에는 굴곡부(Cusp)(8)가 존재하게 된다.
계속하여, 그 산화막(7)의 굴곡부(8)를 평탄화하기 위하여 감광막(9)을 그 산화막(7)상에 코팅한다.
이후 제1도 (e)에 도시한 바와 같이, 그 감광막(9)과 산화막(7)을 동시에 에치백하여 제거한다. 이어서, 활성영역의 질화막(4)을 제거하고, 단결정 실리콘기판(1)의 표면이 노출될 때까지 패드산화막(2)을 식각함과 아울러 산화막(5),(7)을 식각한다. 따라서, 단결정 실리콘기판(1)의 활성영역과 필드영역이 실질적으로 평탄화하게 된다.
그러나, 종래의 트렌치 절연 방법에서는 트렌치에 채워진 화학증착(CVD) 산화막이 열산화막에 비하여 절연특성이 떨어지고, 단결정 실리콘기판과의 필드영역사이에서의 채널 스톱이온의 재분포에 의하여 그 채널 스톱이온의 디플리션(Depletion)이 발생하게 되므로 필드 트랜지스터의 절연특성이 열화되어 작은 패턴의 필드영역의 절연특성이 나쁘게 되는 문제점이 있었다.
또한, 종래의 트렌치 절연 방법에서는 트렌치의 형성에 따른 단결정 실리콘기판의 격자 손상과, 다결정 실리콘층의 산화에 따른 채널스톱이온의 재분포가 발생하게 되고 격리영역의 패턴의 크기의 차이에 따른 트렌치의 충진(Filling)의 불균일이 발생하게 되는 문제점이 있었다.
따라서, 본 발명의 목적은 단결정 실리콘기판의 트렌치내에 산화방지층을 형성하고 나서 그 산화방지층상에 필드산화막을 형성하여 그 트렌치 하부의 단결정 실리콘기판에서의 불순물 재분포를 방지하고 그 단결정 실리콘기판의 스트레스를 억제함으로써 필드영역의 절연특성을 향상시키는 반도체 장치의 제조방법을 제공하는 데 있다.
이와 같은 목적을 달성하기 위한 본 발명은 상기 기판의 필드영역에 트렌치를 형성하는 단계와, 그 트렌치 하부의 상기 기판내에 이온주입층을 형성하는 단계와, 상기 기판의 전면상에 산화방지층을 형성하는 단계와, 상기 트렌치내의 상기 산화방지층상에만 실리콘층을 형성하는 단계와, 상기 실리콘층을 산화함과 아울러 상기 주입된 이온을 열처리하여 채널스톱확산영역을 형성하는 단계를 포함하는 것을 특징으로 한다.
이하, 본 발명의 일 실시예에 따른 반도체 장치의 제조방법을 제2도 (a) 내지 (f)를 참조하여 상세히 설명하면 다음과 같다.
제2도 (a)를 참조하면, 먼저, 단결정 실리콘기판(11)의 전면상에 절연막, 예를 들어 산화막(12)을 1000∼5000Å의 두께로 형성하고난 후 사진 식각법에 의하여 활성영역의 단결정 실리콘기판(11)상에 산화막(12)을 남게함과 아울러 필드영역의 단결정 실리콘기판(11)상의 산화막(12)을 제거하여 필드영역의 단결정 실리콘기판(11)의 표면을 노출시킨다.
이어서, 남아있는 산화막(12)을 마스크로 이용하여 CHF3+ O2등의 가스에 의한 화학건식 식각 또는 Cl2, SF6등의 가스에 의한 이방성 건식식각으로 단결정 실리콘기판(11)을 3000∼5000Å의 깊이로 식각하여 작은 패턴의 트렌치(13)를 형성한다.
이후 제2도 (b)를 참조하면, 상기 산화막(12)을 마스크로 이용하여 Pyro(H2+O2) 또는 수증기 등의 산화성 분위기에서 800∼950℃로 단결정 실리콘기판(11)을 열처리하여 트렌치(13)의 표면상에 100∼350Å의 산화막(14)을 형성한다.
이어서, 그 산화막(12)을 마스크로 이용하여 N-필드영역에 대한 B, BF2등의 채널스톱이온을 30∼80 KeV의 가속 전압과 2∼5E13/㎠의 도우즈(Dose)로 이온주입하여 그 산화막(14)의 하부의 단결정 실리콘기판(11)내에 이온 주입층을 형성한다.
이후 제2도 (c)를 참조하면, 그 산화막(12)과 산화막(14)을 완전히 제거하고나서 단결정 실리콘기판(11)의 전면상에 100∼350Å의 패드산화막(15)을 형성한 후 750∼850℃에서 저압 화학증착법(LPCVD)으로 1400Å의 질화막(16)을 산화방지층으로서 그 패드산화막(15)상에 형성한다.
계속하여, LPCVD법을 이용하여 실리콘층(17), 예를 들어 비정질 실리콘층 또는 다결정 실리콘층이 작은 패턴의 트렌치(13)내에 채워질 수 있는 두께, 즉 작은 패턴의 트렌치(13)의 폭의 절반보다 크게 되는 두께로 550∼650℃에서 증착되게 한다.
이때, 패턴 크기가 큰 트렌치(13)상의 실리콘층(17)의 표면에는 함몰부가 생기는 반면에 패턴 크기가 작은 트렌치(13)의 표면은 평탄화하게 된다.
이어서, 통상적인 사진식각법에 의하여 상대적으로 큰 패턴의 트렌치(13)상의 실리콘층(17)의 함몰부상에 감광막(18)을 형성한다.
이후 제2도 (d)를 참조하면, 그 감광막(18)을 마스크로 이용하여 상기 질화막(16)의 표면이 노출될 때까지 CHF3+ O2등의 가스로 상기 실리콘층(17)을 화학 건식 식각하거나 Cl2, SF6등의 가스로 상기 실리콘층(17)을 이방성 건식 식각하여 그 실리콘층(17)이 평탄화되게 한 후 그 감광막(18)을 제거한다.
한편, 그 감광막(18)이 상대적으로 큰 패턴의 트렌치(13)상의 미리 정해진 위치로부터 약간의 오차를 가지며 놓여질 경우, 그 감광막(18)을 마스크로 이용하여 CHF3+ O2등의 가스로 상기 실리콘층(17)을 화학 건식 식각하거나 Cl2, SF6등의 가스로 상기 실리콘층(17)을 이방성 건식 식각하면, 상대적으로 큰 패턴의 트렌치(13)상의 실리콘층(17)이 평탄화되지 않고 그 실리콘층(17)의 스트링거(Stringer)가 부수적으로 생기게 된다.
이러한 스트링거를 제거하여 실리콘층(17)의 표면을 평탄화하기 위해서는 CHF3+ O2등의 가스로 화학 건식 식각하거나 등방성 식각을 하는 것이 추가로 필요하게 된다.
이후 제2도 (e)를 참조하면, CHF3+ O2등의 가스를 이용한 화학 건식 식각법에 의하여 평탄화된 실리콘층(17)을 에치백하여 트렌치(13)내의 실리콘층(17)이 리세스(Recess)되도록 한다.
이후 제2도 (f)를 참조하면, 그 리세스된 실리콘층(17)을 Pyro(H2+O2) 또는 수증기의 산화성 분위기에서 열산화하여 산화층(19)으로 되게함과 아울러 주입된 이온이 활성화되어 채널스톱확산영역(20)으로 되게한다.
이때, 리세스된 실리콘층(17)이 산화되면서 부피팽창된 산화층(19)의 표면은 활성영역의 단결정 실리콘기판(11)의 표면과 서로 평탄화된다.
이후, 활성영역의 질화막(16)을 인산용액으로 제거하거나 CF4, SF6등의 가스로 이방성 건식 식각하고나서 활성영역의 패드산화막(15)을 제거하여 필드영역을 완성한다.
이하, 본 발명의 다른 실시에 의한 반도체 장치의 제조방법을 제3도 (a) 내지 (e)를 참조하여 설명하면 다음과 같다.
제3도 (a)를 참조하면, 먼저, 단결정 실리콘기판(21)의 전면상에 절연막, 예를 들어 산화막(22)을 1000∼5000Å의 두께로 형성하고난 후 사진 식각법에 의하여 패턴 크기가 상대적으로 작은 필드영역의 산화막(22)만을 제거함과 아울러 패턴 크기가 상대적으로 작은 필드영역의 단결정 실리콘기판(21)의 표면을 노출시킨다.
이어서, 남아있는 산화막(22)을 마스크로 이용하여 CHF3+ O2등의 가스에 의한 화학건식 식각 또는 Cl2, SF6등의 가스에 의한 이방성 건식식각으로 단결정 실리콘기판(21)을 3000∼5000Å의 깊이로 식각하여 작은 패턴의 트렌치(23)를 형성한다.
이후 제3도 (b)를 참조하면, 상기 산화막(22)을 마스크로 이용하여 Pyro (H2+O2) 또는 수증기 등의 산화성 분위기에서 800∼950℃로 단결정 실리콘기판(21)을 열처리하여 상대적으로 작은 패턴의 트렌치(23)의 표면상에 100∼350Å의 산화막(24)을 형성한다.
이어서, 상기 산화막(22)을 마스크로 이용하여 N-필드영역에 대한 B, BF2등의 채널스톱이온을 30∼80KeV의 가속 전압과 2∼5E13/㎠의 도우즈(Dose)로 이온주입하여 그 산화막(24)의 하부의 단결정 실리콘기판(21)내에 이온 주입층을 형성한다.
이후 제3도 (c)를 참조하면, 상기 산화막(22)과 산화막(24)을 완전히 제거하고나서 단결정 실리콘기판(21)의 전면상에 100∼350Å의 패드산화막(25)을 형성한 후 750∼850℃에서 저압 화학증착법(LPCVD)으로 1400Å의 질화막(26)을 산화방지층으로서 그 패드산화막(25)상에 형성한다.
이어서, 감광막(27)을 그 질화막(26)의 전면상에 코팅하고나서 상대적으로 큰 패턴의 필드영역의 감광막(27)을 선택적으로 제거하여 큰 패턴의 필드영역의 질화막(26)의 표면을 노출시킨다. 그리고, 남아있는 감광막(27)을 마스크로 이용하여 노출된 영역의 질화막(26)을 식각하여 그 질화막(26)의 하부의 패드산화막(25)의 표면을 노출시킨다.
계속하여, 상기 감광막(27)을 마스크로 이용하여 N-필드영역에 대한 B, BF2등의 채널스톱이온을 30∼80KeV의 가속 전압과 2∼5E13/㎠의 도우즈(Dose)로 이온주입하여 패드산화막(25)의 하부의 단결정 실리콘기판(21)내에 이온 주입층을 형성한다.
이후 제3도 (d)를 참조하면, 그 감광막(27)을 제고한 후 LPCVD법을 이용하여 실리콘층(28), 예를 들어 비정질 실리콘층 또는 다결정 실리콘층이 작은 패턴의 트렌치(23)내에 채워질 수 있는 두께, 즉 작은 패턴의 트렌치(23)의 폭의 절반보다 크게 되는 두께로 550∼650℃에서 증착되게 한다.
계속하여, CHF3+ O2등의 가스를 이용한 화학 건식 식각법에 의하여 실리콘층(28)을 에치백하여 작은 패턴 크기의 트렌치(23)이외의 영역의 실리콘층(28)을 제거함과 아울러 작은 패턴 크기의 트렌치(23)내의 실리콘층(28)이 리세스(Recess)되도록 한다.
이후 제3도 (e)를 참조하면, 그 리세스된 실리콘층(28)과 큰 패턴크기의 필드영역의 단결정 실리콘기판(21)을 Pyro(H2+O2) 또는 수증기의 산화성 분위기에서 열산화하여 산화층(29)과 필드산화막(30)으로 각각 되게 함과 아울러 주입된 이온이 활성화되어 채널스톱확산영역(31),(32)으로 되게 한다.
이때, 리세스된 실리콘층(28)이 산화되면서 부피팽창된 산화층(29)의 표면은 활성영역의 단결정 실리콘기판(21)의 표면과 서로 평탄화된다.
이후, 활성영역의 질화막(26)을 인산용액으로 제거하거나 CF4, SF6등의 가스로 이방성 건식 식각하여 필드영역을 완성한다.
따라서, 본발명은 단결정 실리콘기판의 필드영역에 트렌치(Trench)를 형성하고 그 트렌치에 산화 방지층과 실리콘층을 형성한 후 그 실리콘층을 산화하여 필드산화막으로 변화시킴과 아울러 상기 트렌치의 하부의 기판내에 채널스톱확산영역을 형성하거나, 단결정 실리콘기판의 작은 패턴의 필드영역에 트렌치(Trench)를 형성하고 그 트렌치에 산화방지층과 실리콘층을 형성하며 큰 필드의 필드영역의 기판과 상기 실리콘층을 동시에 산화하여 필드산화막으로 변화시킴과 아울러 상기 트렌치의 하부의 기판과 큰 패턴의 필드산화막의 하부의 기판내에 채널확산영역을 형성함으로써 그 트렌치와 큰 패턴의 필드산화막의 하부의 단결정 실리콘기판에서의 채널스톱이온의 재분포를 최소화하고 단결정 실리콘기판의 산화에 의한 스트레스를 억제하여 필드영역의 절연특성을 향상시키는 효과를 갖는다.

Claims (9)

  1. 기판의 필드영역에 좁은패턴과 넓은패턴의 트렌치를 형성하는 단계와; 상기 두 트렌치 하부의 기판내에 이온 주입층을 형성하는 단계와; 상기 기판의 전면상에 산화방지층을 형성하는 단계와; 상기 산화방지층위에 실리콘층을 소정두께로 형성하는 단계와; 두 트렌치 내의 소정영역에 남도록 상기 실리콘층을 식각하는 단계와; 상기 잔존하는 실리콘층을 열처리하여 상기 트렌치내부에 격리산화막을 형성함과 동시에 상기 트렌치 하부에 채널스톱확산영역을 형성하는 단계를 포함하여 이루어진 것을 특징으로 하는 반도체 장치의 제조방법.
  2. 제1항에 있어서, 상기 실리콘층을 형성하는 단계는 상기 산화방지층의 전면상에 상기 실리콘층을 소정의 두께로 증착하는 단계와; 상대적으로 큰 패턴의 상기 트렌치상에 증착된 상기 실리콘층의 소정의 영역상에 마스크층을 형성하는 단계와; 상기 마스크층을 이용하여 상기 실리콘층을 식각하는 단계를 갖는 것을 특징으로 하는 반도체 장치의 제조방법.
  3. 제2항에 있어서, 상기 실리콘층은 상기 실리콘층이 상대적으로 좁은 패턴의 상기 트렌치를 채울 수 있는 두께로 상기 산화방지층상에 증착되는 것을 특징으로 하는 반도체 장치의 제조방법.
  4. 제3항에 있어서, 상기 실리콘층은 좁은 패턴의 상기 트렌치의 폭의 절반 보다 크게 되는 두께로 증착되는 것을 특징으로 하는 반도체 장치의 제조방법.
  5. 제3항에 있어서, 상기 마스크층은 상기 실리콘층의 함몰부상에 형성되는 것을 특징으로 하는 반도체 장치의 제조방법.
  6. 제1항에 있어서, 상기 실리콘층은 다결정 실리콘층 또는 비정질 실리콘층중의 어느하나도 이루어지는 것을 특징으로 하는 반도체 장치의 제조방법.
  7. 기판의 제1필드영역에 트렌치를 형성하는 단계와; 그 트렌치 하부의 상기 기판내에 제1이온 주입층을 형성하는 단계와; 상기 기판의 전면상에 산화방지층을 형성하는 단계와; 상기 기판의 제2필드영역에 제2이온 주입층을 형성하는 단계와; 상기 트렌치 내의 상기 산화방지층상에만 실리콘층을 형성하는 단계와; 상기 실리콘층과, 상기 제2필드영역의 상기 기판을 산화함과 아울러 상기 주입된 이온을 열처리하여 채널스톱확산영역을 형성하는 단계를 포함하여 이루어진 것을 특징으로 하는 반도체 장치의 제조방법.
  8. 제7항에 있어서, 상기 제1필드영역은 제2필드영역 보다 크기가 작은 것을 특징으로 하는 반도체 장치의 제조방법.
  9. 제7항에 있어서, 상기 제2필드영역상의 산화방지층을 제거한 후 제2이온주입층을 형성하는 것을 특징으로 하는 반도체 장치의 제조방법.
KR1019940028789A 1994-11-03 1994-11-03 반도체 장치의 제조방법 Expired - Fee Related KR0157875B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019940028789A KR0157875B1 (ko) 1994-11-03 1994-11-03 반도체 장치의 제조방법
JP7154961A JP2802600B2 (ja) 1994-11-03 1995-06-21 半導体装置の製造方法
US08/794,061 US5915191A (en) 1994-11-03 1997-02-04 Method for fabricating a semiconductor device with improved device integration and field-region insulation

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940028789A KR0157875B1 (ko) 1994-11-03 1994-11-03 반도체 장치의 제조방법

Publications (2)

Publication Number Publication Date
KR960019649A KR960019649A (ko) 1996-06-17
KR0157875B1 true KR0157875B1 (ko) 1999-02-01

Family

ID=19397039

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940028789A Expired - Fee Related KR0157875B1 (ko) 1994-11-03 1994-11-03 반도체 장치의 제조방법

Country Status (3)

Country Link
US (1) US5915191A (ko)
JP (1) JP2802600B2 (ko)
KR (1) KR0157875B1 (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR980006363A (ko) * 1996-06-27 1998-03-30 김주용 반도체 장치 및 그 제조방법
US6228746B1 (en) * 1997-12-18 2001-05-08 Advanced Micro Devices, Inc. Methodology for achieving dual field oxide thicknesses
KR100275730B1 (ko) * 1998-05-11 2000-12-15 윤종용 트렌치 소자분리 방법
KR100532381B1 (ko) * 1998-05-21 2006-02-28 삼성전자주식회사 반도체 장치의 쉘로우 트렌치 소자 분리방법
US6284626B1 (en) * 1999-04-06 2001-09-04 Vantis Corporation Angled nitrogen ion implantation for minimizing mechanical stress on side walls of an isolation trench
US6830977B1 (en) 2000-08-31 2004-12-14 Micron Technology, Inc. Methods of forming an isolation trench in a semiconductor, methods of forming an isolation trench in a surface of a silicon wafer, methods of forming an isolation trench-isolated transistor, trench-isolated transistor, trench isolation structures formed in a semiconductor, memory cells and drams
US6406976B1 (en) * 2000-09-18 2002-06-18 Motorola, Inc. Semiconductor device and process for forming the same
US6602759B2 (en) 2000-12-07 2003-08-05 International Business Machines Corporation Shallow trench isolation for thin silicon/silicon-on-insulator substrates by utilizing polysilicon
JP2002324836A (ja) * 2001-04-24 2002-11-08 Shin Etsu Handotai Co Ltd Ｓｏｎ構造をもつ基板を作製する方法
KR20030002594A (ko) * 2001-06-29 2003-01-09 주식회사 하이닉스반도체 반도체소자의 소자분리절연막 형성방법
KR100487137B1 (ko) * 2002-07-12 2005-05-03 주식회사 하이닉스반도체 반도체 소자의 제조 방법
JP2004153173A (ja) * 2002-10-31 2004-05-27 Sharp Corp 半導体装置の製造方法
US20070132056A1 (en) * 2005-12-09 2007-06-14 Advanced Analogic Technologies, Inc. Isolation structures for semiconductor integrated circuit substrates and methods of forming the same
JP7203515B2 (ja) * 2017-06-06 2023-01-13 アプライド マテリアルズ インコーポレイテッド 連続した堆積－エッチング－処理方法を使用した酸化ケイ素及び窒化ケイ素のボトムアップ成長
US11862694B2 (en) 2020-09-23 2024-01-02 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56120166A (en) * 1980-02-27 1981-09-21 Hitachi Ltd Semiconductor ic device and manufacture thereof
JPS58210634A (ja) * 1982-05-31 1983-12-07 Toshiba Corp 半導体装置の製造方法
JPS59124143A (ja) * 1982-12-29 1984-07-18 Matsushita Electric Ind Co Ltd 半導体集積回路の製造方法
JPS6018930A (ja) * 1983-07-13 1985-01-31 Hitachi Ltd 半導体装置の製造法
JPS6038831A (ja) * 1983-08-12 1985-02-28 Hitachi Ltd 半導体装置およびその製造方法
JPS6070740A (ja) * 1983-09-26 1985-04-22 Mitsubishi Electric Corp 素子間分離方法
JPS6193642A (ja) * 1984-10-15 1986-05-12 Nec Corp 半導体装置の製造方法
JPS61168241A (ja) * 1985-01-21 1986-07-29 Nec Corp 素子分離領域の形成方法
US4892614A (en) * 1986-07-07 1990-01-09 Texas Instruments Incorporated Integrated circuit isolation process
US4980311A (en) * 1987-05-05 1990-12-25 Seiko Epson Corporation Method of fabricating a semiconductor device
JPH034556A (ja) * 1989-05-31 1991-01-10 Toshiba Corp ハイブリッドモジュールのリード接続方法
US5130268A (en) * 1991-04-05 1992-07-14 Sgs-Thomson Microelectronics, Inc. Method for forming planarized shallow trench isolation in an integrated circuit and a structure formed thereby
US5472904A (en) * 1994-03-02 1995-12-05 Micron Technology, Inc. Thermal trench isolation

Also Published As

Publication number Publication date
JPH08139176A (ja) 1996-05-31
KR960019649A (ko) 1996-06-17
US5915191A (en) 1999-06-22
JP2802600B2 (ja) 1998-09-24

Similar Documents

Publication Publication Date Title
US5902127A (en) Methods for forming isolation trenches including doped silicon oxide
KR100282452B1 (ko) 반도체 소자 및 그의 제조 방법
US6069058A (en) Shallow trench isolation for semiconductor devices
US5891787A (en) Semiconductor fabrication employing implantation of excess atoms at the edges of a trench isolation structure
KR100227766B1 (ko) 반도체 장치 및 그 제조 방법
JP2006261703A (ja) メサ分離ｓｏｉトランジスタおよびそれの製造方法
KR0157875B1 (ko) 반도체 장치의 제조방법
KR100266525B1 (ko) 반도체장치의제조방법
JPH11145273A (ja) 半導体装置の製造方法
US5854121A (en) Semiconductor fabrication employing barrier atoms incorporated at the edges of a trench isolation structure
US20030054617A1 (en) Method for forming an isolation region in a semiconductor device
KR0152909B1 (ko) 반도체장치의 격리구조의 제조방법
JP3039978B2 (ja) 集積ｍｉｓｆｅｔデバイス中に電界分離構造及びゲート構造を形成する方法
KR0151267B1 (ko) 반도체장치의 제조방법
KR19980081139A (ko) Ｃｍｏｓ 회로장치의 형성방법
KR100268907B1 (ko) 반도체소자의격리막및이의형성방법
KR100308198B1 (ko) 에스오아이 반도체 소자 분리 방법
JPH0729971A (ja) 半導体装置の製造方法
KR100304500B1 (ko) 반도체장치의제조방법
JP4384269B2 (ja) 半導体装置の素子分離方法
KR0167231B1 (ko) 반도체장치의 격리방법
KR100204022B1 (ko) 반도체 소자의 소자분리막 형성방법
KR20010056442A (ko) 반도체장치의 소자격리방법
KR100268100B1 (ko) 트랜치 구조를 이용한 트랜지스터 제조 방법
KR100672768B1 (ko) 반도체 소자의 소자분리막 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 9

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 10

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 11

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 12

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 13

FPAY Annual fee payment

Payment date: 20110726

Year of fee payment: 14

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 14

FPAY Annual fee payment

Payment date: 20120720

Year of fee payment: 15

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 15

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20130802

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20130802