JP2004153173A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2004153173A JP2004153173A JP2002318894A JP2002318894A JP2004153173A JP 2004153173 A JP2004153173 A JP 2004153173A JP 2002318894 A JP2002318894 A JP 2002318894A JP 2002318894 A JP2002318894 A JP 2002318894A JP 2004153173 A JP2004153173 A JP 2004153173A
- Authority
- JP
- Japan
- Prior art keywords
- film
- layer
- substrate
- semiconductor substrate
- element isolation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 81
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 24
- 238000000034 method Methods 0.000 title claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 87
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims abstract description 54
- 238000002955 isolation Methods 0.000 claims abstract description 39
- 238000005530 etching Methods 0.000 claims abstract description 27
- 230000001681 protective effect Effects 0.000 claims description 20
- 238000000151 deposition Methods 0.000 claims description 13
- 230000003647 oxidation Effects 0.000 claims description 9
- 238000007254 oxidation reaction Methods 0.000 claims description 9
- 230000001590 oxidative effect Effects 0.000 claims description 8
- 230000008021 deposition Effects 0.000 claims description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 10
- 229910004298 SiO 2 Inorganic materials 0.000 description 9
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 238000004140 cleaning Methods 0.000 description 5
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- 238000005498 polishing Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 239000003513 alkali Substances 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- -1 hydrogen ions Chemical class 0.000 description 1
- GPRLSGONYQIRFK-UHFFFAOYSA-N hydron Chemical compound [H+] GPRLSGONYQIRFK-UHFFFAOYSA-N 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
- H01L21/76235—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls trench shape altered by a local oxidation of silicon process step, e.g. trench corner rounding by LOCOS
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Abstract
【課題】トレンチが有する角張ったエッジ部を丸め、電気的に信頼性の高い素子分離領域を形成することが可能な半導体装置の製造方法を提供する。
【解決手段】Ｓｉ基板１上に、格子歪みが緩和されたＳｉＧｅ層２と、ＳｉＧｅ層３と、格子歪みを有するＳｉ層４とがこの順に形成された半導体基板Ｓに、素子分離領域となる部分にエッチングによりトレンチＴを形成する。そして、全露出面にＳｉ膜を堆積し、堆積させたＳｉ膜をドライ酸化することによりＳｉＯ２ 膜８を形成することでトレンチＴが有するエッジ部Ｅを丸める。
【選択図】 図３
【解決手段】Ｓｉ基板１上に、格子歪みが緩和されたＳｉＧｅ層２と、ＳｉＧｅ層３と、格子歪みを有するＳｉ層４とがこの順に形成された半導体基板Ｓに、素子分離領域となる部分にエッチングによりトレンチＴを形成する。そして、全露出面にＳｉ膜を堆積し、堆積させたＳｉ膜をドライ酸化することによりＳｉＯ２ 膜８を形成することでトレンチＴが有するエッジ部Ｅを丸める。
【選択図】 図３
Description
【０００１】
【発明の属する技術分野】
本発明は、Ｓｉ基板又はＳＯＩ基板上に、格子歪みが緩和されたＳｉＧｅ層を有し、該ＳｉＧｅ層上に、格子歪みを有するＳｉ層が形成された半導体基板上、又は、前記ＳｉＧｅ層上に形成された一層以上の半導体層上に、格子歪みを有するＳｉ層が形成された半導体基板を用いて半導体装置を製造する方法に関する。
【０００２】
【従来の技術】
従来、チャネルを通過するキャリア（電子又は正孔）の移動度を向上させるために、半導体基板を作製することが知られている。すなわち、Ｓｉ基板２１上に格子歪みを有するＳｉＧｅ層２２を仮想格子状に形成し、Ｓｉ基板２１との格子定数の不整合によるＳｉＧｅ層２２の歪みを、ミスフィット転位を導入させることにより緩和する。そして、格子歪みが緩和された歪み緩和ＳｉＧｅ層２２上に、キャップ層としてＳｉ層２４を形成する（図４（ａ））。このＳｉ層２４には、より大きい格子定数を有する歪み緩和ＳｉＧｅ層２２に引っ張られることにより歪みが生じる。これによりバンド構造が変化してキャリアの移動度が向上するものである。
【０００３】
上記のように作製した半導体基板を用いてＣＭＯＳトランジスタを製造する場合、図４及び図５に示すように、半導体基板表面の素子活性領域となる部分をフォトレジスト２６で保護し（図４（ｂ））、素子分離領域となる部分に、素子分離溝であるトレンチＴ２をエッチングにより形成する（図４（ｃ））。その後、ＴＥＯＳ−ＣＶＤ法により絶縁膜であるＳｉＯ２ 膜２９をトレンチＴ２に埋め込み、フォトレジスト２６を除去し、ＣＭＰ（化学機械研磨）によりＳｉＯ２ 膜２９の平坦化を行う（図５（ｄ））。
【０００４】
その後、ＮチャネルＭＯＳトランジスタ領域及びＰチャネルＭＯＳトランジスタ領域それぞれに、ウェル形成用、閾値電圧調整用の不純物のイオン注入を行う。続いて、通常のＣＭＯＳトランジスタの製造方法と同様に、ゲート酸化膜３０の形成、ＣＶＤ法によるＰｏｌｙ−Ｓｉ膜の堆積及びドライエッチングによるゲート電極３１の形成（図５（ｅ））、ソース・ドレイン領域の形成を行うことにより、ＣＭＯＳトランジスタが完成する（例えば、特許文献１参照。）。
【０００５】
【特許文献１】
特開２００２−７６３３４号公報
【０００６】
【発明が解決しようとする課題】
上述した製造方法においては、素子分離領域となる部分のエッチングにより、トレンチＴ２は底部に角張ったエッジ部Ｅ２を有する形状に形成される（図４（ｃ））。その後、エッジ部Ｅ２が角張ったままトレンチＴ２にＳｉＯ２ 膜２９を埋め込むために、ＳｉＯ２ 膜２９は、角張ったエッジ部Ｅ２を有するトレンチＴ２に対応する形状に形成される（図５（ｄ））。この結果、エッジ部Ｅ２において応力が集中し、プロセス工程中に格子欠陥を誘起する原因となり、図示しないソース領域とウェル領域との間においてリーク電流を増大させ、電気特性に悪影響を及ぼすという問題が発生する。
【０００７】
この対策として、半導体基板に素子分離領域を形成する際、素子分離領域となる部分のエッチング後に、エッチングにより形成されたトレンチが有する角張ったエッジ部を丸める処理としてのトレンチの表面の熱酸化を行う方法がある。ところで、Ｓｉ基板上に歪み緩和ＳｉＧｅ層を有し、さらに歪み緩和ＳｉＧｅ層上に歪みＳｉ層が形成された半導体基板においては、素子分離領域となる部分のエッチングにより、歪み緩和ＳｉＧｅ層と歪みＳｉ層とがトレンチ側面として露出する。この歪み緩和ＳｉＧｅ層と歪みＳｉ層とでは熱酸化の際の酸化速度が異なり、形成される酸化膜が不均一となる。このため、欠陥などの発生源となり、リーク電流増大の原因になるという問題がある。
【０００８】
本発明は斯かる事情に鑑みてなされたものであって、その目的とするところは、素子分離領域となる部分をエッチングした後、半導体基板にＳｉ膜を堆積させ、堆積させたＳｉ膜を酸化することにより、均一な酸化膜を形成すると共にトレンチが有する角張ったエッジ部を丸め、電気的に信頼性の高い素子分離領域を形成することが可能な半導体装置の製造方法を提供することにある。
【０００９】
【課題を解決するための手段】
本発明に係る半導体装置の製造方法は、Ｓｉ基板又は表面にＳｉ層を有する基板上に、格子歪みが緩和されたＳｉＧｅ層、及び、格子歪みを有するＳｉ層がこの順に形成された半導体基板を用いて半導体装置を製造する方法において、素子分離溝を形成すべく、前記半導体基板の素子分離領域となる部分をエッチングするエッチング工程と、前記半導体基板にＳｉ膜を堆積させる堆積工程と、堆積させたＳｉ膜を酸化する酸化工程とを含むことを特徴とする。
【００１０】
本発明においては、Ｓｉ基板又は表面にＳｉ層を有する基板上に、格子歪みが緩和されたＳｉＧｅ層、及び、格子歪みを有するＳｉ層がこの順に形成された半導体基板の素子分離領域となる部分をエッチングして素子分離溝を形成し、前記半導体基板にＳｉ膜を堆積させ、堆積させたＳｉ膜を酸化する。これにより、エッチングによりトレンチ側面として露出したＳｉＧｅ層及びＳｉ層表面に厚さが均一な酸化膜を形成することができると共に、エッチングにより形成されたトレンチが有する角張ったエッジ部を丸めることができる。ゆえに、リーク電流等の発生を防止した、電気的に信頼性の高い素子分離領域を形成することができる。
【００１１】
また、本発明に係る半導体装置の製造方法は、Ｓｉ基板又は表面にＳｉ層を有する基板上に、格子歪みが緩和されたＳｉＧｅ層と、一層以上の半導体層と、格子歪みを有するＳｉ層とがこの順に形成された半導体基板を用いて半導体装置を製造する方法において、素子分離溝を形成すべく、前記半導体基板の素子分離領域となる部分をエッチングするエッチング工程と、前記半導体基板にＳｉ膜を堆積させる堆積工程と、堆積させたＳｉ膜を酸化する酸化工程とを含むことを特徴とする。
【００１２】
本発明においては、Ｓｉ基板又は表面にＳｉ層を有する基板上に、格子歪みが緩和されたＳｉＧｅ層と、一層以上の半導体層と、格子歪みを有するＳｉ層とがこの順に形成された半導体基板の素子分離領域となる部分をエッチングして素子分離溝を形成し、前記半導体基板にＳｉ膜を堆積させ、堆積させたＳｉ膜を酸化する。これにより、エッチングにより露出したＳｉＧｅ層、ＳｉＧｅ上の半導体層及びＳｉ層表面に厚さが均一な酸化膜を形成することができると共に、エッチングにより形成されたトレンチが有する角張ったエッジ部を丸めることができる。ゆえに、リーク電流等の発生を防止した、電気的に信頼性の高い素子分離領域を形成することができる。
【００１３】
また、本発明に係る半導体装置の製造方法は、前記堆積工程で、５乃至１０ｎｍのＳｉ膜を堆積させることを特徴とする。
【００１４】
本発明においては、素子分離溝が形成された半導体基板に堆積されるＳｉ膜が薄くとも５ｎｍであることにより、トレンチが有する角張ったエッジ部に必要最小限の丸みを持たせることが可能である。また、堆積されるＳｉ膜が厚くとも１０ｎｍであることにより、不必要に厚い酸化膜を形成することもなく、半導体装置の微細化構造を維持することができる。
【００１５】
また、本発明に係る半導体装置の製造方法は、前記酸化工程により、前記堆積させたＳｉ膜を全て酸化することを特徴とする。
【００１６】
本発明においては、素子分離溝が形成された半導体基板に堆積させたＳｉ膜を全て酸化することにより、トレンチ側面として露出したＳｉＧｅ層及びＳｉ層表面（またはＳｉＧｅ層、ＳｉＧｅ上の半導体層及びＳｉ層表面）に均一な酸化膜が形成される。これにより、堆積させたＳｉの表面を一部だけ酸化させた場合に、酸化しなかったＳｉとトレンチ側面との界面が残存する結果発生しうる欠陥を防止することができる。
【００１７】
さらに、本発明に係る半導体装置の製造方法は、前記エッチング工程の前に、素子活性領域となる部分を保護するための保護膜を前記半導体基板表面に堆積させる工程を含むことを特徴とする。
【００１８】
本発明においては、エッチング工程の前に、Ｓｉ３ Ｎ４ 等の保護膜を半導体基板表面に堆積させることにより、保護膜に覆われる半導体基板の素子活性領域となる部分をエッチングから保護すると共に、形成される素子分離溝に後の工程で埋め込まれる素子分離膜を研磨する際のストッパとして、この保護膜に覆われる半導体基板の素子活性領域となる部分を保護することができる。
【００１９】
【発明の実施の形態】
以下、本発明をその実施の形態を示す図面に基づいて説明する。
本実施の形態においては、一例として、以下に示す処理によりＣＭＯＳトランジスタを製造する場合について、図１及び図２に示す模式図を用いて説明する。
前処理としてｐ型（１００）Ｓｉ基板１の高温硫酸洗浄及びＲＣＡ洗浄を行い、５％希フッ酸にてＳｉ基板１表面の自然酸化膜の除去を行う。その後、低圧化学気相成長（ＬＰ−ＣＶＤ）装置により、ＧｅＨ４ 及びＳｉＨ４ を用いて、５００℃にてＧｅ濃度３０％のＳｉＧｅ層２を１５０ｎｍの厚さになるまで、Ｓｉ基板１上にエピタキシャル成長させる。そして、注入エネルギー１８ｋｅＶ、ドーズ量３×１０１６Ｈ＋ ／ｃｍ２ 、注入角７°の条件で、Ｓｉ基板１及びＳｉＧｅ層２からなる半導体基板へ水素イオンを注入した後、高温硫酸洗浄及びＲＣＡ洗浄を行う。洗浄後、電気炉アニール装置により、Ｎ２ 雰囲気下で８００℃、１０分間アニールの処理を行う。
【００２０】
これにより、ＳｉＧｅ層２とＳｉ基板１との界面からＳｉ基板１側に２０〜５０ｎｍの水素イオンの注入ピーク近傍に、１０ｎｍ程度のマイクロキャビティと呼ばれる微小の空孔が発生する。このマイクロキャビティの発生による積層欠陥がすべりを起こすことにより、ＳｉＧｅ層２とＳｉ基板１との界面にミスフィット転位が発生し、ＳｉＧｅ層２の結晶格子の歪みが緩和される。
この歪みが緩和された歪み緩和ＳｉＧｅ層２表面に、さらに半導体層として、Ｇｅ濃度３０％のＳｉＧｅ層３を３００ｎｍの厚さになるまでエピタキシャル成長させる。そして、そのＳｉＧｅ層３上に、キャリアが通過するチャネルとしてのＳｉ層４を２０ｎｍの厚さになるまでエピタキシャル成長させる。ここで、Ｓｉ層４の格子定数よりもＳｉＧｅ層３の格子定数の方が大きいため、Ｓｉ層４はＳｉＧｅ層３に引っ張られ、Ｓｉ層４に歪みが生じる。
【００２１】
上述したようにして形成された半導体基板Ｓ表面に、素子活性領域となる部分を後の工程において保護するための保護膜５を、５００〜１５００ｎｍの厚さになるようにＣＶＤ法により堆積させる（図１（ａ））。この保護膜５としては、Ｓｉ３ Ｎ４ を用いる。
次に、フォトレジスト６を、保護膜５上に５００〜１５００ｎｍの厚さになるようにスピン塗布する。そして、ｉ線を利用したステッパと、ＬＳＩ製造時に用いる素子分離領域（ＳＴＩ、ＬＯＣＯＳ等）形成用のフォトマスクとを用いてフォトレジスト６を露光し、アルカリ現像液を用いて現像する。これにより、保護膜５表面の素子活性領域となる部分に残っているフォトレジスト６によるフォトレジストパターンが形成される（図１（ｂ））。
【００２２】
次に、反応性イオンエッチング法により、保護膜５表面に残っているフォトレジスト６をマスクとして、素子分離領域となる部分の保護膜５をエッチングして除去する。続いて、反応性イオンエッチング法により、残っている保護膜５及びフォトレジスト６をマスクとして半導体基板Ｓの素子分離領域にトレンチＴを形成する（図１（ｃ））。形成されたトレンチＴは、底部に角張ったエッジ部Ｅ（図３の左側）を有する。
次に、保護膜５表面に残っているフォトレジスト６を除去した後、ＣＶＤ法により、Ｐｏｌｙ−Ｓｉ膜７を５〜１０ｎｍ程度の厚さになるまで全露出面、つまり、保護膜５表面（上面）及び露出した表面（側面）と、トレンチＴの側面及び底面とに堆積させる（図１（ｄ））。
【００２３】
次に、堆積させたＰｏｌｙ−Ｓｉ膜７をドライ酸化することにより、ＳｉＯ２ 膜８を形成する（図２（ｅ））。例えば、堆積させたＰｏｌｙ−Ｓｉ膜７の厚さが５ｎｍの場合、９５０〜１０５０℃において１０〜３０分間ドライ酸化することにより、Ｐｏｌｙ−Ｓｉを全て酸化することができる。
これにより、図３に示す左側の拡大図のように、トレンチＴが有する角張ったエッジ部Ｅは、右側の拡大図のように、トレンチＴの側面及び底面に堆積されたＰｏｌｙ−Ｓｉが全て酸化されてＳｉＯ２ となることにより丸められる。
そして、ＴＥＯＳ−ＣＶＤ法により、絶縁膜であるＳｉＯ２ 膜９をトレンチＴに埋め込み、ＣＭＰにより、保護膜５をストッパとしてＳｉＯ２ 膜９の研磨及び平坦化を行い、平坦化後、保護膜５を除去する（図２（ｆ））。
【００２４】
次に、図示していないが、ＮチャネルＭＯＳトランジスタ領域及びＰチャネルＭＯＳトランジスタ領域それぞれに、ウェル形成用、閾値電圧調整用の不純物のイオン注入を行う。続いて、通常のＣＭＯＳトランジスタの製造方法と同様に、熱酸化によるゲート酸化膜１０の形成、ＣＶＤ法によるＰｏｌｙ−Ｓｉ膜の堆積及び堆積させたＰｏｌｙ−Ｓｉ膜のドライエッチングによるゲート電極１１の形成、ソース・ドレイン領域の形成を行う（図２（ｇ））。以上の処理により、本発明に係る製造方法によるＣＭＯＳトランジスタが完成する。
【００２５】
なお、本実施の形態においては、半導体基板Ｓとして、Ｓｉ基板１上に歪みが緩和された歪み緩和ＳｉＧｅ層２を有し、歪み緩和ＳｉＧｅ層２上に、半導体層としてさらにＳｉＧｅ層３が形成され、ＳｉＧｅ層３上に、歪みを有する歪みＳｉ層４が形成されたものを用いたが、これに限定するものではなく以下のものであってもよい。すなわち、歪み緩和ＳｉＧｅ層２上に歪みＳｉ層４が形成された半導体基板であってもよい。また、歪み緩和ＳｉＧｅ層２とＳｉＧｅ層３との間、又はＳｉＧｅ層３と歪みＳｉ層４との間にさらに半導体層を有する半導体基板であってもよい。また、トレンチＴを形成後に堆積させるＳｉ膜は、Ｐｏｌｙ−Ｓｉ膜に限定されるものではなく、非晶質Ｓｉ膜、単結晶Ｓｉ膜などのＳｉ単体の膜であればよい。
【００２６】
また、本実施の形態においては、半導体基板Ｓとして、その上に歪み緩和ＳｉＧｅ層２、歪みＳｉ層４等が形成されたＳｉ基板１を用いる形態としたが、Ｓｉ基板１の代わりに、表面にＳｉ層を有する基板としてＳＯＩ基板を用いる形態であってもよい。この形態においても、Ｓｉ基板１を用いる場合と同様のＣＭＯＳトランジスタを製造することができる。
【００２７】
【発明の効果】
本発明によれば、Ｓｉ基板又は表面にＳｉ層を有する基板上に、格子歪みが緩和されたＳｉＧｅ層を有し、該ＳｉＧｅ層上に、格子歪みを有するＳｉ層が形成された半導体基板の素子分離領域となる部分をエッチングして素子分離溝を形成し、前記半導体基板にＳｉ膜を堆積させ、堆積させたＳｉ膜を酸化する。これにより、エッチングによりトレンチ側面として露出したＳｉＧｅ層及びＳｉ層表面に厚さが均一な酸化膜を形成することができると共に、エッチングにより形成されたトレンチが有する角張ったエッジ部を丸めることができる。ゆえに、リーク電流等の発生を防止した、電気的に信頼性の高い素子分離領域を形成することができる。
【００２８】
また、本発明によれば、Ｓｉ基板又は表面にＳｉ層を有する基板上に、格子歪みが緩和されたＳｉＧｅ層を有し、該ＳｉＧｅ層上に形成された一層以上の半導体層上に、格子歪みを有するＳｉ層が形成された半導体基板の素子分離領域となる部分をエッチングして素子分離溝を形成し、前記半導体基板にＳｉ膜を堆積させ、堆積させたＳｉ膜を酸化する。これにより、エッチングにより露出したＳｉＧｅ層、ＳｉＧｅ上の半導体層及びＳｉ層表面に厚さが均一な酸化膜を形成することができると共に、エッチングにより形成されたトレンチが有する角張ったエッジ部を丸めることができる。ゆえに、リーク電流等の発生を防止した、電気的に信頼性の高い素子分離領域を形成することができる。
【００２９】
また、本発明によれば、素子分離溝が形成された半導体基板に堆積されるＳｉ膜が薄くとも５ｎｍであることにより、トレンチが有する角張ったエッジ部に必要最小限の丸みを持たせることが可能である。また、堆積されるＳｉ膜が厚くとも１０ｎｍであることにより、不必要に厚い酸化膜を形成することもなく、半導体装置の微細化構造を維持することができる。
【００３０】
また、本発明によれば、素子分離溝が形成された半導体基板に堆積させたＳｉを全て酸化することにより、トレンチ側面として露出したＳｉＧｅ層及びＳｉ層表面（またはＳｉＧｅ層、ＳｉＧｅ上の半導体層及びＳｉ層表面）に均一な酸化膜が形成される。これにより、堆積させたＳｉの表面を一部だけ酸化させた場合に、酸化しなかったＳｉとトレンチ側面との界面が残存する結果発生しうる欠陥を防止することができる。
【００３１】
さらに、本発明によれば、エッチング工程の前に、Ｓｉ３ Ｎ４ 等の保護膜を半導体基板表面に堆積させることにより、保護膜に覆われる半導体基板の素子活性領域となる部分をエッチングから保護すると共に、形成される素子分離溝に後の工程で埋め込まれる素子分離膜を研磨する際のストッパとして、この保護膜に覆われる半導体基板の素子活性領域となる部分を保護することができる。
【図面の簡単な説明】
【図１】本発明に係る半導体装置の製造方法を示す模式図である。
【図２】本発明に係る半導体装置の製造方法を示す模式図である。
【図３】トレンチ近傍の拡大図である。
【図４】従来の半導体装置の製造方法を示す模式図である。
【図５】従来の半導体装置の製造方法を示す模式図である。
【符号の説明】
１、２１ Ｓｉ基板
２、２２ 歪み緩和ＳｉＧｅ層
３ ＳｉＧｅ層
４、２４ 歪みＳｉ層
５ 保護膜
６、２６ フォトレジスト
７ Ｐｏｌｙ−Ｓｉ膜
８、９、２９ ＳｉＯ２ 膜
１０、３０ ゲート酸化膜
１１、３１ ゲート電極
Ｔ、Ｔ２ トレンチ
Ｅ、Ｅ２ エッジ部
Ｓ 半導体基板
【発明の属する技術分野】
本発明は、Ｓｉ基板又はＳＯＩ基板上に、格子歪みが緩和されたＳｉＧｅ層を有し、該ＳｉＧｅ層上に、格子歪みを有するＳｉ層が形成された半導体基板上、又は、前記ＳｉＧｅ層上に形成された一層以上の半導体層上に、格子歪みを有するＳｉ層が形成された半導体基板を用いて半導体装置を製造する方法に関する。
【０００２】
【従来の技術】
従来、チャネルを通過するキャリア（電子又は正孔）の移動度を向上させるために、半導体基板を作製することが知られている。すなわち、Ｓｉ基板２１上に格子歪みを有するＳｉＧｅ層２２を仮想格子状に形成し、Ｓｉ基板２１との格子定数の不整合によるＳｉＧｅ層２２の歪みを、ミスフィット転位を導入させることにより緩和する。そして、格子歪みが緩和された歪み緩和ＳｉＧｅ層２２上に、キャップ層としてＳｉ層２４を形成する（図４（ａ））。このＳｉ層２４には、より大きい格子定数を有する歪み緩和ＳｉＧｅ層２２に引っ張られることにより歪みが生じる。これによりバンド構造が変化してキャリアの移動度が向上するものである。
【０００３】
上記のように作製した半導体基板を用いてＣＭＯＳトランジスタを製造する場合、図４及び図５に示すように、半導体基板表面の素子活性領域となる部分をフォトレジスト２６で保護し（図４（ｂ））、素子分離領域となる部分に、素子分離溝であるトレンチＴ２をエッチングにより形成する（図４（ｃ））。その後、ＴＥＯＳ−ＣＶＤ法により絶縁膜であるＳｉＯ２ 膜２９をトレンチＴ２に埋め込み、フォトレジスト２６を除去し、ＣＭＰ（化学機械研磨）によりＳｉＯ２ 膜２９の平坦化を行う（図５（ｄ））。
【０００４】
その後、ＮチャネルＭＯＳトランジスタ領域及びＰチャネルＭＯＳトランジスタ領域それぞれに、ウェル形成用、閾値電圧調整用の不純物のイオン注入を行う。続いて、通常のＣＭＯＳトランジスタの製造方法と同様に、ゲート酸化膜３０の形成、ＣＶＤ法によるＰｏｌｙ−Ｓｉ膜の堆積及びドライエッチングによるゲート電極３１の形成（図５（ｅ））、ソース・ドレイン領域の形成を行うことにより、ＣＭＯＳトランジスタが完成する（例えば、特許文献１参照。）。
【０００５】
【特許文献１】
特開２００２−７６３３４号公報
【０００６】
【発明が解決しようとする課題】
上述した製造方法においては、素子分離領域となる部分のエッチングにより、トレンチＴ２は底部に角張ったエッジ部Ｅ２を有する形状に形成される（図４（ｃ））。その後、エッジ部Ｅ２が角張ったままトレンチＴ２にＳｉＯ２ 膜２９を埋め込むために、ＳｉＯ２ 膜２９は、角張ったエッジ部Ｅ２を有するトレンチＴ２に対応する形状に形成される（図５（ｄ））。この結果、エッジ部Ｅ２において応力が集中し、プロセス工程中に格子欠陥を誘起する原因となり、図示しないソース領域とウェル領域との間においてリーク電流を増大させ、電気特性に悪影響を及ぼすという問題が発生する。
【０００７】
この対策として、半導体基板に素子分離領域を形成する際、素子分離領域となる部分のエッチング後に、エッチングにより形成されたトレンチが有する角張ったエッジ部を丸める処理としてのトレンチの表面の熱酸化を行う方法がある。ところで、Ｓｉ基板上に歪み緩和ＳｉＧｅ層を有し、さらに歪み緩和ＳｉＧｅ層上に歪みＳｉ層が形成された半導体基板においては、素子分離領域となる部分のエッチングにより、歪み緩和ＳｉＧｅ層と歪みＳｉ層とがトレンチ側面として露出する。この歪み緩和ＳｉＧｅ層と歪みＳｉ層とでは熱酸化の際の酸化速度が異なり、形成される酸化膜が不均一となる。このため、欠陥などの発生源となり、リーク電流増大の原因になるという問題がある。
【０００８】
本発明は斯かる事情に鑑みてなされたものであって、その目的とするところは、素子分離領域となる部分をエッチングした後、半導体基板にＳｉ膜を堆積させ、堆積させたＳｉ膜を酸化することにより、均一な酸化膜を形成すると共にトレンチが有する角張ったエッジ部を丸め、電気的に信頼性の高い素子分離領域を形成することが可能な半導体装置の製造方法を提供することにある。
【０００９】
【課題を解決するための手段】
本発明に係る半導体装置の製造方法は、Ｓｉ基板又は表面にＳｉ層を有する基板上に、格子歪みが緩和されたＳｉＧｅ層、及び、格子歪みを有するＳｉ層がこの順に形成された半導体基板を用いて半導体装置を製造する方法において、素子分離溝を形成すべく、前記半導体基板の素子分離領域となる部分をエッチングするエッチング工程と、前記半導体基板にＳｉ膜を堆積させる堆積工程と、堆積させたＳｉ膜を酸化する酸化工程とを含むことを特徴とする。
【００１０】
本発明においては、Ｓｉ基板又は表面にＳｉ層を有する基板上に、格子歪みが緩和されたＳｉＧｅ層、及び、格子歪みを有するＳｉ層がこの順に形成された半導体基板の素子分離領域となる部分をエッチングして素子分離溝を形成し、前記半導体基板にＳｉ膜を堆積させ、堆積させたＳｉ膜を酸化する。これにより、エッチングによりトレンチ側面として露出したＳｉＧｅ層及びＳｉ層表面に厚さが均一な酸化膜を形成することができると共に、エッチングにより形成されたトレンチが有する角張ったエッジ部を丸めることができる。ゆえに、リーク電流等の発生を防止した、電気的に信頼性の高い素子分離領域を形成することができる。
【００１１】
また、本発明に係る半導体装置の製造方法は、Ｓｉ基板又は表面にＳｉ層を有する基板上に、格子歪みが緩和されたＳｉＧｅ層と、一層以上の半導体層と、格子歪みを有するＳｉ層とがこの順に形成された半導体基板を用いて半導体装置を製造する方法において、素子分離溝を形成すべく、前記半導体基板の素子分離領域となる部分をエッチングするエッチング工程と、前記半導体基板にＳｉ膜を堆積させる堆積工程と、堆積させたＳｉ膜を酸化する酸化工程とを含むことを特徴とする。
【００１２】
本発明においては、Ｓｉ基板又は表面にＳｉ層を有する基板上に、格子歪みが緩和されたＳｉＧｅ層と、一層以上の半導体層と、格子歪みを有するＳｉ層とがこの順に形成された半導体基板の素子分離領域となる部分をエッチングして素子分離溝を形成し、前記半導体基板にＳｉ膜を堆積させ、堆積させたＳｉ膜を酸化する。これにより、エッチングにより露出したＳｉＧｅ層、ＳｉＧｅ上の半導体層及びＳｉ層表面に厚さが均一な酸化膜を形成することができると共に、エッチングにより形成されたトレンチが有する角張ったエッジ部を丸めることができる。ゆえに、リーク電流等の発生を防止した、電気的に信頼性の高い素子分離領域を形成することができる。
【００１３】
また、本発明に係る半導体装置の製造方法は、前記堆積工程で、５乃至１０ｎｍのＳｉ膜を堆積させることを特徴とする。
【００１４】
本発明においては、素子分離溝が形成された半導体基板に堆積されるＳｉ膜が薄くとも５ｎｍであることにより、トレンチが有する角張ったエッジ部に必要最小限の丸みを持たせることが可能である。また、堆積されるＳｉ膜が厚くとも１０ｎｍであることにより、不必要に厚い酸化膜を形成することもなく、半導体装置の微細化構造を維持することができる。
【００１５】
また、本発明に係る半導体装置の製造方法は、前記酸化工程により、前記堆積させたＳｉ膜を全て酸化することを特徴とする。
【００１６】
本発明においては、素子分離溝が形成された半導体基板に堆積させたＳｉ膜を全て酸化することにより、トレンチ側面として露出したＳｉＧｅ層及びＳｉ層表面（またはＳｉＧｅ層、ＳｉＧｅ上の半導体層及びＳｉ層表面）に均一な酸化膜が形成される。これにより、堆積させたＳｉの表面を一部だけ酸化させた場合に、酸化しなかったＳｉとトレンチ側面との界面が残存する結果発生しうる欠陥を防止することができる。
【００１７】
さらに、本発明に係る半導体装置の製造方法は、前記エッチング工程の前に、素子活性領域となる部分を保護するための保護膜を前記半導体基板表面に堆積させる工程を含むことを特徴とする。
【００１８】
本発明においては、エッチング工程の前に、Ｓｉ３ Ｎ４ 等の保護膜を半導体基板表面に堆積させることにより、保護膜に覆われる半導体基板の素子活性領域となる部分をエッチングから保護すると共に、形成される素子分離溝に後の工程で埋め込まれる素子分離膜を研磨する際のストッパとして、この保護膜に覆われる半導体基板の素子活性領域となる部分を保護することができる。
【００１９】
【発明の実施の形態】
以下、本発明をその実施の形態を示す図面に基づいて説明する。
本実施の形態においては、一例として、以下に示す処理によりＣＭＯＳトランジスタを製造する場合について、図１及び図２に示す模式図を用いて説明する。
前処理としてｐ型（１００）Ｓｉ基板１の高温硫酸洗浄及びＲＣＡ洗浄を行い、５％希フッ酸にてＳｉ基板１表面の自然酸化膜の除去を行う。その後、低圧化学気相成長（ＬＰ−ＣＶＤ）装置により、ＧｅＨ４ 及びＳｉＨ４ を用いて、５００℃にてＧｅ濃度３０％のＳｉＧｅ層２を１５０ｎｍの厚さになるまで、Ｓｉ基板１上にエピタキシャル成長させる。そして、注入エネルギー１８ｋｅＶ、ドーズ量３×１０１６Ｈ＋ ／ｃｍ２ 、注入角７°の条件で、Ｓｉ基板１及びＳｉＧｅ層２からなる半導体基板へ水素イオンを注入した後、高温硫酸洗浄及びＲＣＡ洗浄を行う。洗浄後、電気炉アニール装置により、Ｎ２ 雰囲気下で８００℃、１０分間アニールの処理を行う。
【００２０】
これにより、ＳｉＧｅ層２とＳｉ基板１との界面からＳｉ基板１側に２０〜５０ｎｍの水素イオンの注入ピーク近傍に、１０ｎｍ程度のマイクロキャビティと呼ばれる微小の空孔が発生する。このマイクロキャビティの発生による積層欠陥がすべりを起こすことにより、ＳｉＧｅ層２とＳｉ基板１との界面にミスフィット転位が発生し、ＳｉＧｅ層２の結晶格子の歪みが緩和される。
この歪みが緩和された歪み緩和ＳｉＧｅ層２表面に、さらに半導体層として、Ｇｅ濃度３０％のＳｉＧｅ層３を３００ｎｍの厚さになるまでエピタキシャル成長させる。そして、そのＳｉＧｅ層３上に、キャリアが通過するチャネルとしてのＳｉ層４を２０ｎｍの厚さになるまでエピタキシャル成長させる。ここで、Ｓｉ層４の格子定数よりもＳｉＧｅ層３の格子定数の方が大きいため、Ｓｉ層４はＳｉＧｅ層３に引っ張られ、Ｓｉ層４に歪みが生じる。
【００２１】
上述したようにして形成された半導体基板Ｓ表面に、素子活性領域となる部分を後の工程において保護するための保護膜５を、５００〜１５００ｎｍの厚さになるようにＣＶＤ法により堆積させる（図１（ａ））。この保護膜５としては、Ｓｉ３ Ｎ４ を用いる。
次に、フォトレジスト６を、保護膜５上に５００〜１５００ｎｍの厚さになるようにスピン塗布する。そして、ｉ線を利用したステッパと、ＬＳＩ製造時に用いる素子分離領域（ＳＴＩ、ＬＯＣＯＳ等）形成用のフォトマスクとを用いてフォトレジスト６を露光し、アルカリ現像液を用いて現像する。これにより、保護膜５表面の素子活性領域となる部分に残っているフォトレジスト６によるフォトレジストパターンが形成される（図１（ｂ））。
【００２２】
次に、反応性イオンエッチング法により、保護膜５表面に残っているフォトレジスト６をマスクとして、素子分離領域となる部分の保護膜５をエッチングして除去する。続いて、反応性イオンエッチング法により、残っている保護膜５及びフォトレジスト６をマスクとして半導体基板Ｓの素子分離領域にトレンチＴを形成する（図１（ｃ））。形成されたトレンチＴは、底部に角張ったエッジ部Ｅ（図３の左側）を有する。
次に、保護膜５表面に残っているフォトレジスト６を除去した後、ＣＶＤ法により、Ｐｏｌｙ−Ｓｉ膜７を５〜１０ｎｍ程度の厚さになるまで全露出面、つまり、保護膜５表面（上面）及び露出した表面（側面）と、トレンチＴの側面及び底面とに堆積させる（図１（ｄ））。
【００２３】
次に、堆積させたＰｏｌｙ−Ｓｉ膜７をドライ酸化することにより、ＳｉＯ２ 膜８を形成する（図２（ｅ））。例えば、堆積させたＰｏｌｙ−Ｓｉ膜７の厚さが５ｎｍの場合、９５０〜１０５０℃において１０〜３０分間ドライ酸化することにより、Ｐｏｌｙ−Ｓｉを全て酸化することができる。
これにより、図３に示す左側の拡大図のように、トレンチＴが有する角張ったエッジ部Ｅは、右側の拡大図のように、トレンチＴの側面及び底面に堆積されたＰｏｌｙ−Ｓｉが全て酸化されてＳｉＯ２ となることにより丸められる。
そして、ＴＥＯＳ−ＣＶＤ法により、絶縁膜であるＳｉＯ２ 膜９をトレンチＴに埋め込み、ＣＭＰにより、保護膜５をストッパとしてＳｉＯ２ 膜９の研磨及び平坦化を行い、平坦化後、保護膜５を除去する（図２（ｆ））。
【００２４】
次に、図示していないが、ＮチャネルＭＯＳトランジスタ領域及びＰチャネルＭＯＳトランジスタ領域それぞれに、ウェル形成用、閾値電圧調整用の不純物のイオン注入を行う。続いて、通常のＣＭＯＳトランジスタの製造方法と同様に、熱酸化によるゲート酸化膜１０の形成、ＣＶＤ法によるＰｏｌｙ−Ｓｉ膜の堆積及び堆積させたＰｏｌｙ−Ｓｉ膜のドライエッチングによるゲート電極１１の形成、ソース・ドレイン領域の形成を行う（図２（ｇ））。以上の処理により、本発明に係る製造方法によるＣＭＯＳトランジスタが完成する。
【００２５】
なお、本実施の形態においては、半導体基板Ｓとして、Ｓｉ基板１上に歪みが緩和された歪み緩和ＳｉＧｅ層２を有し、歪み緩和ＳｉＧｅ層２上に、半導体層としてさらにＳｉＧｅ層３が形成され、ＳｉＧｅ層３上に、歪みを有する歪みＳｉ層４が形成されたものを用いたが、これに限定するものではなく以下のものであってもよい。すなわち、歪み緩和ＳｉＧｅ層２上に歪みＳｉ層４が形成された半導体基板であってもよい。また、歪み緩和ＳｉＧｅ層２とＳｉＧｅ層３との間、又はＳｉＧｅ層３と歪みＳｉ層４との間にさらに半導体層を有する半導体基板であってもよい。また、トレンチＴを形成後に堆積させるＳｉ膜は、Ｐｏｌｙ−Ｓｉ膜に限定されるものではなく、非晶質Ｓｉ膜、単結晶Ｓｉ膜などのＳｉ単体の膜であればよい。
【００２６】
また、本実施の形態においては、半導体基板Ｓとして、その上に歪み緩和ＳｉＧｅ層２、歪みＳｉ層４等が形成されたＳｉ基板１を用いる形態としたが、Ｓｉ基板１の代わりに、表面にＳｉ層を有する基板としてＳＯＩ基板を用いる形態であってもよい。この形態においても、Ｓｉ基板１を用いる場合と同様のＣＭＯＳトランジスタを製造することができる。
【００２７】
【発明の効果】
本発明によれば、Ｓｉ基板又は表面にＳｉ層を有する基板上に、格子歪みが緩和されたＳｉＧｅ層を有し、該ＳｉＧｅ層上に、格子歪みを有するＳｉ層が形成された半導体基板の素子分離領域となる部分をエッチングして素子分離溝を形成し、前記半導体基板にＳｉ膜を堆積させ、堆積させたＳｉ膜を酸化する。これにより、エッチングによりトレンチ側面として露出したＳｉＧｅ層及びＳｉ層表面に厚さが均一な酸化膜を形成することができると共に、エッチングにより形成されたトレンチが有する角張ったエッジ部を丸めることができる。ゆえに、リーク電流等の発生を防止した、電気的に信頼性の高い素子分離領域を形成することができる。
【００２８】
また、本発明によれば、Ｓｉ基板又は表面にＳｉ層を有する基板上に、格子歪みが緩和されたＳｉＧｅ層を有し、該ＳｉＧｅ層上に形成された一層以上の半導体層上に、格子歪みを有するＳｉ層が形成された半導体基板の素子分離領域となる部分をエッチングして素子分離溝を形成し、前記半導体基板にＳｉ膜を堆積させ、堆積させたＳｉ膜を酸化する。これにより、エッチングにより露出したＳｉＧｅ層、ＳｉＧｅ上の半導体層及びＳｉ層表面に厚さが均一な酸化膜を形成することができると共に、エッチングにより形成されたトレンチが有する角張ったエッジ部を丸めることができる。ゆえに、リーク電流等の発生を防止した、電気的に信頼性の高い素子分離領域を形成することができる。
【００２９】
また、本発明によれば、素子分離溝が形成された半導体基板に堆積されるＳｉ膜が薄くとも５ｎｍであることにより、トレンチが有する角張ったエッジ部に必要最小限の丸みを持たせることが可能である。また、堆積されるＳｉ膜が厚くとも１０ｎｍであることにより、不必要に厚い酸化膜を形成することもなく、半導体装置の微細化構造を維持することができる。
【００３０】
また、本発明によれば、素子分離溝が形成された半導体基板に堆積させたＳｉを全て酸化することにより、トレンチ側面として露出したＳｉＧｅ層及びＳｉ層表面（またはＳｉＧｅ層、ＳｉＧｅ上の半導体層及びＳｉ層表面）に均一な酸化膜が形成される。これにより、堆積させたＳｉの表面を一部だけ酸化させた場合に、酸化しなかったＳｉとトレンチ側面との界面が残存する結果発生しうる欠陥を防止することができる。
【００３１】
さらに、本発明によれば、エッチング工程の前に、Ｓｉ３ Ｎ４ 等の保護膜を半導体基板表面に堆積させることにより、保護膜に覆われる半導体基板の素子活性領域となる部分をエッチングから保護すると共に、形成される素子分離溝に後の工程で埋め込まれる素子分離膜を研磨する際のストッパとして、この保護膜に覆われる半導体基板の素子活性領域となる部分を保護することができる。
【図面の簡単な説明】
【図１】本発明に係る半導体装置の製造方法を示す模式図である。
【図２】本発明に係る半導体装置の製造方法を示す模式図である。
【図３】トレンチ近傍の拡大図である。
【図４】従来の半導体装置の製造方法を示す模式図である。
【図５】従来の半導体装置の製造方法を示す模式図である。
【符号の説明】
１、２１ Ｓｉ基板
２、２２ 歪み緩和ＳｉＧｅ層
３ ＳｉＧｅ層
４、２４ 歪みＳｉ層
５ 保護膜
６、２６ フォトレジスト
７ Ｐｏｌｙ−Ｓｉ膜
８、９、２９ ＳｉＯ２ 膜
１０、３０ ゲート酸化膜
１１、３１ ゲート電極
Ｔ、Ｔ２ トレンチ
Ｅ、Ｅ２ エッジ部
Ｓ 半導体基板
Claims (5)
- Ｓｉ基板又は表面にＳｉ層を有する基板上に、格子歪みが緩和されたＳｉＧｅ層、及び、格子歪みを有するＳｉ層がこの順に形成された半導体基板を用いて半導体装置を製造する方法において、
素子分離溝を形成すべく、前記半導体基板の素子分離領域となる部分をエッチングするエッチング工程と、
前記半導体基板にＳｉ膜を堆積させる堆積工程と、
堆積させたＳｉ膜を酸化する酸化工程と
を含むことを特徴とする半導体装置の製造方法。 - Ｓｉ基板又は表面にＳｉ層を有する基板上に、格子歪みが緩和されたＳｉＧｅ層と、一層以上の半導体層と、格子歪みを有するＳｉ層とがこの順に形成された半導体基板を用いて半導体装置を製造する方法において、
素子分離溝を形成すべく、前記半導体基板の素子分離領域となる部分をエッチングするエッチング工程と、
前記半導体基板にＳｉ膜を堆積させる堆積工程と、
堆積させたＳｉ膜を酸化する酸化工程と
を含むことを特徴とする半導体装置の製造方法。 - 前記堆積工程で、５乃至１０ｎｍのＳｉ膜を堆積させることを特徴とする請求項１又は２に記載の半導体装置の製造方法。
- 前記酸化工程により、前記堆積させたＳｉ膜を全て酸化することを特徴とする請求項１乃至３の何れかに記載の半導体装置の製造方法。
- 前記エッチング工程の前に、素子活性領域となる部分を保護するための保護膜を前記半導体基板表面に堆積させる工程を含むことを特徴とする請求項１乃至４の何れかに記載の半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002318894A JP2004153173A (ja) | 2002-10-31 | 2002-10-31 | 半導体装置の製造方法 |
| US10/694,807 US6927138B2 (en) | 2002-10-31 | 2003-10-29 | Method of semiconductor device fabrication |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002318894A JP2004153173A (ja) | 2002-10-31 | 2002-10-31 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004153173A true JP2004153173A (ja) | 2004-05-27 |
Family
ID=32171274
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002318894A Pending JP2004153173A (ja) | 2002-10-31 | 2002-10-31 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6927138B2 (ja) |
| JP (1) | JP2004153173A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8003470B2 (en) | 2005-09-13 | 2011-08-23 | Infineon Technologies Ag | Strained semiconductor device and method of making the same |
| JP7592464B2 (ja) | 2020-11-06 | 2024-12-02 | キオクシア株式会社 | 半導体記憶装置 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4750342B2 (ja) * | 2002-07-03 | 2011-08-17 | ルネサスエレクトロニクス株式会社 | Ｍｏｓ−ｆｅｔおよびその製造方法、並びに半導体装置 |
| US7833893B2 (en) * | 2007-07-10 | 2010-11-16 | International Business Machines Corporation | Method for forming conductive structures |
| US7851325B1 (en) * | 2008-09-12 | 2010-12-14 | Acorn Technologies, Inc. | Strained semiconductor using elastic edge relaxation, a buried stressor layer and a sacrificial stressor layer |
| US8361867B2 (en) * | 2010-03-19 | 2013-01-29 | Acorn Technologies, Inc. | Biaxial strained field effect transistor devices |
| US9059201B2 (en) | 2010-04-28 | 2015-06-16 | Acorn Technologies, Inc. | Transistor with longitudinal strain in channel induced by buried stressor relaxed by implantation |
| US8361868B2 (en) | 2010-04-28 | 2013-01-29 | Acorn Technologies, Inc. | Transistor with longitudinal strain in channel induced by buried stressor relaxed by implantation |
| US8395213B2 (en) | 2010-08-27 | 2013-03-12 | Acorn Technologies, Inc. | Strained semiconductor using elastic edge relaxation of a stressor combined with buried insulating layer |
| US9406798B2 (en) | 2010-08-27 | 2016-08-02 | Acorn Technologies, Inc. | Strained semiconductor using elastic edge relaxation of a stressor combined with buried insulating layer |
| US10833194B2 (en) | 2010-08-27 | 2020-11-10 | Acorn Semi, Llc | SOI wafers and devices with buried stressor |
| KR101831936B1 (ko) * | 2011-12-22 | 2018-02-26 | 삼성전자주식회사 | 박막 형성 방법 및 이를 이용한 반도체 소자의 제조 방법 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5155571A (en) * | 1990-08-06 | 1992-10-13 | The Regents Of The University Of California | Complementary field effect transistors having strained superlattice structure |
| US5130268A (en) * | 1991-04-05 | 1992-07-14 | Sgs-Thomson Microelectronics, Inc. | Method for forming planarized shallow trench isolation in an integrated circuit and a structure formed thereby |
| US5241214A (en) * | 1991-04-29 | 1993-08-31 | Massachusetts Institute Of Technology | Oxides and nitrides of metastabale group iv alloys and nitrides of group iv elements and semiconductor devices formed thereof |
| US5534713A (en) * | 1994-05-20 | 1996-07-09 | International Business Machines Corporation | Complementary metal-oxide semiconductor transistor logic using strained SI/SIGE heterostructure layers |
| KR0157875B1 (ko) * | 1994-11-03 | 1999-02-01 | 문정환 | 반도체 장치의 제조방법 |
| US5786263A (en) * | 1995-04-04 | 1998-07-28 | Motorola, Inc. | Method for forming a trench isolation structure in an integrated circuit |
| US5847419A (en) * | 1996-09-17 | 1998-12-08 | Kabushiki Kaisha Toshiba | Si-SiGe semiconductor device and method of fabricating the same |
| US5963817A (en) * | 1997-10-16 | 1999-10-05 | International Business Machines Corporation | Bulk and strained silicon on insulator using local selective oxidation |
| JP2002076334A (ja) | 2000-08-30 | 2002-03-15 | Hitachi Ltd | 半導体装置及びその製造方法 |
| US6593641B1 (en) * | 2001-03-02 | 2003-07-15 | Amberwave Systems Corporation | Relaxed silicon germanium platform for high speed CMOS electronics and high speed analog circuits |
| US6600170B1 (en) * | 2001-12-17 | 2003-07-29 | Advanced Micro Devices, Inc. | CMOS with strained silicon channel NMOS and silicon germanium channel PMOS |
| US6583000B1 (en) * | 2002-02-07 | 2003-06-24 | Sharp Laboratories Of America, Inc. | Process integration of Si1-xGex CMOS with Si1-xGex relaxation after STI formation |
-
2002
- 2002-10-31 JP JP2002318894A patent/JP2004153173A/ja active Pending
-
2003
- 2003-10-29 US US10/694,807 patent/US6927138B2/en not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8003470B2 (en) | 2005-09-13 | 2011-08-23 | Infineon Technologies Ag | Strained semiconductor device and method of making the same |
| US8624334B2 (en) | 2005-09-13 | 2014-01-07 | Infineon Technologies Ag | Strained semiconductor device and method of making the same |
| US8946034B2 (en) | 2005-09-13 | 2015-02-03 | Infineon Technologies Ag | Strained semiconductor device and method of making the same |
| US9559204B2 (en) | 2005-09-13 | 2017-01-31 | Infineon Technologies Ag | Strained semiconductor device and method of making the same |
| JP7592464B2 (ja) | 2020-11-06 | 2024-12-02 | キオクシア株式会社 | 半導体記憶装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6927138B2 (en) | 2005-08-09 |
| US20040087107A1 (en) | 2004-05-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9355887B2 (en) | Dual trench isolation for CMOS with hybrid orientations | |
| KR100613188B1 (ko) | 웨이퍼 본딩 공정과 ｓｉｍｏｘ 공정을 이용하여 다른결정 방향을 갖는 자기 정렬된 ｓｏｉ | |
| CN100370601C (zh) | 一种形成集成半导体结构的方法 | |
| US7544548B2 (en) | Trench liner for DSO integration | |
| JP5605134B2 (ja) | 半導体装置及びその製造方法 | |
| JP2003234453A (ja) | Ｃｍｏｓデバイスの製造方法 | |
| US20030160300A1 (en) | Semiconductor substrate, method of manufacturing the same and semiconductor device | |
| JP3875040B2 (ja) | 半導体基板及びその製造方法ならびに半導体装置及びその製造方法 | |
| JP2004153173A (ja) | 半導体装置の製造方法 | |
| JP4054557B2 (ja) | 半導体素子の製造方法 | |
| JP2004088015A (ja) | 半導体装置およびその製造方法。 | |
| JP3901957B2 (ja) | 半導体基板の製造方法及びその方法により製造された半導体装置 | |
| JP4322706B2 (ja) | 半導体装置の製造方法 | |
| JP4339563B2 (ja) | 半導体基板の製造方法およびこの方法を用いた半導体装置の製造方法 | |
| JPH098123A (ja) | 半導体素子及びその製造方法 | |
| JP2002299590A (ja) | 半導体基板の製造方法及び半導体装置の製造方法 | |
| KR101592505B1 (ko) | 반도체 메모리 소자 및 이의 제조 방법 | |
| JP2008235567A (ja) | 半導体装置の製造方法および半導体装置 | |
| JP3109121B2 (ja) | 半導体基板の製造方法 | |
| JPH06268225A (ja) | 半導体装置 | |
| JP2007088046A (ja) | 絶縁ゲート電界効果トランジスタ及びその製造方法 | |
| JP2009099712A (ja) | 半導体装置及びその製造方法 | |
| JPH0964367A (ja) | 半導体装置およびその製造方法 | |
| JPH0582784A (ja) | Ｍｉｓ型半導体装置の製造方法 | |
| JP2007109690A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050615 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071030 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071204 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080131 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080408 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080805 |