[go: up one dir, main page]

JP5605134B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP5605134B2
JP5605134B2 JP2010220777A JP2010220777A JP5605134B2 JP 5605134 B2 JP5605134 B2 JP 5605134B2 JP 2010220777 A JP2010220777 A JP 2010220777A JP 2010220777 A JP2010220777 A JP 2010220777A JP 5605134 B2 JP5605134 B2 JP 5605134B2
Authority
JP
Japan
Prior art keywords
region
layer
insulating film
semiconductor layer
gate insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010220777A
Other languages
English (en)
Other versions
JP2012079746A (ja
Inventor
泰示 江間
和司 藤田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Priority to JP2010220777A priority Critical patent/JP5605134B2/ja
Priority to US13/170,762 priority patent/US8822280B2/en
Priority to CN201110264433.4A priority patent/CN102446768B/zh
Publication of JP2012079746A publication Critical patent/JP2012079746A/ja
Priority to US14/315,922 priority patent/US20140308783A1/en
Priority to US14/315,898 priority patent/US9324711B2/en
Application granted granted Critical
Publication of JP5605134B2 publication Critical patent/JP5605134B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/601—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/213—Channel regions of field-effect devices
    • H10D62/221—Channel regions of field-effect devices of FETs
    • H10D62/235—Channel regions of field-effect devices of FETs of IGFETs
    • H10D62/299—Channel regions of field-effect devices of FETs of IGFETs having lateral doping variations
    • H10D62/307—Channel regions of field-effect devices of FETs of IGFETs having lateral doping variations the doping variations being parallel to the channel lengths
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/213—Channel regions of field-effect devices
    • H10D62/221—Channel regions of field-effect devices of FETs
    • H10D62/235—Channel regions of field-effect devices of FETs of IGFETs
    • H10D62/314—Channel regions of field-effect devices of FETs of IGFETs having vertical doping variations 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0167—Manufacturing their channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/017—Manufacturing their source or drain regions, e.g. silicided source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0172—Manufacturing their gate conductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0172—Manufacturing their gate conductors
    • H10D84/0179—Manufacturing their gate conductors the gate conductors having different shapes or dimensions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0181—Manufacturing their gate insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

本発明は、半導体装置及びその製造方法に関する。
半導体装置の微細化・高集積化に伴い、チャネル不純物の統計的揺らぎによるトランジスタの閾値電圧ばらつきが顕在化している。閾値電圧はトランジスタの性能を決定づける重要なパラメータの一つであり、高性能且つ高信頼性の半導体装置を製造するために、不純物の統計的揺らぎによる閾値電圧ばらつきを低減することは重要である。
不純物の統計的揺らぎによる閾値電圧のばらつきを低減する技術の一つとして、急峻な不純物濃度分布を有する高濃度のチャネル不純物層上にノンドープのエピタキシャルシリコン層を形成する方法が提案されている。
米国特許第６４８２７１４号明細書 米国特許出願公開第２００９／０１０８３５０号明細書
しかしながら、提案されている上記技術を半導体装置の製造プロセスに組み込むための方法については、具体的な提案はなされていなかった。特に、上記技術を半導体装置の製造プロセスに採用することにより生じる新たな課題や、その解決手段について、具体的な検討はなされていなかった。
本発明の目的は、低廉なプロセスにて高性能・高信頼性を実現しうる半導体装置及びその製造方法を提供することにある。
実施形態の一観点によれば、半導体基板の第１の領域及び第２の領域に第１導電型の第１の不純物をイオン注入する工程と、前記第１の不純物を活性化して前記第１の領域及び前記第２の領域に第１の不純物層を形成する工程と、前記第１の不純物層が形成された前記半導体基板上に半導体層をエピタキシャル成長する工程と、前記半導体層上に、前記第１の領域を露出し、前記第２の領域を覆うマスクを形成する工程と、前記マスクを用いて、前記第１の領域の前記半導体層の一部を除去する工程と、前記マスクを除去した後、前記半導体層上に、第１のゲート絶縁膜を形成する工程と、前記第１の領域の前記第１のゲート絶縁膜上に第１のゲート電極を、前記第２の領域の前記第１のゲート絶縁膜上に第２のゲート電極を、それぞれ形成する工程とを有する半導体装置の製造方法が提供される。
また、実施形態の他の観点によれば、半導体基板の第１の領域に形成された第１導電型の第１の不純物層と、前記第１の不純物層上に形成された第１のエピタキシャル半導体層と、前記第１のエピタキシャル半導体層上に形成された第１のゲート絶縁膜と、前記第１のゲート絶縁膜上に形成された第１のゲート電極と、前記第１のエピタキシャル半導体層及び前記第１の領域の前記半導体基板内に形成された第２導電型の第１のソース／ドレイン領域とを有する第１のトランジスタと、前記半導体基板の第２の領域に形成された前記第１導電型の第２の不純物層と、前記第２の不純物層上に形成され、前記第１のエピタキシャル半導体層よりも薄い第２のエピタキシャル半導体層と、前記第２のエピタキシャル半導体層上に形成された第２のゲート絶縁膜と、前記第２のゲート絶縁膜上に形成された第２のゲート電極と、前記第２のエピタキシャル半導体層及び前記第２の領域の前記半導体基板内に形成された前記第２導電型の第２のソース／ドレイン領域とを有する第２のトランジスタとを有する半導体装置が提供される。
開示の半導体装置及びその製造方法によれば、チャネル領域にエピタキシャル半導体層を有するトランジスタにおいて、エピタキシャル半導体層の膜厚により、トランジスタの閾値電圧を制御することができる。これにより、チャネル不純物層のプロファイルを変更することなく、異なる閾値電圧のトランジスタを形成することができる。これにより、チャネル不純物層を作り分けるためのフォトリソグラフィ工程数を削減することができ、製造コストを抑えることができる。
図１は、一実施形態による半導体装置の構造を示す概略断面図（その１）である。 図２は、一実施形態による半導体装置の構造を示す概略断面図（その２）である。 図３は、一実施形態による半導体装置の製造方法を示す工程断面図（その１）である。 図３は、一実施形態による半導体装置の製造方法を示す工程断面図（その２）である。 図５は、一実施形態による半導体装置の製造方法を示す工程断面図（その３）である。 図６は、一実施形態による半導体装置の製造方法を示す工程断面図（その４）である。 図７は、一実施形態による半導体装置の製造方法を示す工程断面図（その５）である。 図８は、一実施形態による半導体装置の製造方法を示す工程断面図（その６）である。 図９は、一実施形態による半導体装置の製造方法を示す工程断面図（その７）である。 図１０は、一実施形態による半導体装置の製造方法を示す工程断面図（その８）である。 図１１は、一実施形態による半導体装置の製造方法を示す工程断面図（その９）である。 図１２は、一実施形態による半導体装置の製造方法を示す工程断面図（その１０）である。 図１３は、一実施形態による半導体装置の製造方法を示す工程断面図（その１１）である。 図１４は、一実施形態による半導体装置の製造方法を示す工程断面図（その１２）である。 図１５は、一実施形態による半導体装置の製造方法を示す工程断面図（その１３）である。 図１６は、一実施形態による半導体装置の製造方法を示す工程断面図（その１４）である。 図１７は、一実施形態による半導体装置の製造方法を示す工程断面図（その１５）である。 図１８は、一実施形態による半導体装置の製造方法を示す工程断面図（その１６）である。 図１９は、一実施形態による半導体装置の製造方法を示す工程断面図（その１７）である。 図２０は、一実施形態による半導体装置の製造方法を示す工程断面図（その１８）である。 図２１は、第１参考例による半導体装置の製造方法を示す工程断面図である。 図２２は、第２参考例による半導体装置の製造方法を示す工程断面図（その１）である。 図２３は、第２参考例による半導体装置の製造方法を示す工程断面図（その２）である。 図２４は、第２参考例による半導体装置の製造方法を示す工程断面図（その３）である。 図２５は、第３参考例による半導体装置の製造方法を示す工程断面図（その１）である。 図２６は、第３参考例による半導体装置の製造方法を示す工程断面図（その２）である。 図２７は、第３参考例による半導体装置の製造方法を示す工程断面図（その３）である。 図２８は、第３参考例による半導体装置の製造方法を示す工程断面図（その４）である。 図２９は、第３参考例による半導体装置の製造方法を示す工程断面図（その５）である。 図３０は、第３参考例による半導体装置の製造方法を示す工程断面図（その６）である。
［実施形態］
一実施形態による半導体装置及びその製造方法について図１乃至図２０を用いて説明する。
図１及び図２は、本実施形態による半導体装置の構造を示す概略断面図である。図３乃至図２０は、本実施形態による半導体装置の製造方法を示す工程断面図である。
はじめに、本実施形態による半導体装置の構造について図１及び図２を用いて説明する。
シリコン基板１０上には、低閾値電圧・低電圧ＮＭＯＳトランジスタ（ＬＶｔ ＬＶ ＮＭＯＳ）及び低閾値電圧・低電圧ＰＭＯＳトランジスタ（ＬＶｔ ＬＶ ＰＭＯＳ）が形成されている。これら低閾値電圧・低電圧トランジスタは、低電圧で動作する低閾値電圧のトランジスタであり、高速動作が必要とされる回路部分に用いられるものである。
シリコン基板１０上には、また、高閾値電圧・低電圧ＮＭＯＳトランジスタ（ＨＶｔ ＬＶ ＮＭＯＳ）及び高閾値電圧・低電圧ＰＭＯＳトランジスタ（ＨＶｔ ＬＶ ＰＭＯＳ）が形成されている。これら高閾値電圧・低電圧トランジスタは、低電圧で動作する高閾値電圧のトランジスタであり、低リーク電流が必要とされる回路部分に用いられるものである。
シリコン基板１０上には、また、高電圧ＮＭＯＳトランジスタ（ＨＶ ＮＭＯＳ）及び高電圧ＰＭＯＳトランジスタ（ＨＶ ＰＭＯＳ）が形成されている。これら高電圧トランジスタは、３．３Ｖ Ｉ／Ｏ等、高電圧の印加される回路部分に用いられるものである。
高閾値電圧・低電圧ＮＭＯＳトランジスタ（ＨＶｔ ＬＶ ＮＭＯＳ）は、シリコン基板１０の高閾値電圧・低電圧ＮＭＯＳトランジスタ形成領域１６Ｈに形成されている。
高閾値電圧・低電圧ＮＭＯＳトランジスタ形成領域１６Ｈのシリコン基板１０内には、Ｐウェル２０と、Ｐ型高濃度不純物層２２とが形成されている。Ｐ型高濃度不純物層２２上には、シリコン基板１０上にエピタキシャル成長されたシリコン層４８が形成されている。シリコン層４８上には、ゲート絶縁膜６４ａが形成されている。ゲート絶縁膜６４ａ上には、ゲート電極６６が形成されている。ゲート電極６６の両側のシリコン層４８及びシリコン基板１０内には、ソース／ドレイン領域７８が形成されている。これらにより、高閾値電圧・低電圧ＮＭＯＳトランジスタ（ＨＶｔ ＬＶ ＮＭＯＳ）が形成されている。
低閾値電圧・低電圧ＮＭＯＳトランジスタ（ＬＶｔ ＬＶ ＮＭＯＳ）は、シリコン基板１０の高閾値電圧・低電圧ＮＭＯＳトランジスタ形成領域１６Ｌに形成されている。
低閾値電圧・低電圧ＮＭＯＳトランジスタ形成領域１６Ｌのシリコン基板１０内には、Ｐウェル２０と、Ｐ型高濃度不純物層２２とが形成されている。Ｐ型高濃度不純物層２２上には、シリコン基板１０上にエピタキシャル成長されたシリコン層４８が形成されている。シリコン層４８上には、ゲート絶縁膜６４ａが形成されている。ゲート絶縁膜６４ａ上には、ゲート電極６６が形成されている。ゲート電極６６の両側のシリコン層４８及びシリコン基板１０内には、ソース／ドレイン領域７８が形成されている。これらにより、低閾値電圧・低電圧ＮＭＯＳトランジスタ（ＬＶｔ ＬＶ ＮＭＯＳ）が形成されている。
ここで、高閾値電圧・低電圧ＮＭＯＳトランジスタ形成領域１６Ｈ及び高閾値電圧・低電圧ＮＭＯＳトランジスタ形成領域１６Ｌに形成されたＰウェル２０及びＰ型高濃度不純物層２２は、同時に形成されたものであり、同じ不純物濃度分布を有している。
高閾値電圧・低電圧ＮＭＯＳトランジスタ（ＨＶｔ ＬＶ ＮＭＯＳ）と低閾値電圧・低電圧ＮＭＯＳトランジスタ（ＬＶｔ ＬＶ ＮＭＯＳ）との閾値電圧は、シリコン層４８の厚さの違いによって調整されている。すなわち、高閾値電圧・低電圧ＮＭＯＳトランジスタ形成領域１６Ｈに形成されたシリコン層４８の厚さは、低閾値電圧・低電圧ＮＭＯＳトランジスタ形成領域１６Ｈに形成されたシリコン層４８の厚さよりも薄くなっている。これにより、高閾値電圧・低電圧ＮＭＯＳトランジスタ（ＨＶｔ ＬＶ ＮＭＯＳ）の閾値電圧が、低閾値電圧・低電圧ＮＭＯＳトランジスタ（ＬＶｔ ＬＶ ＮＭＯＳ）の閾値電圧よりも高くなっている。
低閾値電圧・低電圧ＰＭＯＳトランジスタ（ＬＶｔ ＬＶ ＰＭＯＳ）は、シリコン基板１０の高閾値電圧・低電圧ＰＭＯＳトランジスタ形成領域２４Ｌに形成されている。
低閾値電圧・低電圧ＰＭＯＳトランジスタ形成領域２４Ｌのシリコン基板１０内には、Ｎウェル２８と、Ｎ型高濃度不純物層３０とが形成されている。Ｎ型高濃度不純物層３０上には、シリコン基板１０上にエピタキシャル成長されたシリコン層４８が形成されている。シリコン層４８上には、ゲート絶縁膜６４ａが形成されている。ゲート絶縁膜６４ａ上には、ゲート電極６６が形成されている。ゲート電極６６の両側のシリコン層４８及びシリコン基板１０内には、ソース／ドレイン領域８０が形成されている。これらにより、低閾値電圧・低電圧ＰＭＯＳトランジスタ（ＬＶｔ ＬＶ ＰＭＯＳ）が形成されている。
高閾値電圧・低電圧ＰＭＯＳトランジスタ（ＨＶｔ ＬＶ ＰＭＯＳ）は、シリコン基板１０の高閾値電圧・低電圧ＰＭＯＳトランジスタ形成領域２４Ｈに形成されている。
高閾値電圧・低電圧ＰＭＯＳトランジスタ形成領域２４Ｈのシリコン基板１０内には、Ｎウェル２８と、Ｎ型高濃度不純物層３０とが形成されている。Ｎ型高濃度不純物層３０上には、シリコン基板１０上にエピタキシャル成長されたシリコン層４８が形成されている。シリコン層４８上には、ゲート絶縁膜６４ａが形成されている。ゲート絶縁膜６４ａ上には、ゲート電極６６が形成されている。ゲート電極６６の両側のシリコン層４８及びシリコン基板１０内には、ソース／ドレイン領域８０が形成されている。これらにより、高閾値電圧・低電圧ＰＭＯＳトランジスタ（ＨＶｔ ＬＶ ＰＭＯＳ）が形成されている。
ここで、高閾値電圧・低電圧ＰＭＯＳトランジスタ形成領域２４Ｈ及び高閾値電圧・低電圧ＰＭＯＳトランジスタ形成領域２４Ｌに形成されたＮウェル２８及びＮ型高濃度不純物層３０は、同時に形成されたものであり、同じ不純物濃度分布を有している。
高閾値電圧・低電圧ＰＭＯＳトランジスタ（ＨＶｔ ＬＶ ＰＭＯＳ）と低閾値電圧・低電圧ＰＭＯＳトランジスタ（ＬＶｔ ＬＶ ＰＭＯＳ）との閾値電圧は、シリコン層４８の厚さの違いによって調整されている。すなわち、高閾値電圧・低電圧ＰＭＯＳトランジスタ形成領域２４Ｈに形成されたシリコン層４８の厚さは、低閾値電圧・低電圧ＰＭＯＳトランジスタ形成領域２４Ｈに形成されたシリコン層４８の厚さよりも薄くなっている。これにより、高閾値電圧・低電圧ＰＭＯＳトランジスタ（ＨＶｔ ＬＶ ＰＭＯＳ）の閾値電圧が、低閾値電圧・低電圧ＮＭＯＳトランジスタ（ＬＶｔ ＬＶ ＰＭＯＳ）の閾値電圧よりも高くなっている。
高電圧ＮＭＯＳトランジスタ（ＨＶ ＮＭＯＳ）は、シリコン基板１０の高電圧ＮＭＯＳトランジスタ形成領域３２に形成されている。
高電圧ＮＭＯＳトランジスタ形成領域３２のシリコン基板１０内には、Ｐウェル３６と、Ｐ型不純物層３８とが形成されている。Ｐ型不純物層３８は、接合耐圧を向上するために、低電圧ＮＭＯＳトランジスタのＰ型高濃度不純物層２２よりも低濃度且つなだらかな不純物分布になっている。Ｐ型不純物層３８上には、シリコン基板１０上にエピタキシャル成長されたシリコン層４８が形成されている。シリコン層４８上には、低電圧トランジスタのゲート絶縁膜６４ａよりも厚いゲート絶縁膜６０ａが形成されている。ゲート絶縁膜６０ａ上には、ゲート電極６６が形成されている。ゲート電極６６の両側のシリコン層４８及びシリコン基板１０内には、ソース／ドレイン領域７８が形成されている。これらにより、高電圧ＮＭＯＳトランジスタ（ＨＶ ＮＭＯＳ）が形成されている。
高電圧ＰＭＯＳトランジスタ（ＨＶ ＰＭＯＳ）は、シリコン基板１０の高電圧ＰＭＯＳトランジスタ形成領域４０に形成されている。
高電圧ＰＭＯＳトランジスタ形成領域４０のシリコン基板１０内には、Ｎウェル４４と、Ｎ型不純物層４６とが形成されている。Ｎ型不純物層４６は、接合耐圧を向上するために、低電圧ＰＭＯＳトランジスタのＮ型高濃度不純物層３０よりも低濃度且つなだらかな不純物分布になっている。Ｎ型不純物層４６上には、シリコン基板１０上にエピタキシャル成長されたシリコン層４８が形成されている。シリコン層４８上には、低電圧トランジスタのゲート絶縁膜６４ａよりも厚いゲート絶縁膜６０ａが形成されている。ゲート絶縁膜６０ａ上には、ゲート電極６６が形成されている。ゲート電極６６の両側のシリコン層４８及びシリコン基板１０内には、ソース／ドレイン領域８０が形成されている。これらにより、高電圧ＰＭＯＳトランジスタ（ＨＶ ＰＭＯＳ）が形成されている。
各トランジスタのゲート電極６６上及びソース／ドレイン領域７８，８０上には、金属シリサイド膜８４が形成されている。
６種類のトランジスタが形成されたシリコン基板１０上には、層間絶縁膜８６が形成されている。層間絶縁膜８６には、トランジスタに接続されたコンタクトプラグ８８が埋め込まれている。コンタクトプラグ８８には、配線９０が接続されている。
このように、本実施形態による半導体装置は、４種類の低電圧トランジスタと、２種類の高電圧トランジスタとを有している。
４種類の低電圧トランジスタは、いずれも、例えば図２に示すように、チャネル領域１０６に、急峻な不純物濃度分布を有する高濃度不純物層１０８と、高濃度不純物層１０８上にエピタキシャル成長されたノンドープのシリコン層１１０とを有するものである。このようなトランジスタの構造は、不純物の統計的揺らぎによるトランジスタの閾値電圧ばらつきを抑制するために有効である。
高閾値電圧・低電圧ＮＭＯＳトランジスタ（ＨＶｔ ＬＶ ＮＭＯＳ）と低閾値電圧・低電圧ＮＭＯＳトランジスタ（ＬＶｔ ＬＶ ＮＭＯＳ）との閾値電圧は、上述のように、シリコン層４８の厚さの違いによって調整されている。これにより、高閾値電圧・低電圧ＮＭＯＳトランジスタ（ＨＶｔ ＬＶ ＮＭＯＳ）と低閾値電圧・低電圧ＮＭＯＳトランジスタ（ＬＶｔ ＬＶ ＮＭＯＳ）とでチャネル領域の不純物プロファイルを変更する必要はなく、製造プロセスを簡略化することができる。
同様に、高閾値電圧・低電圧ＰＭＯＳトランジスタ（ＨＶｔ ＬＶ ＰＭＯＳ）と低閾値電圧・低電圧ＰＭＯＳトランジスタ（ＬＶｔ ＬＶ ＰＭＯＳ）との閾値電圧も、シリコン層４８の厚さの違いによって調整されている。これにより、高閾値電圧・低電圧ＰＭＯＳトランジスタ（ＨＶｔ ＬＶ ＰＭＯＳ）と低閾値電圧・低電圧ＰＭＯＳトランジスタ（ＬＶｔ ＬＶ ＰＭＯＳ）とでチャネル領域の不純物プロファイルを変更する必要はなく、製造プロセスを簡略化することができる。
また、ＮＭＯＳトランジスタとＰＭＯＳトランジスタとで、高閾値電圧トランジスタのシリコン層４８の厚さ及び低閾値電圧トランジスタのシリコン層４８の厚さを、それぞれ同じにすれば、製造プロセスを更に簡略化することができる。これにより、製造コストを削減することができる。
次に、本実施形態による半導体装置の製造方法について図３乃至図２０を用いて説明する。
まず、フォトリソグラフィ及びエッチングにより、シリコン基板１０の製品形成領域外（例えば、スクライブ領域）に、マスクアライメント用のマークとして用いる溝１２を形成する。
本実施形態による半導体装置の製造方法では、素子分離絶縁膜５８の形成前に、ウェルやチャネル不純物層を形成する。溝１２は、素子分離絶縁膜５８の形成前に行われるリソグラフィー工程（ウェルやチャネル不純物層の形成等）において、マスクアライメント用のマークとして用いられるものである。
なお、素子分離絶縁膜５８の形成前にウェルやチャネル不純物層を形成するのは、シリコン酸化膜１４，５２，６０を除去する際の素子分離絶縁膜５８の膜減りを抑制するためである（後述の第１参考例及び第２参考例を参照）。
次いで、シリコン基板１０の全面に、例えば熱酸化法により、シリコン基板１０の表面の保護膜としてのシリコン酸化膜１４を形成する（図３）。
次いで、フォトリソグラフィにより、低電圧ＮＭＯＳトランジスタ形成領域１６を露出し、他の領域を覆うフォトレジスト膜１８を形成する。フォトリソグラフィの位置合わせには、溝１２のマークを用いる。
次いで、フォトレジスト膜１８をマスクとしてイオン注入を行い、シリコン基板１０の低電圧ＮＭＯＳトランジスタ形成領域１６に、Ｐウェル２０と、Ｐ型高濃度不純物層２２とを形成する（図４）。
Ｐウェル２０は、例えば、ボロンイオン（Ｂ＋）を、加速エネルギー１５０ｋｅＶ、ドーズ量７．５×１０１２ｃｍ−２の条件で、基板法線方向に対して傾斜した４方向から、それぞれイオン注入することにより形成する。Ｐ型高濃度不純物層２２は、例えば、ゲルマニウムイオン（Ｇｅ＋）を、加速エネルギー５０ｋｅＶ、ドーズ量５×１０１４ｃｍ−２の条件で、炭素イオン（Ｃ＋）を、加速エネルギー３ｋｅＶ、ドーズ量３×１０１４ｃｍ−２の条件で、ボロンイオンを、加速エネルギー２ｋｅＶ、ドーズ量３×１０１３ｃｍ−２の条件で、それぞれイオン注入することにより形成する。ゲルマニウムは、シリコン基板１０を非晶質化してボロンイオンのチャネリングを防止するとともに、シリコン基板１０を非晶質化して炭素が格子点に配される確率を高めるように作用する。格子点に配された炭素は、ボロンの拡散を抑制するように作用する。かかる観点から、ゲルマニウムは、炭素及びボロンよりも先にイオン注入する。Ｐウェル２０は、Ｐ型高濃度不純物層２２よりも先に形成することが望ましい。
次いで、例えばアッシングにより、フォトレジスト膜１８を除去する。
次いで、フォトリソグラフィにより、低電圧ＰＭＯＳトランジスタ形成領域２４を露出し、他の領域を覆うフォトレジスト膜２６を形成する。フォトリソグラフィの位置合わせには、溝１２のマークを用いる。
次いで、フォトレジスト膜２６をマスクとしてイオン注入を行い、シリコン基板１０の低電圧ＰＭＯＳトランジスタ形成領域２４に、Ｎウェル２８と、Ｎ型高濃度不純物層３０とを形成する（図５）。
Ｎウェル２８は、例えば、リンイオン（Ｐ＋）を、加速エネルギー３６０ｋｅＶ、ドーズ量７．５×１０１２ｃｍ−２の条件で、基板法線方向に対して傾斜した４方向からそれぞれイオン注入し、砒素イオン（Ａｓ＋）を、加速エネルギー８０ｋｅＶ、ドーズ量６×１０１２ｃｍ−２の条件でイオン注入することにより形成する。Ｎ型高濃度不純物層３０は、例えば、砒素イオンを、加速エネルギー６ｋｅＶ、ドーズ量２×１０１３ｃｍ−２の条件でイオン注入することにより形成する。
次いで、例えばアッシングにより、フォトレジスト膜２６を除去する。
なお、本実施形態による半導体装置の製造方法では、高閾値電圧・低電圧ＮＭＯＳトランジスタ（ＨＶｔ ＬＶ ＮＭＯＳ）と、低閾値電圧・低電圧ＮＭＯＳトランジスタ（ＬＶｔ ＬＶ ＮＭＯＳ）のＰウェル２０及びＰ型高濃度不純物層２２を同時に形成している。また、高閾値電圧・低電圧ＰＭＯＳトランジスタ（ＨＶｔ ＬＶ ＰＭＯＳ）と、低閾値電圧・低電圧ＰＭＯＳトランジスタ（ＬＶｔ ＬＶ ＰＭＯＳ）のＰウェル２８及びＮ型高濃度不純物層３０を同時に形成している。このため、４つの低電圧トランジスタのチャネル領域へのイオン注入を行うために用いられるリソグラフィー工程は、２工程である。
一方、高閾値電圧・低電圧ＮＭＯＳトランジスタ（ＨＶｔ ＬＶ ＮＭＯＳ）と、低閾値電圧・低電圧ＮＭＯＳトランジスタ（ＬＶｔ ＬＶ ＮＭＯＳ）とを、Ｐウェル２０及びＰ型高濃度不純物層２２の濃度や分布によって作り分ける場合には、必要となるリソグラフィー工程は、少なくとも２工程である。同様に、高閾値電圧・低電圧ＰＭＯＳトランジスタ（ＨＶｔ ＬＶ ＰＭＯＳ）と、低閾値電圧・低電圧ＰＭＯＳトランジスタ（ＬＶｔ ＬＶ ＰＭＯＳ）とを、Ｎウェル２８及びＮ型高濃度不純物層３０の濃度や分布によって作り分ける場合には、必要となるリソグラフィー工程は、少なくとも２工程である。このため、４つの低電圧トランジスタのチャネル領域へのイオン注入を行うために必要となるリソグラフィー工程は、少なくとも４工程である。
したがって、本実施形態による半導体装置の製造方法によれば、４つの低電圧トランジスタのチャネルイオン注入を行うプロセスにおいて、リソグラフィー工程を少なくとも２工程削減することができる（後述の第３参考例を参照）。
次いで、フォトリソグラフィにより、高電圧ＮＭＯＳトランジスタ形成領域３２を露出し、他の領域を覆うフォトレジスト膜３４を形成する。フォトリソグラフィの位置合わせには、溝１２のマークを用いる。
次いで、フォトレジスト膜３４をマスクとしてイオン注入を行い、シリコン基板１０の高電圧ＮＭＯＳトランジスタ形成領域３２に、Ｐウェル３６と、Ｐ型不純物層３８とを形成する（図６）。
Ｐウェル３６は、例えば、ボロンイオンを、加速エネルギー１５０ｋｅＶ、ドーズ量７．５×１０１２ｃｍ−２の条件で、基板法線方向に対して傾斜した４方向から、それぞれイオン注入することにより形成する。Ｐ型不純物層３８は、例えば、ボロンイオンを、加速エネルギー２ｋｅＶ、ドーズ量５×１０１２ｃｍ−２の条件でイオン注入することにより形成する。なお、高電圧動作のＮＭＯＳトランジスタでは、チャネル領域の不純物濃度分布をなだらかにして接合耐圧、ホットキャリア耐性を改善する観点から、炭素及びゲルマニウムのイオン注入を行っていない。
次いで、例えばアッシングにより、フォトレジスト膜３４を除去する。
次いで、フォトリソグラフィにより、高電圧ＰＭＯＳトランジスタ形成領域４０を露出し、他の領域を覆うフォトレジスト膜４２を形成する。フォトリソグラフィの位置合わせには、溝１２のマークを用いる。
次いで、フォトレジスト膜４２をマスクとしてイオン注入を行い、シリコン基板１０の高電圧ＰＭＯＳトランジスタ形成領域４０に、Ｎウェル４４と、Ｎ型不純物層４６とを形成する（図７）。
Ｎウェル４４は、例えば、リンイオンを、加速エネルギー３６０ｋｅＶ、ドーズ量７．５×１０１２ｃｍ−２の条件で、基板法線方向に対して傾斜した４方向から、それぞれイオン注入することにより形成する。Ｎ型不純物層４６は、例えば、リンイオンを、加速エネルギー２ｋｅＶ、ドーズ量５×１０１２ｃｍ−２の条件でイオン注入することにより形成する。なお、高電圧動作のＮＭＯＳトランジスタでは、チャネル領域の不純物濃度分布をなだらかにして接合耐圧、ホットキャリア耐性を改善する観点から、砒素に代えてリンのイオン注入を行っている。
次いで、例えばアッシングにより、フォトレジスト膜４２を除去する。
次いで、不活性雰囲気中で熱処理を行い、シリコン基板１０に導入されたイオン注入ダメージを回復するとともに、注入した不純物を活性化する。例えば、窒素雰囲気中で、６００℃１５０秒及び１０００℃０秒の２段階の熱処理を行う。
この際、Ｐ型高濃度不純物層２２にはボロンとともにゲルマニウム及び炭素を導入しているため、ボロンのみを導入しているＰ型不純物層３８と比較して、ボロンの拡散を抑制することができる。これにより、Ｐ型高濃度不純物層２２の急峻な分布を維持しつつ、Ｐ型不純物層３８の不純物をブロードに分布させることができる。
また、Ｎ型高濃度不純物層３０は、Ｎ型不純物層４６を形成する燐よりも拡散定数の小さい砒素を用いて形成されているため、Ｎ型高濃度不純物層３０の急峻な分布を維持しつつ、Ｎ型不純物層４６の不純物をブロードに分布させることができる。
次いで、例えば弗酸水溶液を用いたウェットエッチングにより、シリコン酸化膜１４を除去する。この際、シリコン基板１０上には素子分離絶縁膜５８はまだ形成されていないため、シリコン酸化膜１４のエッチングに伴う素子分離絶縁膜５８の膜減りは生じない。
次いで、例えばＴＭＡＨ（テトラメチルアンモニウムハイドロオキサイド）を用いたウェットエッチングにより、シリコン基板１０の表面を、３ｎｍ程度エッチングする。
次いで、例えばＣＶＤ法により、シリコン基板１０の表面に、例えば膜厚４０ｎｍのノンドープのシリコン層４８をエピタキシャル成長する（図８）。
次いで、フォトリソグラフィにより、低閾値電圧・低電圧ＮＭＯＳトランジスタ形成領域１６Ｌ及び低閾値電圧・低電圧ＰＭＯＳトランジスタ形成領域２４Ｌを覆い、他の領域を露出するフォトレジスト膜５０を形成する。フォトリソグラフィの位置合わせには、溝１２のマークを用いる。
次いで、フォトレジスト膜５０をマスクとして、例えばＴＭＡＨやフッ硝酸水溶液（ＨＦ／ＨＮＯ３／Ｈ２Ｏ）を用いたウェットエッチングを行い、フォトレジスト膜５０で覆われていない領域のシリコン層４８を、１０ｎｍ程度エッチングする（図９）。
これにより、高閾値電圧・低電圧ＮＭＯＳトランジスタ形成領域１６Ｈ、高閾値電圧・低電圧ＰＭＯＳトランジスタ形成領域２４Ｈ、高電圧ＮＭＯＳトランジスタ形成領域３２、及び高電圧ＰＭＯＳトランジスタ形成領域４０のシリコン層４８の膜厚は、３０ｎｍとなる。エッチングしていない低閾値電圧・低電圧ＮＭＯＳトランジスタ形成領域１６Ｌ及び低閾値電圧・低電圧ＰＭＯＳトランジスタ形成領域２４Ｌのシリコン層４８の膜厚は、４０ｎｍのままである。
２種類の膜厚のシリコン層４８を形成するためには、リソグラフィー工程を１工程追加することとなる。しかしながら、前述のようにチャネルイオン注入工程においてリソグラフィー工程を２工程削減できるため、結果としてリソグラフィー工程を１工程削減できることとなる。
シリコン層４８のエッチングは、高閾値電圧トランジスタと低閾値電圧トランジスタとの閾値電圧を変えるために行うものである。各領域のシリコン層４８の膜厚は、各トランジスタに要求される閾値電圧の値に応じて、適宜設定することが望ましい。
なお、本実施形態では、高閾値電圧・低電圧ＮＭＯＳトランジスタ形成領域１６Ｈ、高閾値電圧・低電圧ＰＭＯＳトランジスタ形成領域２４Ｈ、高電圧ＮＭＯＳトランジスタ形成領域３２、及び高電圧ＰＭＯＳトランジスタ形成領域４０のシリコン層４８の膜厚を同じにしているが、必ずしも同じである必要はない。各領域におけるシリコン層４８の膜厚は、各トランジスタに要求される閾値電圧や特性等に応じて、或いは、工程の合理化の要請等に応じて、適宜選択することが望ましい。
次いで、例えばアッシングにより、フォトレジスト膜５０を除去する。
次いで、例えばＩＳＳＧ（in-situ steam generation）法により、減圧下でシリコン層４８の表面をウェット酸化し、例えば膜厚３ｎｍのシリコン酸化膜５２を形成する。処理条件は、例えば、温度を８１０℃、時間を２０秒間とする。
次いで、シリコン酸化膜５２上に、例えばＬＰＣＶＤ法により、例えば膜厚９０ｎｍのシリコン窒化膜５４を堆積する。処理条件は、例えば、温度を７００℃、時間を１５０分間とする。
次いで、フォトリソグラフィ及びドライエッチングにより、シリコン窒化膜５４、シリコン酸化膜５２、シリコン層４８、及びシリコン基板１０を異方性エッチングし、各トランジスタ形成領域の間の領域を含む素子分離領域に、素子分離溝５６を形成する（図１０）。なお、フォトリソグラフィの位置合わせには、溝１２のマークを用いる。
次いで、例えばＩＳＳＧ法により、減圧下でシリコン層４８及びシリコン基板１０の表面をウェット酸化し、素子分離溝５６の内壁に、ライナー膜として、例えば膜厚２ｎｍのシリコン酸化膜を形成する。処理条件は、例えば、温度を８１０℃、時間を１２秒間とする。
次いで、例えば高密度プラズマＣＶＤ法により、例えば膜厚５００ｎｍのシリコン酸化膜を堆積し、素子分離溝５６をシリコン酸化膜によって埋め込む。
次いで、例えばＣＭＰ法により、シリコン窒化膜５４上のシリコン酸化膜を除去する。こうして、いわゆるＳＴＩ（Shallow Trench Isolation）法により、素子分離溝５６に埋め込まれたシリコン酸化膜により、素子分離絶縁膜５８を形成する（図１１）。
次いで、シリコン窒化膜５４をマスクとして、例えば弗酸水溶液を用いたウェットエッチングにより、素子分離絶縁膜５８を、例えば３０ｎｍ程度エッチングする。このエッチングは、完成したトランジスタにおいて、シリコン層４８の表面の高さと素子分離絶縁膜５８の表面の高さとが同程度になるように調整するためのものである。
次いで、例えばホットリン酸を用いたウェットエッチングにより、シリコン窒化膜５４を除去する（図１２）。
次いで、例えば弗酸水溶液を用いたウェットエッチングにより、シリコン酸化膜５２を除去する。この際、素子分離絶縁膜５８にはチャネルイオン注入の際の不純物は導入されていないため、素子分離絶縁膜５８が過剰にエッチングされることはない。
次いで、熱酸化法により、例えば膜厚７ｎｍのシリコン酸化膜６０を形成する。処理条件は、例えば、温度を７５０℃、時間を５２分間とする。
次いで、フォトリソグラフィにより、高電圧ＮＭＯＳトランジスタ形成領域３２及び高電圧ＰＭＯＳトランジスタ形成領域４０を覆い、他の領域を露出するフォトレジスト膜６２を形成する。
次いで、例えば弗酸水溶液を用いたウェットエッチングにより、フォトレジスト膜６２をマスクとしてシリコン酸化膜６０をエッチングする。これにより、低電圧ＮＯＳトランジスタ形成領域１６及び低電圧ＰＭＯＳトランジスタ形成領域２４のシリコン酸化膜６０を除去する（図１３）。この際、素子分離絶縁膜５８にはチャネルイオン注入の際の不純物は導入されていないため、素子分離絶縁膜５８が過剰にエッチングされることはない。
次いで、例えばアッシングにより、フォトレジスト膜６２を除去する。
次いで、熱酸化法により、例えば膜厚２ｎｍのシリコン酸化膜６４を形成する。処理条件は、例えば、温度を８１０℃、時間を８秒間とする。
次いで、ＮＯ雰囲気中で、例えば８７０℃、１３秒間の熱処理を行い、シリコン酸化膜６０，６４内に窒素を導入する。
こうして、高電圧ＮＭＯＳトランジスタ形成領域３２及び高電圧ＰＭＯＳトランジスタ形成領域３２に、シリコン酸化膜６０のゲート絶縁膜６０ａを形成する。また、低電圧ＮＭＯＳトランジスタ形成領域１６及び低電圧ＰＭＯＳトランジスタ形成領域２４に、シリコン酸化膜６０よりも薄いシリコン酸化膜６４のゲート絶縁膜６４ａを形成する（図１４）。
次いで、全面に、例えばＬＰＣＶＤ法により、例えば膜厚１００ｎｍのノンドープのポリシリコン膜を堆積する。処理条件は、例えば、温度を６０５℃とする。
次いで、フォトリソグラフィ及びドライエッチングにより、ポリシリコン膜をパターニングし、各トランジスタ形成領域にゲート電極６６を形成する（図１５）。
次いで、フォトリソグラフィ及びイオン注入により、高電圧ＮＭＯＳトランジスタ形成領域３２に、ゲート電極６６をマスクとしてＮ型不純物を選択的にイオン注入し、ＬＤＤ領域となるＮ型不純物層６８を形成する。例えば、リンイオンを、加速エネルギー３５ｋｅＶ、ドーズ量２×１０１３ｃｍ−２の条件でイオン注入し、Ｎ型不純物層６８を形成する。
次いで、フォトリソグラフィ及びイオン注入により、高電圧ＰＭＯＳトランジスタ形成領域４０に、ゲート電極６６をマスクとしてＰ型不純物を選択的にイオン注入し、ＬＤＤ領域となるＰ型不純物層７０を形成する（図１６）。例えば、ボロンイオンを、加速エネルギー１０ｋｅＶ、ドーズ量２×１０１３ｃｍ−２の条件でイオン注入し、Ｐ型不純物層７０を形成する。
次いで、フォトリソグラフィ及びイオン注入により、低電圧ＮＭＯＳトランジスタ形成領域１６に、ゲート電極６６をマスクとしてＮ型不純物を選択的にイオン注入し、エクステンション領域となるＮ型不純物層７２を形成する。例えば、砒素イオンを、加速エネルギー６ｋｅＶ、ドーズ量２×１０１４ｃｍ−２の条件でイオン注入し、Ｎ型不純物層７２を形成する。
次いで、フォトリソグラフィ及びイオン注入により、低電圧ＰＭＯＳトランジスタ形成領域２４に、ゲート電極６６をマスクとして選択的にイオン注入し、エクステンション領域となるＰ型不純物層７４を形成する（図１７）。例えば、ボロンイオンを、加速エネルギー０．６ｋｅＶ、ドーズ量７×１０１４ｃｍ−２の条件でイオン注入し、Ｐ型不純物層７４を形成する。
次いで、全面に、例えばＣＶＤ法により、例えば膜厚８０ｎｍのシリコン酸化膜を堆積する。処理条件は、例えば、温度を５２０℃とする。
次いで、全面に堆積したシリコン酸化膜を異方性エッチングし、ゲート電極６６の側壁部分に選択的に残存させる。これにより、シリコン酸化膜のサイドウォールスペーサ７６を形成する（図１８）。
次いで、フォトリソグラフィ及びイオン注入により、低電圧ＮＭＯＳトランジスタ形成領域１６及び高電圧ＮＭＯＳトランジスタ形成領域３２に、ゲート電極６６及びサイドウォールスペーサ７６をマスクとして選択的にイオン注入する。これにより、ソース／ドレイン領域となるＮ型不純物層７８を形成するとともに、ＮＭＯＳトランジスタのゲート電極６６にＮ型不純物を添加する。イオン注入条件は、例えば、リンイオンを、加速エネルギー８ｋｅＶ、ドーズ量１．２×１０１６ｃｍ−２とする。
次いで、フォトリソグラフィ及びイオン注入により、低電圧ＰＭＯＳトランジスタ形成領域２４及び高電圧ＰＭＯＳトランジスタ形成領域４０に、ゲート電極６６及びサイドウォールスペーサ７６をマスクとして選択的にイオン注入する。これにより、ソース／ドレイン領域となるＰ型不純物層８０を形成するとともに、ＰＭＯＳトランジスタのゲート電極６６にＰ型不純物を添加する。イオン注入条件は、例えば、ボロンイオンを、加速エネルギー４ｋｅＶ、ドーズ量６×１０１５ｃｍ−２とする。
次いで、不活性ガス雰囲気中で、例えば１０２５℃、０秒間の短時間熱処理を行い、注入した不純物の活性化及びゲート電極６６中の拡散を行う。１０２５℃、０秒間の短時間熱処理は、ゲート電極６６とゲート絶縁膜との界面まで不純物を拡散させるのに十分である。
また、低電圧ＮＭＯＳトランジスタのチャネル部は炭素がボロンの拡散を抑制することにより、低電圧ＰＭＯＳトランジスタのチャネル部は砒素の拡散が遅いことにより、急峻な不純物分布を維持することができる。一方、高電圧ＮＭＯＳトランジスタのチャネル部は炭素が導入されていないことにより拡散は抑制されず、高電圧ＰＭＯＳトランジスタのチャネル部には砒素よりも拡散係数の大きいリンが導入されているため、なだらかな不純物分布を形成することができる。
こうして、シリコン基板１０上に、６種類のトランジスタを完成する。すなわち、高閾値電圧・低電圧ＮＭＯＳトランジスタ形成領域１６Ｈに、高閾値電圧・低電圧ＮＭＯＳトランジスタ（ＨＶｔ ＬＶ ＮＭＯＳ）を形成する。また、低閾値電圧・低電圧ＮＭＯＳトランジスタ形成領域１６Ｌに、低閾値電圧・低電圧ＮＭＯＳトランジスタ（ＬＶｔ ＬＶ ＮＭＯＳ）を形成する。また、低閾値電圧・低電圧ＰＭＯＳトランジスタ形成領域２４Ｌに、低閾値電圧・低電圧ＰＭＯＳトランジスタ（ＬＶｔ ＬＶ ＰＭＯＳ）を形成する。また、高閾値電圧・低電圧ＰＭＯＳトランジスタ形成領域２４Ｈに、高閾値電圧・低電圧ＰＭＯＳトランジスタ（ＨＶｔ ＬＶ ＰＭＯＳ）を形成する。また、高電圧ＮＭＯＳトランジスタ形成領域に、高電圧ＮＭＯＳトランジスタ（ＨＶ ＮＭＯＳ）を形成する。また、高電圧ＰＭＯＳトランジスタ形成領域に、高電圧ＰＭＯＳトランジスタ（ＨＶ ＰＭＯＳ）を形成する（図１９）。
次いで、サリサイドプロセスにより、ゲート電極６６上、Ｎ型不純物層７８上、及びＰ型不純物層８０上に、金属シリサイド膜８４、例えばコバルトシリサイド膜を形成する。
次いで、全面に、例えばＣＶＤ法により、例えば膜厚５０ｎｍのシリコン窒化膜を堆積し、エッチングストッパ膜としてのシリコン窒化膜を形成する。
次いで、シリコン窒化膜上に、例えば高密度プラズマＣＶＤ法により、例えば膜厚５００ｎｍのシリコン酸化膜を堆積する。
これにより、シリコン窒化膜とシリコン酸化膜との積層膜の層間絶縁膜８６を形成する。
次いで、例えばＣＭＰ法により、層間絶縁膜８６の表面を研磨し、平坦化する。
この後、層間絶縁膜８６に埋め込まれたコンタクトプラグ８８、コンタクトプラグ８８に接続された配線９０等を形成し、半導体装置を完成する（図２０）。
このように、本実施形態によれば、チャネル領域にエピタキシャル半導体層を有するトランジスタの閾値電圧を、エピタキシャル半導体層の膜厚によって制御するので、チャネル不純物層のプロファイルを変更することなく、異なる閾値電圧のトランジスタを形成することができる。これにより、チャネル不純物層を作り分けるためのフォトリソグラフィ工程数を削減することができ、製造コストを抑えることができる。
また、ウェル及びチャネル不純物層を形成した後に素子分離絶縁膜を形成するので、素子分離絶縁膜に高濃度のチャネル不純物が導入されるのを防止することができ、エッチング工程においける素子分離絶縁膜の膜減りを大幅に抑制することができる。これにより、基板表面の平坦性が向上するとともに、寄生トランジスタチャネルの発生を防止することができ、信頼性が高く高性能の半導体装置を実現することができる。
［第１参考例］
第１参考例による半導体装置の製造方法について図２１を用いて説明する。図１乃至図２０に示す一実施形態による半導体装置及びその製造方法と同様の構成要素には同一の符号を付し説明を省略し或いは簡潔にする。
図２１は、本参考例による半導体装置の製造方法を示す工程断面図である。
本参考例では、素子分離絶縁膜５８の形成の後にＰ型高濃度不純物層２２及びＮ型高濃度不純物層３０等のチャネルイオン注入を行うプロセスについて説明する。
まず、シリコン基板１０に、ＳＴＩ法により、素子分離絶縁膜５８を形成する。
次いで、素子分離絶縁膜５８により画定された活性領域上に、保護酸化膜としてのシリコン酸化膜１４を形成する（図２１（ａ））。
次いで、フォトリソグラフィ及びイオン注入により、低電圧ＮＭＯＳトランジスタ形成領域１６に、Ｐ型高濃度不純物層２２を形成する。
次いで、フォトリソグラフィ及びイオン注入により、低電圧ＰＭＯＳトランジスタ形成領域２４に、Ｎ型高濃度不純物層３０を形成する（図２１（ｂ））。
次いで、熱処理を行い、イオン注入ダメージを回復するとともに、注入した不純物を活性化する。
次いで、弗酸水溶液を用いたウェットエッチングにより、シリコン酸化膜１４を除去し、活性領域のシリコン基板１０を露出する（図２１（ｃ））。
このとき、素子分離絶縁膜５８にはＰ型高濃度不純物層２２及びＮ型高濃度不純物層３０の形成の際のイオン注入によって高濃度の不純物が導入されているため、素子分離絶縁膜５８におけるエッチングが増速される。特に、急峻な不純物プロファイルを得る等の目的で、Ｎ型不純物層３０の形成のために砒素をイオン注入した場合には、低電圧ＰＭＯＳトランジスタ形成領域２４におけるエッチングレートの増加は顕著である。
このため、シリコン酸化膜１４のエッチングの際に素子分離絶縁膜５８が過剰にエッチングされ、活性領域の側面部分が露出されてしまう。
次いで、シリコン基板１０上に、ノンドープのシリコン層４８をエピタキシャル成長する（図２１（ｄ））。この際、シリコン層４８の成長は活性領域の表面及び側面から進行するため、異なる面方位に沿って形成されたシリコン層が重なる部分、すなわち素子分離絶縁膜５８の端部には、結晶欠陥が導入されてしてしまう。
シリコン層４８に導入された結晶欠陥は、リーク電流の増加等、トランジスタの特性に多大な影響を与えるため、好ましくない。
また、素子分離絶縁膜５８の膜減りは、以降のエッチングプロセスにおいても生じる。素子分離絶縁膜５８の膜減りが生じると、基板表面の平坦性が低下し、後工程のプロセスに不具合を生じることもある。
［第２参考例］
第２参考例による半導体装置の製造方法について図２２乃至図２４を用いて説明する。図１乃至図２０に示す一実施形態による半導体装置及びその製造方法と同様の構成要素には同一の符号を付し説明を省略し或いは簡潔にする。
図２２乃至図２４は、本参考例による半導体装置の製造方法を示す工程断面図である。
本参考例では、第１参考例と同様のプロセスを用いて低電圧トランジスタ及び高電圧トランジスタを含む半導体装置を製造する方法を説明する。
まず、シリコン基板１０に、ＳＴＩ法により、素子分離絶縁膜５８を形成する。
次いで、素子分離絶縁膜５８により画定された活性領域上に、保護酸化膜としてのシリコン酸化膜１４を形成する（図２２（ａ））。
次いで、フォトリソグラフィ及びイオン注入により、低電圧ＮＭＯＳトランジスタ形成領域１６に、Ｐ型高濃度不純物層２２を形成する。
次いで、フォトリソグラフィ及びイオン注入により、低電圧ＰＭＯＳトランジスタ形成領域２４に、Ｎ型高濃度不純物層３０を形成する。
次いで、フォトリソグラフィ及びイオン注入により、高電圧ＮＭＯＳトランジスタ形成領域３２に、Ｐ型不純物層３８を形成する。
次いで、フォトリソグラフィ及びイオン注入により、高電圧ＰＭＯＳトランジスタ形成領域４０に、Ｎ型不純物層４６を形成する（図２２（ｂ））。
次いで、熱処理を行い、イオン注入ダメージを回復するとともに、注入した不純物を活性化する。
次いで、弗酸水溶液を用いたウェットエッチングにより、シリコン酸化膜１４を除去し、活性領域のシリコン基板１０を露出する。
このとき、第１参考例で説明したように、低電圧ＮＭＯＳトランジスタ形成領域１６及び低電圧ＰＭＯＳトランジスタ形成領域２４において、素子分離絶縁膜５８が過剰にエッチングされ、活性領域の側面部分が露出されてしまう。
なお、Ｐ型不純物層３８及びＮ型不純物層４６はＰ型高濃度不純物層２２及びＮ型高濃度不純物層３０と比較すると不純物濃度が１桁程度低い。このため、高電圧ＮＭＯＳトランジスタ形成領域３２及び高電圧ＰＭＯＳトランジスタ形成領域４０における素子分離絶縁膜５８のエッチング量は、比較的に少ない。
次いで、シリコン基板１０上に、ノンドープのシリコン層４８をエピタキシャル成長する（図２３（ａ））。この際、シリコン層４８の成長は活性領域の表面及び側面から進行するため、異なる面方位に沿って形成されたシリコン層が重なる部分、すなわち素子分離絶縁膜５８の端部に、結晶欠陥が導入されてしてしまう。
シリコン層４８に導入された結晶欠陥は、リーク電流の増加等、トランジスタの特性に多大な影響を与えるため、好ましくない。
次いで、活性領域上に、高電圧ＮＭＯＳトランジスタ及び高電圧ＰＭＯＳトランジスタ用のゲート絶縁膜６０ａとなるシリコン酸化膜６０を形成する（図２３（ｂ））。
次いで、フォトリソグラフィ及びウェットエッチングにより、低電圧ＮＭＯＳトランジスタ形成領域１６及び低電圧ＰＭＯＳトランジスタ形成領域２４のシリコン酸化膜６０を選択的に除去する（図２４（ａ））。
この際、シリコン酸化膜６０のエッチングとともに素子分離絶縁膜５８もエッチングされ、低電圧ＮＭＯＳトランジスタ形成領域１６及び低電圧ＰＭＯＳトランジスタ形成領域２４では、素子分離絶縁膜５８の端部においてシリコン層４８の下面が露出される。
次いで、低電圧ＮＭＯＳトランジスタ領域１６及び低電圧ＰＭＯＳトランジスタ領域２４の活性領域上に、ゲート絶縁膜６４ａとなるシリコン酸化膜６４を形成する（図２４（ｂ））。
この後、ゲート絶縁膜６４ａ上にゲート電極６６を形成すると、素子分離絶縁膜５８の端部のシリコン層４８の下方には、シリコン層４８を介さずにゲート電極６６と対向する寄生トランジスタチャネルが形成されてしまう。素子分離絶縁膜５８の形成後にシリコン層４８をエピタキシャル成長し、次いで、膜厚の異なる２種類以上のゲート絶縁膜を形成すると、この寄生トランジスタチャネルの形成は避けられない。
［第３参考例］
第３参考例による半導体装置の製造方法について図２５乃至図３０を用いて説明する。図１乃至図２０に示す一実施形態による半導体装置及びその製造方法と同様の構成要素には同一の符号を付し説明を省略し或いは簡潔にする。
図２５乃至図３０は、本参考例による半導体装置の製造方法を示す工程断面図である。
本参考例では、Ｐ型高濃度不純物層２２及びＮ型高濃度不純物層３０の形成の後に素子分離絶縁膜５８を形成するプロセスについて説明する。
まず、フォトリソグラフィ及びエッチングにより、シリコン基板１０の製品形成領域外に、マスクアライメント用のマークとして用いる溝１２を形成する。
次いで、シリコン基板１０の全面に、シリコン基板１０の表面の保護膜としてのシリコン酸化膜１４を形成する（図２５（ａ））。
次いで、フォトリソグラフィ及びイオン注入により、低電圧ＮＭＯＳトランジスタ形成領域１６及び高電圧ＮＭＯＳトランジスタ形成領域３２に、Ｐウェル２０及びＰ型高濃度不純物層２２を形成する。
次いで、フォトリソグラフィ及びイオン注入により、低電圧ＰＭＯＳトランジスタ形成領域２４及び高電圧ＰＭＯＳトランジスタ形成領域４０に、Ｎウェル２８及びＮ型高濃度不純物層３０を形成する（図２５（ｂ））。
なお、本参考例では、低電圧ＮＭＯＳトランジスタ形成領域１６及び高電圧ＮＭＯＳトランジスタ形成領域３２に、Ｐウェル２０及びＰ型高濃度不純物層２２を同時に形成している。また、低電圧ＰＭＯＳトランジスタ形成領域２４及び高電圧ＰＭＯＳトランジスタ形成領域４０に、Ｎウェル２８及びＰ型高濃度不純物層３０を同時に形成している。
ただし、低電圧トランジスタと高電圧トランジスタとに異なるチャネル不純物のプロファイルが必要な場合には、フォトリソグラフィ工程をそれぞれ１工程ずつ追加することになる。
次いで、熱処理を行い、イオン注入ダメージを回復するとともに、注入した不純物を活性化する。
次いで、弗酸水溶液を用いたウェットエッチングにより、シリコン酸化膜１４を除去する。
次いで、シリコン基板１０上に、ノンドープのシリコン層４８をエピタキシャル成長する（図２６（ａ））。
次いで、ＳＴＩ法により、シリコン基板１０及びシリコン層４８に、素子分離絶縁膜５８を形成する（図２６（ｂ））。
次いで、活性領域上に、高電圧ＮＭＯＳトランジスタ及び高電圧ＰＭＯＳトランジスタ用のゲート絶縁膜６０ａとなるシリコン酸化膜６０を形成する（図２７（ａ））。
次いで、フォトリソグラフィ及びウェットエッチングにより、低電圧ＮＭＯＳトランジスタ形成領域１６及び低電圧ＰＭＯＳトランジスタ形成領域２４のシリコン酸化膜６０を選択的に除去する（図２７（ｂ））。
次いで、低電圧ＮＭＯＳトランジスタ領域１６及び低電圧ＰＭＯＳトランジスタ領域２４の活性領域上に、ゲート絶縁膜６４ａとなるシリコン酸化膜６４を形成する（図２８（ａ））。
次いで、全面に、ポリシリコン膜６６ａを形成する。
次いで、フォトリソグラフィ及びイオン注入により、低電圧ＮＭＯＳトランジスタ領域１６及び高電圧ＮＭＯＳトランジスタ形成領域３２のポリシリコン膜６６ａに、Ｎ型不純物を添加する。また、低電圧ＰＭＯＳトランジスタ領域２４及び高電圧ＰＭＯＳトランジスタ形成領域４０のポリシリコン膜６６ａに、Ｐ型不純物を添加する（図２８（ｂ））。
次いで、ポリシリコン膜６６ａをパターニングし、各トランジスタ形成領域に、ゲート電極６６を形成する。
次いで、フォトリソグラフィ及びイオン注入により、低電圧ＮＭＯＳトランジスタ領域１６に、エクステンション領域となるＮ型不純物層７２を形成する。また、低電圧ＰＭＯＳトランジスタ領域２４に、エクステンション領域となるＰ型不純物層７４を形成する。また、高電圧ＮＭＯＳトランジスタ形成領域３２に、ＬＤＤ領域となるＮ型不純物層６８を形成する。また、高電圧ＰＭＯＳトランジスタ形成領域４０に、ＬＤＤ領域となるＰ型不純物層７０を形成する（図２９（ａ））。
次いで、シリコン酸化膜を堆積して異方性エッチングし、ゲート電極６６の側壁部分に、サイドウォールスペーサ６８を形成する（図３０（ｂ））。
次いで、フォトリソグラフィ及びイオン注入により、低電圧ＮＭＯＳトランジスタ領域１６及び高電圧ＮＭＯＳトランジスタ形成領域３２に、ソース／ドレイン領域となるＮ型不純物層７８を形成する。また、低電圧ＰＭＯＳトランジスタ領域２４及び高電圧ＰＭＯＳトランジスタ形成領域４０に、ソース／ドレイン領域となるＰ型不純物層８０を形成する（図３０）。
次いで、熱処理を行い、注入した不純物を活性化する。
こうして、シリコン基板１０上に、低電圧ＮＭＯＳトランジスタと、低電圧ＰＭＯＳトランジスタと、高電圧ＮＭＯＳトランジスタと、高電圧ＰＭＯＳトランジスタを形成する。
本参考例では、低電圧トランジスタとして、ＮＭＯＳトランジスタとＰＭＯＳトランジスタとを１種類ずつ形成する場合を示した。
しかしながら、実際の製品では、ＮＭＯＳトランジスタ及びＰＭＯＳトランジスタの双方において、高速動作が必要とされる回路部分に閾値電圧の低い低電圧トランジスタを、低リーク電流が必要とされる回路部分に閾値電圧の高い低電圧トランジスタを用いることが多い。
本参考例のプロセスでは、低閾値電圧・低電圧ＮＭＯＳトランジスタ、高閾値電圧・低電圧ＮＭＯＳトランジスタ、低閾値電圧・低電圧ＰＭＯＳトランジスタ、及び高閾値電圧・低電圧ＰＭＯＳトランジスタを形成するために、チャネルイオン注入の際に４回のフォトリソグラフィ工程が必要となる。製造プロセスの簡略化、ひいては製造コストの低廉化のためには、できるだけ少ない工程数で閾値電圧の異なるトランジスタを形成できることが望まれる。
［変形実施形態］
上記実施形態に限らず種々の変形が可能である。
例えば、上記実施形態では、下地の半導体基板としてシリコン基板を用いたが、下地の半導体基板は、必ずしもバルクのシリコン基板である必要はない。ＳＯＩ基板など、他の半導体基板を適用してもよい。
また、上記実施形態では、エピタキシャル半導体層としてシリコン層を用いたが、必ずしもシリコン層である必要はない。シリコン層の代わりに、ＳｉＧｅ層やＳｉＣ層等の他の半導体層を適用してもよい。
また、上記実施形態では、高電圧トランジスタとして、高電圧ＮＭＯＳトランジスタと高電圧ＰＭＯＳトランジスタを示したが、低電圧トランジスタと同様、閾値電圧の異なる複数種類の高電圧トランジスタを設けてもよい。その際、閾値電圧の高い高電圧トランジスタをエピタキシャル半導体層の厚さが薄い領域に形成し、閾値電圧の低い高電圧トランジスタをエピタキシャル半導体層の厚さが厚い領域に形成すれば、低電圧トランジスタの場合と同様に、両者のチャネル領域不純物注入を同一に設定しても形成できる。ただし、高電圧トランジスタの閾値電圧の高低差は、低電圧トランジスタのそれよりも小さくなる。
また、上記実施形態では、低電圧ＮＭＯＳトランジスタと高電圧ＮＭＯＳトランジスタのウェル、及び低電圧ＰＭＯＳトランジスタと高電圧ＰＭＯＳトランジスタのウェルを、それぞれ別々に形成したが、第３参考例と同様に、低電圧トランジスタのウェルと高電圧トランジスタのウェルを同時に形成してもよい。
また、上記実施形態に記載した半導体装置の構造、構成材料、製造条件等は、一例を示したものにすぎず、当業者の技術常識等に応じて適宜修正や変更が可能である。
以上の実施形態に関し、更に以下の付記を開示する。
（付記１） 半導体基板の第１の領域及び第２の領域に第１導電型の第１の不純物をイオン注入する工程と、
前記第１の不純物を活性化して前記第１の領域及び前記第２の領域に第１の不純物層を形成する工程と、
前記第１の不純物層が形成された前記半導体基板上に半導体層をエピタキシャル成長する工程と、
前記半導体層上に、前記第１の領域を露出し、前記第２の領域を覆うマスクを形成する工程と、
前記マスクを用いて、前記第１の領域の前記半導体層の一部を除去する工程と、
前記マスクを除去した後、前記半導体層上に、第１のゲート絶縁膜を形成する工程と、
前記第１の領域の前記第１のゲート絶縁膜上に第１のゲート電極を、前記第２の領域の前記第１のゲート絶縁膜上に第２のゲート電極を、それぞれ形成する工程と
を有することを特徴とする半導体装置の製造方法。
（付記２） 付記１記載の半導体装置の製造方法において、
前記半導体層をエピタキシャル成長する工程よりも前に、前記半導体基板の第３の領域及び第４の領域に前記第２導電型の第２の不純物をイオン注入する工程を更に有し、
前記第１の不純物層を形成する工程では、前記第２の不純物を活性化して前記第３の領域及び第４の領域に第２の不純物層を更に形成し、
前記マスクを形成する工程では、前記半導体層上に、前記第１の領域及び前記第３の領域を露出し、前記第２の領域及び前記第４の領域を覆う前記マスクを形成し、
前記半導体層の一部を除去する工程では、前記マスクを用いて、前記第１の領域及び前記第３の領域の前記半導体層の一部を除去し、
前記第１のゲート電極及び前記第２のゲート電極を形成する工程では、前記第３の領域の前記第１のゲート絶縁膜上に第３のゲート電極を、前記第４の領域の前記第１のゲート絶縁膜上に第４のゲート電極を、更に形成する
ことを特徴とする半導体装置の製造方法。
（付記３） 付記１又は２記載の半導体装置の製造方法において、
前記半導体層をエピタキシャル成長する工程よりも前に、前記半導体基板の第５の領域に、前記第１導電型の第３の不純物をイオン注入する工程を更に有し、
前記第１の不純物層を形成する工程では、前記第３の不純物を活性化して前記第５の領域に第３の不純物層を更に形成し、
前記マスクを形成する工程では、前記半導体層上に、前記第５の領域を更に露出する前記マスクを形成し、
前記半導体層の一部を除去する工程では、前記マスクを用いて、前記第５の領域の前記半導体層の一部を更に除去し、
前記第１のゲート絶縁膜を形成する工程では、前記第５の領域の前記半導体層上に、前記第１のゲート絶縁膜とは膜厚の異なる第２のゲート絶縁膜を更に形成し、
前記第１のゲート電極及び前記第２のゲート電極を形成する工程では、前記第５の領域の前記第２のゲート絶縁膜上に第５のゲート電極を更に形成する
ことを特徴とする半導体装置の製造方法。
（付記４） 付記３記載の半導体装置の製造方法において、
前記半導体層をエピタキシャル成長する工程よりも前に、前記半導体基板の第６の領域に、前記第２導電型の第４の不純物をイオン注入する工程を更に有し、
前記第１の不純物層を形成する工程では、前記第４の不純物を活性化して前記第６の領域に第４の不純物層を更に形成し、
前記マスクを形成する工程では、前記半導体層上に、前記第６の領域を更に露出する前記マスクを形成し、
前記半導体層の一部を除去する工程では、前記マスクを用いて、前記第６の領域の前記半導体層の一部を更に除去し、
前記第１のゲート絶縁膜を形成する工程では、前記第６の領域の前記半導体層上に、前記第２のゲート絶縁膜を更に形成し、
前記第１のゲート電極及び前記第２のゲート電極を形成する工程では、前記第６の領域の前記第２のゲート絶縁膜上に第６のゲート電極を更に形成する
ことを特徴とする半導体装置の製造方法。
（付記５） 付記３又は４記載の半導体装置の製造方法において、
前記第１のゲート絶縁膜を形成する工程は、
前記半導体層を熱酸化し、前記半導体層の表面に酸化膜を形成する工程と、
前記第１のゲート絶縁膜の形成予定領域の前記酸化膜を除去する工程と、
前記半導体層の表面を熱酸化し、前記第１のゲート絶縁膜と、前記第１の酸化膜を更に酸化してなる前記第２のゲート絶縁膜を形成する工程とを有する
ことを特徴とする半導体装置の製造方法。
（付記６） 付記１乃至５のいずれか１項に記載の半導体装置の製造方法において、
前記半導体層の一部を除去する工程の後、前記第１のゲート絶縁膜を形成する工程の前に、素子分離絶縁膜を形成する工程を更に有する
ことを特徴とする半導体装置の製造方法。
（付記７） 半導体基板の第１の領域に形成された第１導電型の第１の不純物層と、
前記第１の不純物層上に形成された第１のエピタキシャル半導体層と、
前記第１のエピタキシャル半導体層上に形成された第１のゲート絶縁膜と、
前記第１のゲート絶縁膜上に形成された第１のゲート電極と、
前記第１のエピタキシャル半導体層及び前記第１の領域の前記半導体基板内に形成された第２導電型の第１のソース／ドレイン領域とを有する第１のトランジスタと、
前記半導体基板の第２の領域に形成された前記第１導電型の第２の不純物層と、
前記第２の不純物層上に形成され、前記第１のエピタキシャル半導体層よりも薄い第２のエピタキシャル半導体層と、
前記第２のエピタキシャル半導体層上に形成された第２のゲート絶縁膜と、
前記第２のゲート絶縁膜上に形成された第２のゲート電極と、
前記第２のエピタキシャル半導体層及び前記第２の領域の前記半導体基板内に形成された前記第２導電型の第２のソース／ドレイン領域とを有する第２のトランジスタと
を有することを特徴とする半導体装置。
（付記８） 付記７記載の半導体装置において、
前記第１の不純物層及び前記第２の不純物層は、同じ不純物濃度分布を有する
ことを特徴とする半導体装置。
（付記９） 付記７又は８記載の半導体装置において、
前記第１のゲート絶縁膜及び前記第２のゲート絶縁膜は、同じ膜厚である
ことを特徴とする半導体装置。
（付記１０） 付記７乃至９のいずれか１項に記載の半導体装置において、
前記半導体基板の第３の領域に形成された前記第２導電型の第３の不純物層と、
前記第３の不純物層上に形成された第３のエピタキシャル半導体層と、
前記第３のエピタキシャル半導体層上に形成された第３のゲート絶縁膜と、
前記第３のゲート絶縁膜上に形成された第３のゲート電極と、
前記第３の領域の前記第３のエピタキシャル半導体層及び前記半導体基板内に形成された前記第１導電型の第３のソース／ドレイン領域とを有する第３のトランジスタと、
前記半導体基板の第４の領域に形成された前記第２導電型の第４の不純物層と、
前記第４の不純物層上に形成され、前記第３のエピタキシャル半導体層よりも薄い第４のエピタキシャル半導体層と、
前記第４のエピタキシャル半導体層上に形成された第４のゲート絶縁膜と、
前記第４のゲート絶縁膜上に形成された第４のゲート電極と、
前記第４の領域の前記第４のエピタキシャル半導体層及び前記半導体基板内に形成された前記第１導電型の第４のソース／ドレイン領域とを有する第４のトランジスタと
を更に有することを特徴とする半導体装置。
（付記１１） 付記１０記載の半導体装置において、
前記第３の不純物層及び前記第４の不純物層は、同じ不純物濃度分布を有する
ことを特徴とする半導体装置。
（付記１２） 付記１０又は１１記載の半導体装置において、
前記第３のゲート絶縁膜及び前記第４のゲート絶縁膜は、同じ膜厚である
ことを特徴とする半導体装置。
（付記１３） 付記１０乃至１２のいずれか１項に記載の半導体装置において、
前記第１のエピタキシャル半導体層及び前記第３のエピタキシャル半導体層は、同じ膜厚であり、
前記第２のエピタキシャル半導体層及び前記第４のエピタキシャル半導体層は、同じ膜厚である
ことを特徴とする半導体装置。
（付記１４） 付記７乃至１３のいずれか１項に記載の半導体装置において、
前記半導体基板の第５の領域に形成された前記第１導電型の第５の不純物層と、
前記第５の不純物層上に形成された第５のエピタキシャル半導体層と、
前記第５のエピタキシャル半導体層上に形成され、前記第１のゲート絶縁膜よりも厚い第５のゲート絶縁膜と、
前記第５のゲート絶縁膜上に形成された第５のゲート電極と、
前記第５の領域の前記第５のエピタキシャル半導体層及び前記半導体基板内に形成された前記第２導電型の第５のソース／ドレイン領域とを有する第５のトランジスタを更に有する
ことを特徴とする半導体装置。
（付記１５） 付記７乃至１４のいずれか１項に記載の半導体装置において、
前記半導体基板の第６の領域に形成された前記第２導電型の第６の不純物層と、
前記第６の不純物層上に形成され、前記第２のエピタキシャル半導体層と膜厚の等しい第６のエピタキシャル半導体層と、
前記第６のエピタキシャル半導体層上に形成され、前記第１のゲート絶縁膜よりも厚い第６のゲート絶縁膜と、
前記第６のゲート絶縁膜上に形成された第６のゲート電極と、
前記第６の領域の前記第６のエピタキシャル半導体層及び前記半導体基板内に形成された前記第１導電型の第６のソース／ドレイン領域とを有する第６のトランジスタを更に有する
ことを特徴とする半導体装置。
１０…シリコン基板
１２…溝
１４，５２，６０，６４…シリコン酸化膜
１６…低電圧ＮＭＯＳトランジスタ形成領域
１８，２６，３４，４２，５０，６２…フォトレジスト膜
２０，３６…Ｐウェル
２２…Ｐ型高濃度不純物層
２４…低電圧ＰＭＯＳトランジスタ形成領域
２８，４４…Ｎウェル
３０…Ｎ型高濃度不純物層
３２…高電圧ＮＭＯＳトランジスタ形成領域
３８，７０，７４…Ｐ型不純物層
４０…高電圧ＰＭＯＳトランジスタ形成領域
４６，６８，７２…Ｎ型不純物層
４８…シリコン層
５４…シリコン窒化膜
５６…素子分離溝
５８…素子分離絶縁膜
６０ａ，６４ａ…ゲート絶縁膜
６６ａ…ポリシリコン膜
６６…ゲート電極
７６…サイドウォールスペーサ
７８…Ｎ型不純物層（ソース／ドレイン領域）
８０…Ｐ型不純物層（ソース／ドレイン領域）
８４…金属シリサイド膜
８６…層間絶縁膜
８８…コンタクトプラグ
９０…配線
１００…シリコン基板
１０２…ソース領域
１０４…ドレイン領域
１０６…チャネル領域
１０８…高濃度不純物層
１１０…シリコン層
１１２…ゲート絶縁膜
１１４…ゲート電極

Claims (10)

  1. 半導体基板の第１の領域及び第２の領域に第１導電型の第１の不純物をイオン注入して前記第１の領域及び前記第２の領域に第１の不純物層を形成する工程と、
    前記第１の不純物層が形成された前記半導体基板上に半導体層をエピタキシャル成長する工程と、
    前記第１の領域の前記半導体層の一部を除去して、前記第１の領域の前記半導体層を、前記第２の領域の前記半導体層よりも薄くする工程と、
    前記除去する工程の後、前記半導体層上に、前記半導体層に直接接して第１のゲート絶縁膜を形成する工程と、
    前記第１の領域の前記第１のゲート絶縁膜上に第１のゲート電極を、前記第２の領域の前記第１のゲート絶縁膜上に第２のゲート電極を、それぞれ形成する工程と
    を有することを特徴とする半導体装置の製造方法。
  2. 半導体基板の第１の領域及び第２の領域に第１導電型の第１の不純物をイオン注入して前記第１の領域及び前記第２の領域に第１の不純物層を形成する工程と、
    前記第１の不純物層が形成された前記半導体基板上に半導体層をエピタキシャル成長する工程と、
    前記第１の領域の前記半導体層の一部を除去して、前記第１の領域の半導体層を前記第２の領域の半導体層よりも薄くする工程と、
    前記半導体層の一部を除去する工程の後に、素子分離絶縁膜を形成する工程と、
    前記素子分離絶縁膜を形成した後、前記半導体層上に、第１のゲート絶縁膜を形成する工程と、
    前記第１の領域の前記第１のゲート絶縁膜上に第１のゲート電極を、前記第２の領域の前記第１のゲート絶縁膜上に第２のゲート電極を、それぞれ形成する工程と
    を有することを特徴とする半導体装置の製造方法。
  3. 前記半導体層をエピタキシャル成長する工程よりも前に、前記半導体基板の第３の領域及び第４の領域に前記第２導電型の第２の不純物をイオン注入する工程を更に有し、
    前記第１の不純物層を形成する工程では、前記第２の不純物を活性化して前記第３の領域及び第４の領域に第２の不純物層を更に形成し、
    前記マスクを形成する工程では、前記半導体層上に、前記第１の領域及び前記第３の領域を露出し、前記第２の領域及び前記第４の領域を覆う前記マスクを形成し、
    前記半導体層の一部を除去する工程では、前記マスクを用いて、前記第１の領域及び前記第３の領域の前記半導体層の一部を除去し、
    前記第１のゲート電極及び前記第２のゲート電極を形成する工程では、前記第３の領域の前記第１のゲート絶縁膜上に第３のゲート電極を、前記第４の領域の前記第１のゲート絶縁膜上に第４のゲート電極を、更に形成する
    ことを特徴とする請求項１又は２に記載の半導体装置の製造方法。
  4. 前記半導体層をエピタキシャル成長する工程よりも前に、前記半導体基板の第５の領域に、前記第１導電型の第３の不純物をイオン注入する工程を更に有し、
    前記第１の不純物層を形成する工程では、前記第３の不純物を活性化して前記第５の領域に第３の不純物層を更に形成し、
    前記マスクを形成する工程では、前記半導体層上に、前記第５の領域を更に露出する前記マスクを形成し、
    前記半導体層の一部を除去する工程では、前記マスクを用いて、前記第５の領域の前記半導体層の一部を更に除去し、
    前記第１のゲート絶縁膜を形成する工程では、前記第５の領域の前記半導体層上に、前記第１のゲート絶縁膜とは膜厚の異なる第２のゲート絶縁膜を更に形成し、
    前記第１のゲート電極及び前記第２のゲート電極を形成する工程では、前記第５の領域の前記第２のゲート絶縁膜上に第５のゲート電極を更に形成する
    ことを特徴とする請求項１乃至３のいずれか１項に記載の半導体装置の製造方法。
  5. 前記半導体層をエピタキシャル成長する工程よりも前に、前記半導体基板の第６の領域に、前記第２導電型の第４の不純物をイオン注入する工程を更に有し、
    前記第１の不純物層を形成する工程では、前記第４の不純物を活性化して前記第６の領域に第４の不純物層を更に形成し、
    前記マスクを形成する工程では、前記半導体層上に、前記第６の領域を更に露出する前記マスクを形成し、
    前記半導体層の一部を除去する工程では、前記マスクを用いて、前記第６の領域の前記半導体層の一部を更に除去し、
    前記第１のゲート絶縁膜を形成する工程では、前記第６の領域の前記半導体層上に、前記第２のゲート絶縁膜を更に形成し、
    前記第１のゲート電極及び前記第２のゲート電極を形成する工程では、前記第６の領域の前記第２のゲート絶縁膜上に第６のゲート電極を更に形成する
    ことを特徴とする請求項４に記載の半導体装置の製造方法。
  6. 半導体基板の第１の領域に形成された第１導電型の第１の不純物層と、
    前記第１の不純物層上に形成され、前記第１の不純物層よりも不純物濃度の低い第１のエピタキシャル半導体層と、
    前記第１のエピタキシャル半導体層上に形成された第１のゲート絶縁膜と、
    前記第１のゲート絶縁膜上に形成された第１のゲート電極と、
    前記第１のエピタキシャル半導体層及び前記第１の領域の前記半導体基板内に形成された第２導電型の第１のソース／ドレイン領域とを有する第１のトランジスタと、
    前記半導体基板の第２の領域に形成された前記第１導電型の第２の不純物層と、
    前記第２の不純物層上に形成され、前記第２の不純物層よりも不純物濃度が低く、前記第１のエピタキシャル半導体層よりも薄い第２のエピタキシャル半導体層と、
    前記第２のエピタキシャル半導体層上に形成された第２のゲート絶縁膜と、
    前記第２のゲート絶縁膜上に形成された第２のゲート電極と、
    前記第２のエピタキシャル半導体層及び前記第２の領域の前記半導体基板内に形成された前記第２導電型の第２のソース／ドレイン領域とを有する第２のトランジスタと
    を有することを特徴とする半導体装置。
  7. 半導体基板の第１の領域に形成された第１導電型の第１の不純物層と、
    前記第１の不純物層上に形成された第１のエピタキシャル半導体層と、
    前記第１のエピタキシャル半導体層上に形成された第１のゲート絶縁膜と、
    前記第１のゲート絶縁膜上に形成された第１のゲート電極と、
    前記第１のエピタキシャル半導体層及び前記第１の領域の前記半導体基板内に形成された第２導電型の第１のソース／ドレイン領域とを有する第１のトランジスタと、
    前記半導体基板の第２の領域に形成された前記第１導電型の第２の不純物層と、
    前記第２の不純物層上に形成され、前記第１のエピタキシャル半導体層よりも薄い第２のエピタキシャル半導体層と、
    前記第２のエピタキシャル半導体層上に形成された第２のゲート絶縁膜と、
    前記第２のゲート絶縁膜上に形成された第２のゲート電極と、
    前記第２のエピタキシャル半導体層及び前記第２の領域の前記半導体基板内に形成された前記第２導電型の第２のソース／ドレイン領域とを有する第２のトランジスタと、
    前記半導体基板の第５の領域に形成された前記第１導電型の第５の不純物層と、
    前記第５の不純物層上に形成された第５のエピタキシャル半導体層と、
    前記第５のエピタキシャル半導体層上に形成され、前記第１のゲート絶縁膜よりも厚い第５のゲート絶縁膜と、
    前記第５のゲート絶縁膜上に形成された第５のゲート電極と、
    前記第５の領域の前記第５のエピタキシャル半導体層及び前記半導体基板内に形成された前記第２導電型の第５のソース／ドレイン領域とを有する第５のトランジスタを有する
    ことを特徴とする半導体装置。
  8. 半導体基板の第１の領域に形成された第１導電型の第１の不純物層と、
    前記第１の不純物層上に形成された第１のエピタキシャル半導体層と、
    前記第１のエピタキシャル半導体層上に形成された第１のゲート絶縁膜と、
    前記第１のゲート絶縁膜上に形成された第１のゲート電極と、
    前記第１のエピタキシャル半導体層及び前記第１の領域の前記半導体基板内に形成された第２導電型の第１のソース／ドレイン領域とを有する第１のトランジスタと、
    前記半導体基板の第２の領域に形成された前記第１導電型の第２の不純物層と、
    前記第２の不純物層上に形成され、前記第１のエピタキシャル半導体層よりも薄い第２のエピタキシャル半導体層と、
    前記第２のエピタキシャル半導体層上に形成された第２のゲート絶縁膜と、
    前記第２のゲート絶縁膜上に形成された第２のゲート電極と、
    前記第２のエピタキシャル半導体層及び前記第２の領域の前記半導体基板内に形成された前記第２導電型の第２のソース／ドレイン領域とを有する第２のトランジスタと、
    前記半導体基板の第６の領域に形成された前記第２導電型の第６の不純物層と、
    前記第６の不純物層上に形成され、前記第２のエピタキシャル半導体層と膜厚の等しい第６のエピタキシャル半導体層と、
    前記第６のエピタキシャル半導体層上に形成され、前記第１のゲート絶縁膜よりも厚い第６のゲート絶縁膜と、
    前記第６のゲート絶縁膜上に形成された第６のゲート電極と、
    前記第６の領域の前記第６のエピタキシャル半導体層及び前記半導体基板内に形成された前記第１導電型の第６のソース／ドレイン領域とを有する第６のトランジスタを有する
    ことを特徴とする半導体装置。
  9. 前記第１の不純物層及び前記第２の不純物層は、同じ不純物濃度分布を有する
    ことを特徴とする請求項６乃至８のいずれか１項に記載の半導体装置。
  10. 前記半導体基板の第３の領域に形成された前記第２導電型の第３の不純物層と、
    前記第３の不純物層上に形成された第３のエピタキシャル半導体層と、
    前記第３のエピタキシャル半導体層上に形成された第３のゲート絶縁膜と、
    前記第３のゲート絶縁膜上に形成された第３のゲート電極と、
    前記第３の領域の前記第３のエピタキシャル半導体層及び前記半導体基板内に形成された前記第１導電型の第３のソース／ドレイン領域とを有する第３のトランジスタと、
    前記半導体基板の第４の領域に形成された前記第２導電型の第４の不純物層と、
    前記第４の不純物層上に形成され、前記第３のエピタキシャル半導体層よりも薄い第４のエピタキシャル半導体層と、
    前記第４のエピタキシャル半導体層上に形成された第４のゲート絶縁膜と、
    前記第４のゲート絶縁膜上に形成された第４のゲート電極と、
    前記第４の領域の前記第４のエピタキシャル半導体層及び前記半導体基板内に形成された前記第１導電型の第４のソース／ドレイン領域とを有する第４のトランジスタと
    を更に有することを特徴とする請求項６乃至９のいずれか１項に記載の半導体装置。
JP2010220777A 2010-09-30 2010-09-30 半導体装置及びその製造方法 Expired - Fee Related JP5605134B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2010220777A JP5605134B2 (ja) 2010-09-30 2010-09-30 半導体装置及びその製造方法
US13/170,762 US8822280B2 (en) 2010-09-30 2011-06-28 Semiconductor device and method of manufacturing semiconductor device
CN201110264433.4A CN102446768B (zh) 2010-09-30 2011-08-31 半导体器件及制造半导体器件的方法
US14/315,922 US20140308783A1 (en) 2010-09-30 2014-06-26 Semiconductor device and method of manufacturing semiconductor device
US14/315,898 US9324711B2 (en) 2010-09-30 2014-06-26 Semiconductor device and method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010220777A JP5605134B2 (ja) 2010-09-30 2010-09-30 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2012079746A JP2012079746A (ja) 2012-04-19
JP5605134B2 true JP5605134B2 (ja) 2014-10-15

Family

ID=45889073

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010220777A Expired - Fee Related JP5605134B2 (ja) 2010-09-30 2010-09-30 半導体装置及びその製造方法

Country Status (3)

Country Link
US (3) US8822280B2 (ja)
JP (1) JP5605134B2 (ja)
CN (1) CN102446768B (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9406567B1 (en) * 2012-02-28 2016-08-02 Mie Fujitsu Semiconductor Limited Method for fabricating multiple transistor devices on a substrate with varying threshold voltages
KR20140029024A (ko) * 2012-08-31 2014-03-10 에스케이하이닉스 주식회사 매립 게이트형 무접합 반도체 소자와 그 반도체 소자를 갖는 모듈 및 시스템 그리고 그 반도체 소자의 제조 방법
JP6024354B2 (ja) * 2012-10-02 2016-11-16 富士通セミコンダクター株式会社 半導体集積回路装置及びその製造方法
US20140238958A1 (en) * 2013-02-28 2014-08-28 Ultratech, Inc. Systems and methods for material processing using light-emitting diodes
CN104064464A (zh) * 2013-03-21 2014-09-24 中芯国际集成电路制造(上海)有限公司 晶体管及其形成方法
US9269714B2 (en) * 2013-06-10 2016-02-23 Globalfoundries Inc. Device including a transistor having a stressed channel region and method for the formation thereof
JP6244699B2 (ja) 2013-07-08 2017-12-13 富士通セミコンダクター株式会社 半導体装置
JP2015018937A (ja) 2013-07-11 2015-01-29 セイコーエプソン株式会社 半導体装置及びその製造方法
KR102138385B1 (ko) * 2014-03-06 2020-07-28 매그나칩 반도체 유한회사 저 비용의 반도체 소자 제조방법
US10103064B2 (en) 2014-05-28 2018-10-16 Taiwan Semiconductor Manufacturing Co., Ltd. Transistor structure including epitaxial channel layers and raised source/drain regions
JP6354363B2 (ja) 2014-06-12 2018-07-11 富士通セミコンダクター株式会社 半導体装置の製造方法
KR102277398B1 (ko) * 2014-09-17 2021-07-16 삼성전자주식회사 반도체 소자 및 이의 제조 방법
US9455195B2 (en) 2014-12-05 2016-09-27 International Business Machines Corporation Method of forming performance optimized gate structures by silicidizing lowered source and drain regions
JP6513450B2 (ja) 2015-03-26 2019-05-15 三重富士通セミコンダクター株式会社 半導体装置

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08293557A (ja) * 1995-04-25 1996-11-05 Hitachi Ltd 半導体装置及びその製造方法
KR100220252B1 (ko) * 1996-12-28 1999-09-15 김영환 반도체 소자의 제조방법
US5817562A (en) * 1997-01-24 1998-10-06 Taiwan Semiconductor Manufacturing Company, Ltd Method for making improved polysilicon FET gate electrode structures and sidewall spacers for more reliable self-aligned contacts (SAC)
JP4068746B2 (ja) * 1998-12-25 2008-03-26 株式会社ルネサステクノロジ 半導体集積回路装置
JP2000243958A (ja) 1999-02-24 2000-09-08 Toshiba Corp 半導体装置およびその製造方法
TW413921B (en) * 1999-03-02 2000-12-01 United Microelectronics Corp Manufacturing method of multi-threshold voltage device
US20020052083A1 (en) 2000-10-26 2002-05-02 Xin Zhang Cost effective split-gate process that can independently optimize the low voltage(LV) and high voltage (HV) transistors to minimize reverse short channel effects
JP4794810B2 (ja) * 2003-03-20 2011-10-19 シャープ株式会社 半導体装置の製造方法
US20050139838A1 (en) * 2003-12-26 2005-06-30 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
JP4364739B2 (ja) * 2004-07-15 2009-11-18 シャープ株式会社 半導体装置およびその製造方法
TWI312177B (en) * 2006-03-15 2009-07-11 Promos Technologies Inc Recessed gate structure and method for preparing the same
JP4755961B2 (ja) * 2006-09-29 2011-08-24 パナソニック株式会社 窒化物半導体装置及びその製造方法
JP4712683B2 (ja) * 2006-12-21 2011-06-29 パナソニック株式会社 トランジスタおよびその製造方法
JP2009026781A (ja) * 2007-07-17 2009-02-05 Renesas Technology Corp 集積型半導体装置およびｍｉｓ型半導体装置
US7709331B2 (en) * 2007-09-07 2010-05-04 Freescale Semiconductor, Inc. Dual gate oxide device integration
US8329564B2 (en) 2007-10-26 2012-12-11 International Business Machines Corporation Method for fabricating super-steep retrograde well MOSFET on SOI or bulk silicon substrate, and device fabricated in accordance with the method
JP5173582B2 (ja) 2008-05-19 2013-04-03 株式会社東芝 半導体装置
US8252649B2 (en) * 2008-12-22 2012-08-28 Infineon Technologies Ag Methods of fabricating semiconductor devices and structures thereof
JP2010157570A (ja) * 2008-12-26 2010-07-15 Toshiba Corp 半導体装置の製造方法
DE102008063402B4 (de) * 2008-12-31 2013-10-17 Advanced Micro Devices, Inc. Verringerung der Schwellwertspannungsfluktuation in Transistoren mit einer Kanalhalbleiterlegierung durch Verringern der Abscheideungleichmäßigkeiten
JP5350815B2 (ja) * 2009-01-22 2013-11-27 株式会社東芝 半導体装置
DE102009035418B4 (de) * 2009-07-31 2012-08-16 Globalfoundries Dresden Module One Llc & Co. Kg Herstellung einer Kanalhalbleiterlegierung durch Abscheiden einer Hartmaske für das selektive epitaktische Aufwachsen
US8273617B2 (en) * 2009-09-30 2012-09-25 Suvolta, Inc. Electronic devices and systems, and methods for making and using the same
WO2011041109A1 (en) * 2009-09-30 2011-04-07 Suvolta, Inc. Electronic devices and systems, and methods for making and using the same
JP5870478B2 (ja) * 2010-09-30 2016-03-01 富士通セミコンダクター株式会社 半導体装置の製造方法
JP5630185B2 (ja) * 2010-09-30 2014-11-26 富士通セミコンダクター株式会社 半導体装置及びその製造方法
JP5772068B2 (ja) * 2011-03-04 2015-09-02 富士通セミコンダクター株式会社 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JP2012079746A (ja) 2012-04-19
US20120080759A1 (en) 2012-04-05
US20140306292A1 (en) 2014-10-16
CN102446768B (zh) 2015-06-17
CN102446768A (zh) 2012-05-09
US9324711B2 (en) 2016-04-26
US20140308783A1 (en) 2014-10-16
US8822280B2 (en) 2014-09-02

Similar Documents

Publication Publication Date Title
JP5605134B2 (ja) 半導体装置及びその製造方法
JP5630185B2 (ja) 半導体装置及びその製造方法
JP5286701B2 (ja) 半導体装置および半導体装置の製造方法
JP5772068B2 (ja) 半導体装置及びその製造方法
US7767546B1 (en) Low cost fabrication of double box back gate silicon-on-insulator wafers with built-in shallow trench isolation in back gate layer
KR101811796B1 (ko) 급경사 접합 프로파일을 갖는 소스/드레인 영역들을 구비하는 반도체 소자 및 그 제조방법
JP4139105B2 (ja) 半導体装置の製造方法
US20100078735A1 (en) Cmos device comprising nmos transistors and pmos transistors having increased strain-inducing sources and closely spaced metal silicide regions
JP5870478B2 (ja) 半導体装置の製造方法
JP5578001B2 (ja) 半導体装置の製造方法
JP5821174B2 (ja) 半導体装置の製造方法
US20080315317A1 (en) Semiconductor system having complementary strained channels
TWI626678B (zh) 用於類比應用之高增益電晶體
JP5854104B2 (ja) 半導体装置
JP2008235567A (ja) 半導体装置の製造方法および半導体装置
JP2006140290A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130527

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20131030

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140320

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140401

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140515

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140530

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140729

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140811

R150 Certificate of patent or registration of utility model

Ref document number: 5605134

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees