[go: up one dir, main page]

JP5286701B2 - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP5286701B2
JP5286701B2 JP2007169023A JP2007169023A JP5286701B2 JP 5286701 B2 JP5286701 B2 JP 5286701B2 JP 2007169023 A JP2007169023 A JP 2007169023A JP 2007169023 A JP2007169023 A JP 2007169023A JP 5286701 B2 JP5286701 B2 JP 5286701B2
Authority
JP
Japan
Prior art keywords
layer
epitaxial growth
semiconductor substrate
gate electrode
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007169023A
Other languages
English (en)
Other versions
JP2009010111A (ja
Inventor
拓治 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2007169023A priority Critical patent/JP5286701B2/ja
Priority to TW097120490A priority patent/TWI460859B/zh
Priority to US12/137,112 priority patent/US8039901B2/en
Priority to KR1020080060865A priority patent/KR101475364B1/ko
Priority to CN2008101317526A priority patent/CN101335299B/zh
Publication of JP2009010111A publication Critical patent/JP2009010111A/ja
Priority to US13/238,580 priority patent/US8486793B2/en
Priority to US13/913,012 priority patent/US9070704B2/en
Application granted granted Critical
Publication of JP5286701B2 publication Critical patent/JP5286701B2/ja
Priority to US14/662,351 priority patent/US9356146B2/en
Priority to US15/136,091 priority patent/US20160240674A1/en
Priority to US17/493,392 priority patent/US20220029018A1/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/791—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions
    • H10D30/797—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions being in source or drain regions, e.g. SiGe source or drain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/601—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs 
    • H10D30/603—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs  having asymmetry in the channel direction, e.g. lateral high-voltage MISFETs having drain offset region or extended drain IGFETs [EDMOS]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/601—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs 
    • H10D30/608—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs  having non-planar bodies, e.g. having recessed gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/791—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions
    • H10D30/792—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions comprising applied insulating layers, e.g. stress liners
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/01—Manufacture or treatment
    • H10D62/021—Forming source or drain recesses by etching e.g. recessing by etching and then refilling
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions
    • H10D62/822—Heterojunctions comprising only Group IV materials heterojunctions, e.g. Si/Ge heterojunctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/021—Manufacture or treatment using multiple gate spacer layers, e.g. bilayered sidewall spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/258—Source or drain electrodes for field-effect devices characterised by the relative positions of the source or drain electrodes with respect to the gate electrode
    • H10D64/259—Source or drain electrodes being self-aligned with the gate electrode and having bottom surfaces higher than the interface between the channel and the gate dielectric
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/62—Electrodes ohmically coupled to a semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0167—Manufacturing their channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/017—Manufacturing their source or drain regions, e.g. silicided source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0212—Manufacture or treatment of FETs having insulated gates [IGFET] using self-aligned silicidation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

本発明は、半導体装置および半導体装置の製造方法に関し、特にはゲート電極脇の掘り下げ部に格子定数の異なる半導体材料をエピタキシャル成長させてなる半導体装置およびその製造方法に関する。
ＭＯＳ型のトランジスタを備えた半導体装置においては、半導体基板のチャネル部への応力印加によってキャリア移動度を向上させる技術が積極的に利用されている。このような技術の一つとして、図１１に示す構成が提案されている。すなわち、半導体基板１０１の表面側が素子分離１０２で分離され、分離されたアクティブ領域１０３上を横切る状態でゲート電極１０４が設けられ、この両脇が掘り下げられている。そして掘り下げたリセス部分に、半導体基板１０１とは格子定数が異なる半導体材料がエピタキシャル成長層１０５として設けられ、これをソース／ドレイン領域とする構成である。
この場合、例えばｐ型のＭＯＳトランジスタ（ＰＭＯＳ）においては、半導体基板１０１を構成するシリコン（Ｓｉ）よりも格子定数の大きいシリコンゲルマニウム（ＳｉＧｅ）がエピタキシャル成長層１０５として形成される。これにより、チャネル部ｃｈに圧縮応力が印加されてキャリア移動度が改善される（例えば、下記特許文献1参照）。
一方、ｎ型のＭＯＳトランジスタ（ＮＭＯＳ）においては、半導体基板１０１を構成するシリコン（Ｓｉ）よりも格子定数の小さいシリコンカーボン（ＳｉＣ）がエピタキシャル成長層１０５として形成される。これにより、チャネル部ｃｈに引張応力が印加されてキャリア移動度が改善される（例えば、下記非特許文献1参照）。
特開２００６−１６５０１２号公報 Kah Wee Ang,etal、"Enhanced Performance in 50 nm N-MOSFETs with Silicon-Carbon Source/Drain Regions"、２００４年１２月、IEDM Tech. Dig.、pp-1069-1071
ところで、上述した構成の半導体装置において、各トランジスタの特性を均一化するためには、チャネル部に印加される応力のバラツキを抑えることが重要である。そして、チャネル部に印加される応力は、エピタキシャル成長層の深さ、すなわち半導体基板の掘り下げ深さによって制御される。
しかしながら、半導体基板の掘り下げ深さは、半導体基板を掘り下げるエッチングにおいて発生するマイクロローディング効果により、掘り下げ面積が小さいほど小さくなる。このため、各エピタキシャル成長層の深さは、半導体基板（アクティブ領域）上におけるゲート電極のレイアウトに依存してばらついてしまう。
また、シリコンゲルマニウム（ＳｉＧｅ）のエピタキシャル成長層は、レイアウト面積が大きくなると結晶欠陥が多くなり、接合リークの増加を引き起こす問題もあった。
さらに、ＭＯＳトランジスタにおいては、ソース／ドレイン領域の一方に隣接させて逆導電型の拡散層を設け、これらの表面層に形成したシリサイド層によってソース／ドレイン領域の一方と逆導電型の拡散層とを短絡させた構成とすることで、レイアウト面積が縮小される。このような構成において、ＰＭＯＳトランジスタのソース／ドレイン領域としてシリコンゲルマニウム（ＳｉＧｅ）からなるエピタキシャル成長層を適用した場合、ヒ素（Ａｓ）やリン（Ｐ）などのｎ型不純物を半導体基板の表面層に拡散させてなるｎ型拡散層が、逆導電型の拡散層として設けられることになる。
ところが、シリコンからなる半導体基板中に対して、ＳｉＧｅ中においてのｎ型不純物の拡散速度は、ヒ素（Ａｓ）で７倍、リン（Ｐ）で２倍程度大きい。したがって、逆導電型の拡散層（ｎ型拡散層）中のｎ型不純物が、これに接して設けられたソース／ドレイン領域（ＳｉＧｅからなるエピタキシャル成長層）中を拡散してチャネル部に達し易く、ＭＯＳトランジスタの閾値を高くしてしまう問題があった。
そこで本発明はレイアウトに依存することなく深さが制御されかつ結晶欠陥の発生が抑えられたエピタキシャル成長層が設けられ、これにより特性の向上を図ることが可能な半導体装置およびその製造方法を提供することを目的とする。
このような目的を達成するための本発明の半導体装置は、半導体基板上に設けられたゲート電極と、このゲート電極両脇に不純物を導入して設けられたソース／ドレイン領域とを備えた半導体装置に関する。そして特に、ソース／ドレイン領域は、ゲート電極脇における半導体基板を掘り下げた位置に当該半導体基板とは格子定数が異なる半導体材料をエピタキシャル成長させてなるエピタキシャル成長層と共に、半導体基板の表面層に設けた基板拡散層とで構成され、前記基板拡散層は前記ゲート電極に対して前記エピタキシャル成長層の外側に設けられ、前記基板拡散層の深さが、前記エピタキシャル成長層の深さよりも深いことを特徴としている。
また本発明は、このような半導体装置の製造方法でもあり、次の工程を順に行うことを特徴としている。先ず第１工程では、半導体基板上にゲート電極を形成する。次の第２工程では、マスクパターン上からのエッチングにより、ゲート電極脇における前記半導体基板の表面層を掘り下げる。第３工程では、掘り下げられた半導体基板の表面に当該半導体基板とは格子定数が異なる半導体材料からなるエピタキシャル成長層を形成する。次いで第４工程では、マスクパターンを除去して前記半導体基板の表面を露出させる。その後、エピタキシャル成長層と半導体基板の表面層とに不純物を拡散させる。これにより、不純物が拡散された当該エピタキシャル成長層と、半導体基板の表面層に不純物を拡散させてなる基板拡散層とで構成されたソース／ドレイン領域を形成する。そして、前記第４工程では、前記基板拡散層を、前記ゲート電極に対して前記エピタキシャル成長層の外側に、かつ、前記基板拡散層の深さが前記エピタキシャル成長層の深さよりも深くなるように設ける。
以上のような半導体装置および製造方法では、エピタキシャル成長層と基板拡散層とでソース／ドレイン領域が構成されている。このため、エピタキシャル成長層の幅が、基板拡散層によって調整される。これにより、レイアウトに依存することなく、エピタキシャル成長層が設けられる部分となる半導体基板の掘り下げ部の幅が制御され、この掘り下げ部をエッチングによって掘り下げる場合の深さが制御されることになる。したがって、例えば基板拡散層によってエピタキシャル成長層の幅を所定の一定幅とすることで、レイアウトに依存することなくエピタキシャル成長層が設けられる半導体基板の掘り下げ深さが均一化される。また、レイアウトに依存することなく、基板拡散層を設けた分だけエピタキシャル成長層の形成面積（レイアウト面積）が縮小されるため、結晶欠陥の少ないエピタキシャル成長層が得られる。また、ゲート電極に対してエピタキシャル成長層よりも外側にある基板拡散層を深くすることにより、短チャネル効果の影響を小さく抑えながらも、ｐｎ接合の空乏層電界を小さく抑えて接合リークをさらに改善できる。また、基板拡散層を深くすることにより、接合部の基板不純物濃度が下がるため、接合容量を小さくでき、ＭＯＳトランジスタの動作速度の向上を図ることができる。
以上説明したように本発明によれば、レイアウトに依存することなくエピタキシャル成長層が設けられる半導体基板の掘り下げ深さを制御できるため、制御された深さのエピタキシャル成長層によってゲート電極下のチャネル部に印加する応力のバラツキを抑えることが可能になる。また、レイアウトに依存することなく結晶欠陥の少ないエピタキシャル成長層が得られることから、接合リークを抑えることが可能になる。この結果、半導体装置の特性の向上を図ることが可能になる。
以下本発明の実施の形態を、図面に基づいて詳細に説明する。尚ここでは、基板上に複数のＭＯＳトランジスタを設けた半導体装置の構成を説明する。
＜第１実施形態＞
図1は第１実施形態の半導体装置の構成を示す概略断面図である。この図に示す半導体装置１ａは、シリコン（Ｓｉ）からなる半導体基板３の表面側が、素子分離５で分離され、分離されたアクティブ領域７上を横切る状態でゲート電極９を設けてなる。また、ゲート電極９の両側における半導体基板３の表面が掘り下げられている。この掘り下げたリセス部分には、半導体基板３とは格子定数が異なる半導体材料がエピタキシャル成長層１１として設けられ、不純物が拡散されている。また、ゲート電極９に対してエピタキシャル成長層１１の外側には、半導体層３の表面層に不純物を拡散してなる基板拡散層１３が設けられている。
そして本第１実施形態においては、ゲート電極９の両脇において、不純物が拡散されたエピタキシャル成長層１１と基板拡散層１３とで、ソース／ドレイン領域１５が構成されているとろこが特徴的である。
ここで、各ゲート電極９の両脇に設けられたエピタキシャル成長層１１は、基板拡散層１３によって制御された所定幅Ｗで形成されていることとする。ここでは一例として、同一規格のＭＯＳトランジスタであればチャネル長方向に略同一の所定幅Ｗを有して設けられていることとする。このため、基板拡散層１３は、エピタキシャル成長層１１が同一幅となるように、エピタキシャル成長層１１の外側の一部のみに設けられていれば良い。尚、エピタキシャル成長層１１のチャネル長方向における所定幅Ｗは、１０〜１００ｎｍ程度であることとする。
尚、半導体装置１ａに設けられるＭＯＳトランジスタのうち、ｐ型のＭＯＳトランジスタ（ＰＭＯＳ）には、エピタキシャル成長層１１として、半導体基板３を構成するシリコン（Ｓｉ）よりも格子定数の大きいシリコンゲルマニウム（ＳｉＧｅ）が設けられている。これにより、チャネル部ｃｈに圧縮応力が印加される構成となっている。
一方、この半導体装置１ａに設けられるＭＯＳトランジスタのうち、ｎ型のＭＯＳトランジスタ（ＮＭＯＳ）には、エピタキシャル成長層１１として、半導体基板３を構成するシリコン（Ｓｉ）よりも格子定数の小さいシリコンカーボン（ＳｉＣ）が設けられている。これにより、チャネル部ｃｈに引張応力が印加される構成となっている。
次に上記構成の半導体装置１ａの詳細な構成を、図２〜図５の断面工程図に基づいて製造工程順に説明する。
先ず、図２（１）に示すように、単結晶シリコンからなる半導体基板３を用意する。この半導体基板３は、例えば比抵抗が約１０ｍｍΩ・ｃｍであることとする。尚、半導体基板３としては、表面層が単結晶シリコンで構成されていれば、ＳＯＩ(silicon-on-insulator)やＳｉＧｅ層を含む基板を用いても良い。
そして、この半導体基板３の表面層に、熱酸化によって膜厚約１５ｎｍのパッド酸化膜２１を形成する。次に、ＬＰ−ＣＶＤ（Low Pressure ＣＶＤ)法により、膜厚約１６０ｎｍの窒化シリコン膜２２を堆積成膜する。尚、パッド酸化膜２１上に窒化シリコン膜２２を積層した構造以外に、ポリシリコン膜上に窒化シリコン膜を積層した構造、またはパッド酸化膜上に窒化シリコン膜を積層した構造としても良い。
次に、図２（２）に示すように、窒化シリコン膜２２およびパッド酸化膜２１に、素子分離形成部に対応する開口２２ａを形成する。ここでは、リソグラフィー技術によってレジストパターン（図示省略）を形成し、これをマスクに用いたエッチングによって窒化シリコン膜２２およびパッド酸化膜２１を加工する。エッチングには、ＲＩＥ(Reactive Ion Etching)装置またはＥＣＲ(Electron Cyclotron Resonance)装置などを用いる。加工後には、アッシング装置などを用いてレジストパターンを除去する。
次に、図２（３）に示すように、開口２２ａを設けた窒化シリコン膜２２をマスクに用いて半導体基板３をエッチングすることにより、半導体基板３に素子分離用のトレンチ３ａを形成する。トレンチ３ａの深さは、約０．３μｍ程度とする。またこのエッチングには、ＲＩＥ(Reactive Ion Etching)装置またはＥＣＲ(Electron Cyclotron Resonance)装置などを用いる。
この状態で、熱酸化処理を行うことにより、ここでの図示を省略したライナー酸化膜を膜厚約４〜１０ｎｍの膜厚で形成する。この熱酸化処理は、約８００℃〜９００℃の温度で行うこととする。このライナー酸化膜は、窒素を含んだ酸化膜であっても良い。尚、ライナー酸化膜に換えて、ＣＶＤ法によって堆積成膜した窒化膜を成膜しても良い。
次に、図２（４）に示すように、トレンチ３ａ内を絶縁膜で埋め込んでなる素子分離５を形成し、半導体基板３の表面側を複数のアクティブ領域７に分離する。この素子分離５は、トレンチ３ａ内を埋め込む状態でＨＤＰ(High Density Plasma)酸化膜、ＳＯＧ(Spin on Glass)などの無機膜、または有機酸化膜などの絶縁膜を成膜し、次に窒化シリコン膜２２が露出するまで絶縁膜をＣＭＰ(Chemical Mechanical Polishing)法によって研磨することによって形成する。
次に、図２（５）に示すように、半導体基板３の表面に対する素子分離５の高さを調整するために、トレンチ３ａ内に埋め込まれた絶縁膜（例えば酸化膜）をウェットエッチングする。エッチング膜厚は、例えば約４０ｎｍ〜１００ｎｍである。次にホット燐酸によって窒化シリコン膜（２２）を除去し、パッド酸化膜２１を露出させる。
次に、図３（１）に示すように、半導体基板３の表面層にウェル拡散層２３を形成すると共にチャネル注入を行う。ここでは、レジストパターンをマスクに用いることにより、ｐ型のＭＯＳトランジスタを形成する領域（以下ＰＭＯＳ領域と記す）と、ｎ型のＭＯＳトランジスタを形成する領域（以下ＮＭＯＳ領域と記す）とに対してそれぞれ個別にイオン注入を行う。
ＰＭＯＳ領域には、ｎ型のウェル拡散層２３を形成する。この場合、リン（Ｐ）イオンを２００ＫｅＶの注入エネルギーで、約１Ｅ１３個／ｃｍ2のドーズ量で注入する。またチャネル注入は、ヒ素（Ａｓ）イオンを１００ｋｅＶの注入エネルギーで、約１Ｅ１１〜２Ｅ１３個／ｃｍ2のドーズ量で注入する。
一方、ＮＭＯＳ領域には、ｐ型のウェル拡散層２３を形成する。この場合、ホウ素（Ｂ）イオンを２００ｋｅＶの注入エネルギーで、約１Ｅ１３個／ｃｍ2のドーズ量で注入する。またチャネル注入は、ホウ素（Ｂ）イオンを１０〜２０ＫｅＶの注入エネルギーで、約１Ｅ１１〜２Ｅ１３個／ｃｍ2のドーズ量で注入する。
以上のようなイオン注入が終了した後にはレジストパターンを除去する。また、パッド酸化膜２１をウェットエッチングによって除去する。
次に、図３（２）に示すように、半導体基板３の表面にゲート絶縁膜２５を形成する。ここでは、高耐圧のＭＯＳトランジスタが形成される領域に厚膜のゲート絶縁膜２５を形成する一方、低電圧用のＭＯＳトランジスタが形成される領域には薄膜のゲート絶縁膜２５を形成する。
この際先ず、酸化シリコンからなる厚膜のゲート絶縁膜２５を形成する。例えば電源電圧３．３Ｖ用のＭＯＳトランジスタでは膜厚約７．５ｎｍ、電源電圧２．５Ｖ用のＭＯＳトランジスタでは膜厚約５．５ｎｍである。その後、レジストパターンをマスクに用いたエッチングにより、低電圧用のＭＯＳトランジスタが形成される領域における厚膜のゲート絶縁膜２５を除去する。
次に、低電圧用のＭＯＳトランジスタが形成される領域に薄膜のゲート絶縁膜２５を形成する。例えば、１．０Ｖ用のＭＯＳトランジスタでは膜厚約１．２〜１．８ｎｍである。
以上のようなゲート酸化膜２５は、熱酸化膜、ＲＴＯ(Rapid Thermal Oxidation)によって成膜した酸窒化膜でも良い。また、ゲートリークをさらに低減するためにＨｆやＺｒ系などの酸化膜を用いた高誘電体膜でもよい。
次に、ＬＰＣＶＤ法によって、ゲート絶縁膜２５上に、ゲート電極構成膜としてポリシリコン膜２７を堆積成膜する。ポリシリコン膜２７の膜厚は、技術ノードにもよるが、９０ｎｍノードでは、約１５０〜２００ｎｍである。また、膜厚は、加工の制御性から一般にゲートアスペクト比を大きくしないため、ノード毎に薄くなる傾向がある。
次に、ポリシリコン膜２７に対してゲート空乏化対策のための不純物を導入する。この際、レジストパターンをマスクに用いることにより、ＮＭＯＳ領域にはリン（Ｐ）またはヒ素（Ａｓ）をイオン注入し、ＰＭＯＳ領域にはホウ素（Ｂ）またはフッ化ホウ素（ＢＦ2）またはインジウム（Ｉｎ）をイオン注入する。注入ドーズ量は、約１Ｅ１５〜１Ｅ１６個／ｃｍ2である。ここで、ゲート空乏化対策とは、ゲート酸化膜厚薄膜化に伴い、物理的なゲート酸化膜厚だけでなくゲートポリシリコン内の空乏層膜厚の影響が無視できなくなることにより、実効的なゲート膜厚が薄くならず、Tr.性能が落ちてしまう問題に対する対策のことである。
この場合、ポリシリコン膜２７に導入した不純物のゲート絶縁膜２５直下への突き抜けを防ぐために、窒素（Ｎ2）注入を組み合わせても良い。
尚、ゲート空乏化対策としては、ゲート電極構成膜としてポリシリコン膜の代わりにＳｉＧｅのポリ膜を成膜したり、ゲート電極をフルシリサイド化させたり、金属ゲートを用いる方法を適用しても良い。
次に、ポリシリコン膜２７上に、ゲート加工時のマスクとなるマスク層２９を成膜する。このマスク層２９としては、酸化シリコン膜または窒化シリコン膜などが用いられる。膜厚は約１０〜１００ｎｍである。
次いで図３（３）に示すように、レジストパターンをマスクにしてＲＩＥ装置等を用いたエッチングにより、マスク層２９をゲート電極の形状にパターニングする。エッチング終了後にはレジストパターンを除去する。
その後、ＲＩＥ装置等を用い、パターニングされたマスク層２９上からポリシリコン膜２７をエッチングし、ポリシリコン膜２７をパターニングしてなるゲート電極９を形成する。またこの際ゲート絶縁膜２５もエッチングによってパターニングされても良い。
次ぎに、ゲート電極９の側壁にオフセットスペーサ３１を形成する。ここでは先ず、ＴＥＯＳ膜、ＨＴＯ膜、または窒化シリコン膜等のオフセット用の絶縁膜を成膜し、ＲＩＥ装置を用いてこの絶縁膜をエッチバックすることにより、オフセットスペーサ３１を得る。このオフセットスペーサ３１は、ゲート電極３１の側壁に設けることにより、実効チャネル長を長くし、短チャネル効果を抑制する効果がある。また、オフセットスペーサ３１を形成する前に、ＲＴＯなどでゲート電極の側壁を酸化させる工程を行っても良い。この工程は、寄生容量であるゲートオーバーラップ容量を低減する効果がある。
次に、ゲート電極９脇の半導体基板３の表面側にポケット注入を行うと共に（プロファイルの図示省略）、エクステンション拡散層３３を形成する。ここでは、レジストパターンをマスクに用いることにより、ＰＭＯＳ領域とＮＭＯＳ領域とに対してそれぞれ個別にイオン注入を行う。
ＰＭＯＳ領域のポケット注入は、ヒ素（Ａｓ）またはリン（Ｐ）を約１Ｅ１２〜１Ｅ１４個／ｃｍ2のドーズ量で行う。エクステンション拡散層３３には、ホウ素（Ｂ）またはフッ化ホウ素（ＢＦ2）またはインジウム（Ｉｎ）を約１Ｅ１５〜２Ｅ１５個／ｃｍ2のドーズ量でイオン注入する。
一方、ＮＭＯＳ領域のポケット注入は、ホウ素（Ｂ）またはフッ化ホウ素（ＢＦ2）またはインジウム（Ｉｎ）を、約１Ｅ１２〜１Ｅ１４個／ｃｍ2のドーズ量で行う。エクステンション拡散層３３は、ヒ素（Ａｓ）またはリン（Ｐ）を約１Ｅ１４〜２Ｅ１５個／ｃｍ2のドーズ量でイオン注入する。なお、ＮＭＯＳ領域に本発明の構造を採用する場合は、このエクステンション拡散層３３の形成は省略して良い。
また、ＮＭＯＳ領域およびＰＭＯＳ領域へのポケット注入前に、注入のチャネリング抑制技術として、Ｇｅを注入することなどでプリアモルファス化を行ってもよい。また、エクステンション拡散素３３の形成後にＴＥＤ(Transient Enhanced Diffusion)などを引き起こす注入欠陥を小さくするために、８００〜９００℃程度のＲＴＡ(Rapid Thermal Annealing)処理を追加しても良い。
そして次の、図３（４）に示す工程が、本発明に特徴的な工程の１つとなる。
すなわち、先ずＣＶＤ法により、膜厚約１０ｎｍの酸化シリコン膜３５と、膜厚約５０ｎｍの窒化シリコン膜３７とをこの順に成膜する。またここでの図示は省略したが、さらに酸化シリコン膜を積層成膜しても良い。
次に、レジストパターン（すなわちマスクパターンでありここでの図示は省略）をマスクに用いたエッチングにより、酸化シリコン膜３５／窒化シリコン膜３７の積層膜をパターニングする。ここでは、ゲート電極９の両脇に、酸化シリコン膜３５／窒化シリコン膜３７の積層膜からなるサイドウォールを介して、チャネル長方向に所定幅Ｗの開口が設けられるように、酸化シリコン膜３５／窒化シリコン膜３７をパターニングする。これにより、ゲート電極９の両脇における所定幅Ｗの外側には、酸化シリコン膜３５／窒化シリコン膜３７の積層膜が残される部分も発生する。
尚、上記所定幅Ｗは、例えば同一規格のＭＯＳトランジスタにおいて略同一の値であることとする。
次に、上記レジストパターンをマスクに用いたＲＩＥにより、半導体基板３を掘り下げるリセスエッチングを行う。これにより、半導体基板３（ウェル拡散層２３）の表面側に上記所定幅Ｗのリセス部３９を形成する。この際、リセス深さを１５０ｎｍ程度とする。ここでのリセス深さと、後工程の熱処理により、ソース／ドレイン領域の接合深さが決まる。したがって、テクノロジーノードが進むと、微細化が進み、そのエッチング深さは浅くなる方向になる。
以上のエッチングが終了した後には、レジストパターンを除去する。
次に、図４（１）に示すように、掘り下げられた半導体基板３の表面、すなわちリセス部３９に、半導体基板３とは格子定数が異なる半導体材料からなるエピタキシャル成長層１１を形成する。
ここでは、図１を用いて説明したように、ｐＭＯＳ領域には、エピタキシャル成長層１１として、半導体基板３を構成するシリコン（Ｓｉ）よりも格子定数の大きいシリコンゲルマニウム（ＳｉＧｅ）を形成する。この際、ｎＭＯＳ領域は酸化膜シリコン膜あるいは酸化シリコン膜/窒化シリコン膜の積層膜で覆った状態としておく。そして、温度６００℃〜８００℃で、ガス種としてジクロロシラン（Ｓｉ２Ｈ2Ｃｌ2）、ジボラン（Ｂ2Ｈ6）、塩化水素（ＨＣｌ）、水素（Ｈ2）等を用いることにより、ホウ素（Ｂ）を含有するシリコンゲルマニウム（ＳｉＧｅ）をエピタキシャル成長させる。
一方、ｎＭＯＳ領域には、エピタキシャル成長層１１として、半導体基板３を構成するシリコン（Ｓｉ）よりも格子定数の小さいシリコンカーボン（ＳｉＣ）を形成する。この際、ｐＭＯＳ領域は酸化膜シリコン膜あるいは酸化シリコン膜/窒化シリコン膜の積層膜で覆った状態としておく。そして、温度６００℃〜８００℃で、ガス主としてシラン（ＳｉＨ4）,プロパン（Ｃ3Ｈ6）、ホスフィン（ＰＨ3）、塩化水素（ＨＣｌ）等を用いることにより、リン（Ｐ）を含有するシリコンカーボン（ＳｉＣ）をエピタキシャル成長させる。
次に、図４（２）に示すように、酸化シリコン膜３５／窒化シリコン膜３７の積層膜をエッチバックし、ゲート電極９の側壁にサイドウォール３７ａを形成する。これにより、アクティブ領域７の一部において半導体基板３の表面Ａが露出する。
次に、図４（３）に示すように、ソース／ドレイン領域１５を形成する。ここでは、レジストパターンをマスクに用いることにより、ＰＭＯＳ領域とＮＭＯＳ領域とに対してそれぞれ個別にイオン注入を行う。
ＰＭＯＳ領域には、ｐ型の不順物としてホウ素（Ｂ）またはフッ化ホウ素（ＢＦ2）を、１Ｅ１５〜１Ｅ１６個／ｃｍ2のドーズ量でイオン注入する。
一方、ＮＭＯＳ領域には、ｎ型の不純物としてヒ素（Ａｓ）またはリン（Ｐ）を、１Ｅ１５〜１Ｅ１６個／ｃｍ2のドーズ量でイオン注入する。
上記イオン注入の終了後にはレジストパターンを除去し、約８００〜１１００℃で、活性化アニールを行う。装置は、ＲＴＡ, Spike-ＲＴＡなどを用いる。
これにより、ゲート電極９の両脇に、不純物が拡散されたエピタキシャル成長層１１と基板拡散層１３とで構成されたソース／ドレイン領域１５が設けられたｐ型またはｎ型のＭＯＳトランジスタＴｒが得られる。
次に、図４（４）に示すように、シリコンの露出表面をシリサイド化させたシリサイド層４１を形成する。ここでは、先ず自然酸化膜のウェットエッチング処理を行った後、スパッタ装置を用いて例えばニッケル（Ｎｉ）からなる金属膜を約１０ｎｍの膜厚で堆積成膜する。次に、約３００〜４００℃程度の温度でアニール処理することにより、シリコンの露出部分をシリサイド化させる。その後、シリサイド化の後に残った金属膜をウェットエッチングによって除去する。その後、さらに５００〜６００℃程度でアニール処理を行うことにより、ニッケルシリサイドからなるシリサイド層４１を形成する。このシリサイド層４１は、ポリシリコンからなるゲート電極９、シリコンゲルマニウム（ＳｉＧｅ）からなるエピタキシャル層１１、および単結晶シリコンからなる基板拡散層１３の表面のみに、自己整合的に形成される。
尚、金属膜としては、ニッケル（Ｎｉ）の他に、コバルト（Ｃｏ）、チタン（Ｔｉ）、プラチナ（Ｐｔ）、タングステン（Ｗ）などが用いられ、それぞれコバルトシリサイド（ＣｏＳｉ2）、チタンシリサイド（ＴｉＳｉ2）、プラチナシリサイド（ＰｔＳｉ）、タングステンシリサイド（ＷＳｉ2）が得られる。
次に、図５（１）に示すように、ゲート電極９、エピタキシャル層１１、および基板拡散層１３の上部に、窒化シリコンからなる応力膜４３を形成する。ここでは、ｎ型のＭＯＳトランジスタＴｒが形成された領域に引張応力が印加され、ｐ型のＭＯＳトランジスタＴｒが形成された領域に圧縮応力が印加されるように、それぞれ異なる応力膜４３を形成する。
この際先ず、ＬＰＣＶＤ法またはｐ−ＣＶＤ法等により、応力膜４２として引張応力を与える窒化シリコン膜（Tensile Si3N4）を約５ｎｍ〜１００ｎｍの膜厚で堆積成膜する。次いで、応力膜４３を加工する際のストッパ膜（図示省略）として、ＣＶＤ法等により酸化シリコン膜（TEOS、PSG、BPSG、SOG膜など）を１００ｎｍ程度の膜厚で堆積成膜する。その後、レジストパターンをマスクに用いたエッチングにより、ｐ型のＭＯＳトランジスタＴｒが形成された領域におけるストッパ膜を除去し、さらにこのストッパ膜をマスクに用いて応力膜４２を除去する。このとき、pFETのサイドウォール膜もエッチングの選択比・オーバーエッチの関係で、削れてしまう。
以上により、ｎ型のＭＯＳトランジスタＴｒが形成された領域を、チャネル部ｃｈに対して引張応力を与える応力膜４３で覆う。
次に、ＣＶＤ法等により、応力膜４３として圧縮応力を与える窒化シリコ膜（Compressive Si3N4）を約５ｎｍ〜１００ｎｍお膜厚で堆積成膜する。次いで、ｎ型のＭＯＳトランジスタＴｒが形成された領域において、このような圧縮応力を与える応力膜４３を除去する。
以上によりｐ型のＭＯＳトランジスタＴｒが形成された領域を、チャネル部ｃｈに対して圧縮応力を与える応力膜４３で覆う。
また以上までの工程で、図１に示したと同様の構成の半導体装置１ａが得られる。以下においては、さらに引き続き行われる工程を説明する。
先ず、図５（２）に示すように、ＣＶＤ法によって、応力膜４３を覆う状態でTEOS、PSG、BPSG、SOG膜などの酸化シリコン膜４５を、約１００〜１０００ｎｍ程度の膜厚で堆積成膜し、ＣＭＰを行うことにより平坦化する。
次に、図５（３）に示すように、酸化シリコン膜４５および応力膜４３に、ソース／ドレイン領域１５表面のシリサイド層４１に達する接続孔４７を形成する。ここでは、レジストパターン（図示省略）をマスクに用いたＲＩＥを行う。またＲＩＥによる接続孔４７形成後には、レジストパターンを除去する。
その後、図５（４）に示すように、接続孔２７内を導電性材料で埋め込むことによりコンタクト４９を形成する。ここでは、先ず、バリアメタル膜として、窒化チタン（ＴｉＮ）／チタン（Ｔｉ）の積層膜をスパッタ法またはＣＶＤ法によって堆積成膜し、さらにタングステン（Ｗ）膜をＣＶＤ法によって堆積成膜する。タングステン膜の膜厚は約１００〜５００ｎｍである。次にタングステン膜をＣＭＰまたはエッチンバックし、接続孔４７内のみに埋め込んでなるコンタクト４９を形成する。
次に、コンタクト４９に接続された配線５１を酸化シリコン膜４５上に形成する。ここでは先ず、アルミニウム（Ａｌ）膜をスパッタ法で堆積成膜し、次にレジストパターンをマスクに用いたＲＩＥによりアルミニウム膜をパターンエッチングすることにより、アルミニウムからなる配線５１を形成する。尚、配線５１の材料としては、より低抵抗である銅（Ｃｕ）を用いてもよい。
以上の後は、ここでの図示は省略するが、さらに上層の配線を形成し、２層、３層、４層、またはそれ以上の他層配線構造を形成しても良く、これによって層配線構造を備えた半導体装置を得ることができる。
以上説明した第１実施形態によれば、エピタキシャル成長層１１と基板拡散層１３とでソース／ドレイン領域１５が構成された半導体装置１ａを得ることができる。このため、エピタキシャル成長層１１の幅を、基板拡散層１３によって調整することができる。
これにより、図３（４）で説明した工程では、エピタキシャル成長層の幅に対応する所定幅Ｗのリセス部３９を形成するが、この工程では、アクティブ領域７に対するゲート電極９のレイアウトに依存することなく、リセス部３９の幅を所定幅Ｗに制御することで、エッチングの際のマイクロローディング効果も考慮したエッチング深さでリセス部３９を形成することが可能になる。具体的には、リセス部３９の幅を一定の所定幅Ｗとすることで、マイクロローディング効果によるエッチング深さのバラツキが抑えられたリセス部３９を得ることが可能である。
これにより、このリセス部３９に形成するエピタキシャル成長層１１の深さを制御して一定とすることができる。
また、レイアウトに依存することなく、基板拡散層１３を設けた分だけエピタキシャル成長層１１の形成面積（レイアウト面積）が抑えられるため、結晶欠陥の少ないエピタキシャル成長層１１を得ることができる。
以上の結果、制御された一定深さのエピタキシャル成長層１１によってゲート電極９下のチャネル部ｃｈに印加する応力のバラツキを抑えることが可能になる。また、レイアウトに依存することなく結晶欠陥の少ないエピタキシャル成長層１１が得られることから、接合リークを抑えることが可能になる。この結果、トランジスタＴｒの特性の向上を図ることが可能になる。
尚、このような構成により、エピタキシャル成長層１１のボリュームが抑えられるが、エピタキシャル成長層１１の深さをある程度に保つことにより、チャネル部ｃｈに与える応力を維持することができる（K. Ota et al “Scalable eSiGe S/D technology with less layout dependence for 45-nm generation”,「2006 Symposium VLSI Technology Digest of Technical Papers」，2006年、参照）。
また、上述したように基板拡散層１３を設けた分だけエピタキシャル成長層１１の形成面積（レイアウト面積）が抑えられるため、エピタキシャル成長層１１における外側の側壁を覆う応力膜４３部分がチャネル部ｃｈに近くなる。これにより、応力膜４３によるチャネル部ｃｈへの応力印加の効果を高めることができる。
＜第２実施形態＞
図６は、第２実施形態の半導体装置の構成を示す概略断面図である。この図に示す半導体装置１ｂが、図１を用いて説明した第１実施形態の半導体装置１ａと異なるところは、ソース／ドレイン領域１５を構成する基板拡散層１３の深さが、エピタキシャル成長層１１の深さよりも深いところにある。他の構成は第１実施形態と同様であることとする。
このような構成の半導体装置１ｂにおいては、ゲート電極９に対してエピタキシャル成長層１１よりも外側にある基板拡散層１３を深くすることにより、第１実施形態の効果に加えて、短チャネル効果の影響を小さく抑えながらも、ｐｎ接合の空乏層電界を小さく抑えて接合リークをさらに改善できる。また、基板拡散層１３を深くすることにより、接合部の基板不純物濃度が下がるため、接合容量を小さくでき、ＭＯＳトランジスタＴｒの動作速度の向上を図ることができる。
＜第３実施形態＞
図７は、第３実施形態の半導体装置の構成を示す概略断面図である。この図に示す半導体装置１ｃが、図１を用いて説明した第１実施形態の半導体装置１ａと異なるところは、ソース／ドレイン領域１５を構成する基板拡散層１３の表面高さが、ゲート電極９下の半導体基板３の表面高さよりも低いところにある。他の構成は第１実施形態と同様であることとする。
このような構成の半導体装置１ｃにおいては、トランジスタＴｒを覆う応力膜４３がチャネル部ｃｈよりも低い位置にまで延設されることになる。これにより、第１実施形態の効果に加えて、さらに応力膜４３によるチャネル部ｃｈへの応力印加の効果を高めることができる。
＜第４実施形態＞
図８は、第４実施形態の半導体装置の構成を示す概略断面図である。この図に示す半導体装置６１ａは、特にｐ型のＭＯＳトランジスタＴｒを備えた構成であることとする。そして、この半導体装置６１ａが、図１を用いて説明した第１実施形態の半導体装置１ａと異なるところは、ソース／ドレイン領域１５の一方のみがエピタキシャル成長層１１を用いて構成されており、ソース／ドレイン領域１５の他方は基板拡散層１３のみを用いて構成されているところにある。また、基板拡散層１３に隣接させて、ソース／ドレイン領域１５とは逆導電型（ｎ型）の拡散層（逆導電型拡散層６３）が設けられている。以下、第１実施形態と同様の構成に付いての重複する説明は省略する。
このような半導体装置６１ａにおいて、逆導電型拡散層６３は、ウェル拡散層２３に対するコンタクト領域として設けられている。この逆導電型拡散層６３と、これに隣接して設けられたソース／ドレイン領域１５とは、これらの表面層に設けられたシリサイド層４１によって短絡されている。この半導体装置６１ａは、このような構成とすることにより、ウェルコンタクトを縮小化している。
このような構成であれば、ウェル拡散層２３に対するコンタクト領域（逆導電型拡散層６３）に隣接させて短絡させたソース／ドレイン領域１５を、基板拡散層１３で構成したことにより、逆導電型拡散層６３内のｎ型不純物がソース／ドレイン領域１５を拡散してチャネル部ｃｈにまで達することを防止できる。
つまり、図９の比較構成例に示したように、逆導電型拡散層６３に隣接して設けられたソース／ドレイン領域１５としてシリコンゲルマニウム（ＳｉＧｅ）からなるエピタキシャル成長層１１を適用した場合には、逆導電型拡散層６３中のｎ型不純物がエピタキシャル成長層１１内を拡散してチャネル部ｃｈにまで達し易い。これは、シリコンからなる半導体基板中に対して、ＳｉＧｅ中においてのｎ型不純物の拡散速度は、ヒ素（Ａｓ）で７倍、リン（Ｐ）で２倍程度大きいためである。
したがって、図８のように、ソース／ドレイン領域１５の一方のみがエピタキシャル成長層１１を用いて構成し、逆導電型拡散層６３に隣接させるソース／ドレイン領域１５を基板拡散層１３で構成することにより、逆導電型拡散層６３内のｎ型不純物がチャネル部ｃｈにまで拡散することを防止でき、ｐ型のＭＯＳトランジスタＴｒにおける閾値の変動を抑制することが可能になる。
＜第５実施形態＞
図１０は、第５実施形態の半導体装置の構成を示す概略断面図である。この図に示す半導体装置６１ｂが、第４実施形態の半導体装置６１ａと異なるところは、ソース／ドレイン領域１５の一方が、エピタキシャル成長層１１と共に基板拡散層１３を用いて構成されているところにあり、他の構成は同様であることとする。
この場合、ゲート電極９脇には、エピタキシャル成長層１１を介して基板拡散層１３が設けられていることとする。
このような構成とすることにより、エピタキシャル成長層１１におけるチャネル長方向の幅が、基板拡散層１３によって制御された所定幅Ｗとすることができる。これにより、第１実施形態と同様の効果を得ることが可能である。
第１実施形態の半導体装置の構成を示す概略断面図である。 第１実施形態の半導体装置の製造工程図（その１）である。 第１実施形態の半導体装置の製造工程図（その２）である。 第１実施形態の半導体装置の製造工程図（その３）である。 第１実施形態の半導体装置の製造工程図（その４）である。 第２実施形態の半導体装置の構成を示す概略断面図である。 第３実施形態の半導体装置の構成を示す概略断面図である。 第４実施形態の半導体装置の構成を示す概略断面図である。 第４実施形態に対する比較例を示す概略断面図である。 第５実施形態の半導体装置の構成を示す概略断面図である。 従来の半導体装置の構成を示す概略断面図である。
符号の説明
１ａ，１ｂ，１ｃ，６１ａ，６１ｂ…半導体装置、３…半導体基板、９…ゲート電極、１１…エピタキシャル成長層、１３…基板拡散層、１５…ソース／ドレイン領域、４１…シリサイド層、６３…逆導電型拡散層、Ｗ…所定幅

Claims (5)

  1. 半導体基板上に設けられたゲート電極と、前記ゲート電極両脇に不純物を導入して設けられたソース／ドレイン領域とを備えた半導体装置において、
    前記ソース／ドレイン領域は、
    前記ゲート電極脇における前記半導体基板を掘り下げた位置に当該半導体基板とは格子定数が異なる半導体材料をエピタキシャル成長させてなるエピタキシャル成長層と、
    前記半導体基板の表面層に設けた基板拡散層とで構成され、
    前記基板拡散層は前記ゲート電極に対して前記エピタキシャル成長層の外側に設けられ、
    前記基板拡散層の深さが、前記エピタキシャル成長層の深さよりも深い
    ことを特徴とする半導体装置。
  2. 請求項１記載の半導体装置において、
    前記エピタキシャル成長層は前記ゲート電極の両脇に設けられた
    ことを特徴とする半導体装置。
  3. 請求項２記載の半導体装置において、
    前記エピタキシャル成長層は、チャネル長方向に所定幅で設けられている
    ことを特徴とする半導体装置。
  4. 請求項２記載の半導体装置において、
    前記基板拡散層の表面は、前記ゲート電極の直下における前記半導体基板の表面よりも低い
    ことを特徴とする半導体装置。
  5. 半導体基板上にゲート電極を形成する第１工程と、
    マスクパターン上からのエッチングにより、前記ゲート電極脇における前記半導体基板の表面層を掘り下げる第２工程と、
    前記掘り下げられた半導体基板の表面に当該半導体基板とは格子定数が異なる半導体材料からなるエピタキシャル成長層を形成する第３工程と、
    前記マスクパターンを除去して前記半導体基板の表面を露出させた後、前記エピタキシャル成長層と前記半導体基板の表面層とに不純物を拡散させることにより、不純物が拡散された当該エピタキシャル成長層と当該半導体基板の表面層に不純物を拡散させてなる基板拡散層とで構成されたソース／ドレイン領域を形成する第４工程とを行い、
    前記第４工程では、前記基板拡散層を、前記ゲート電極に対して前記エピタキシャル成長層の外側に、かつ、前記基板拡散層の深さが前記エピタキシャル成長層の深さよりも深くなるように設ける
    ことを特徴とする半導体装置の製造方法。
JP2007169023A 2007-06-27 2007-06-27 半導体装置および半導体装置の製造方法 Expired - Fee Related JP5286701B2 (ja)

Priority Applications (10)

Application Number Priority Date Filing Date Title
JP2007169023A JP5286701B2 (ja) 2007-06-27 2007-06-27 半導体装置および半導体装置の製造方法
TW097120490A TWI460859B (zh) 2007-06-27 2008-06-02 半導體裝置及製造半導體裝置之方法
US12/137,112 US8039901B2 (en) 2007-06-27 2008-06-11 Epitaxial source/drain transistor
KR1020080060865A KR101475364B1 (ko) 2007-06-27 2008-06-26 반도체 장치 및 반도체 장치의 제조 방법
CN2008101317526A CN101335299B (zh) 2007-06-27 2008-06-27 半导体装置及其制造方法
US13/238,580 US8486793B2 (en) 2007-06-27 2011-09-21 Method for manufacturing semiconductor device with semiconductor materials with different lattice constants
US13/913,012 US9070704B2 (en) 2007-06-27 2013-06-07 Method for manufacturing semiconductor device with recess, epitaxial growth and diffusion
US14/662,351 US9356146B2 (en) 2007-06-27 2015-03-19 Semiconductor device with recess, epitaxial source/drain region and diffuson
US15/136,091 US20160240674A1 (en) 2007-06-27 2016-04-22 Method for manufacturing semiconductor device with recess, epitaxial growth and diffusion
US17/493,392 US20220029018A1 (en) 2007-06-27 2021-10-04 Method for manufacturing semiconductor device with recess, epitaxial growth and diffusion

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007169023A JP5286701B2 (ja) 2007-06-27 2007-06-27 半導体装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2009010111A JP2009010111A (ja) 2009-01-15
JP5286701B2 true JP5286701B2 (ja) 2013-09-11

Family

ID=40159317

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007169023A Expired - Fee Related JP5286701B2 (ja) 2007-06-27 2007-06-27 半導体装置および半導体装置の製造方法

Country Status (5)

Country Link
US (6) US8039901B2 (ja)
JP (1) JP5286701B2 (ja)
KR (1) KR101475364B1 (ja)
CN (1) CN101335299B (ja)
TW (1) TWI460859B (ja)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5141686B2 (ja) * 2007-07-12 2013-02-13 富士通セミコンダクター株式会社 半導体デバイス及び半導体デバイスの製造方法
JP5178103B2 (ja) * 2007-09-12 2013-04-10 株式会社東芝 半導体装置およびその製造方法
US8106456B2 (en) * 2009-07-29 2012-01-31 International Business Machines Corporation SOI transistors having an embedded extension region to improve extension resistance and channel strain characteristics
JP2011054740A (ja) * 2009-09-01 2011-03-17 Toshiba Corp 半導体装置及びその製造方法
US20110049582A1 (en) * 2009-09-03 2011-03-03 International Business Machines Corporation Asymmetric source and drain stressor regions
JP5423269B2 (ja) * 2009-09-15 2014-02-19 富士通セミコンダクター株式会社 半導体装置とその製造方法
US8816409B2 (en) 2010-07-15 2014-08-26 United Microelectronics Corp. Metal-oxide semiconductor transistor
TWI552230B (zh) * 2010-07-15 2016-10-01 聯華電子股份有限公司 金氧半導體電晶體及其製作方法
KR101675388B1 (ko) 2010-08-25 2016-11-11 삼성전자 주식회사 반도체 장치의 제조 방법
KR101776926B1 (ko) 2010-09-07 2017-09-08 삼성전자주식회사 반도체 소자 및 그 제조 방법
CN102487008A (zh) * 2010-12-01 2012-06-06 中芯国际集成电路制造(北京)有限公司 半导体器件及其形成方法
CN102646573B (zh) * 2011-02-17 2014-10-22 中芯国际集成电路制造(上海)有限公司 半导体器件及其制作方法
US9218962B2 (en) 2011-05-19 2015-12-22 Globalfoundries Inc. Low temperature epitaxy of a semiconductor alloy including silicon and germanium employing a high order silane precursor
JP5790200B2 (ja) 2011-06-27 2015-10-07 ソニー株式会社 通信装置並びに通信システム
JP5715551B2 (ja) * 2011-11-25 2015-05-07 株式会社東芝 半導体装置およびその製造方法
KR20130118103A (ko) * 2012-04-19 2013-10-29 삼성전자주식회사 반도체 장치 및 그 제조 방법
CN103779216B (zh) * 2012-10-18 2016-09-21 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制备方法
CN103811420B (zh) * 2012-11-08 2016-12-21 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制备方法
KR20140106270A (ko) 2013-02-26 2014-09-03 삼성전자주식회사 집적 회로 장치 및 그 제조 방법
US9093555B2 (en) * 2013-07-25 2015-07-28 Texas Instruments Incorporated Method of CMOS manufacturing utilizing multi-layer epitaxial hardmask films for improved EPI profile
US9224656B2 (en) * 2013-07-25 2015-12-29 Texas Instruments Incorporated Method of CMOS manufacturing utilizing multi-layer epitaxial hardmask films for improved gate spacer control
US9324841B2 (en) * 2013-10-09 2016-04-26 Globalfoundries Inc. Methods for preventing oxidation damage during FinFET fabrication
CN103972065A (zh) * 2014-05-05 2014-08-06 清华大学 SiGe层的形成方法
JP6249888B2 (ja) * 2014-06-19 2017-12-20 ルネサスエレクトロニクス株式会社 半導体装置
EP3180803A4 (en) * 2014-08-13 2018-04-11 Intel Corporation Self-aligned gate last iii-n transistors
US9595585B2 (en) * 2014-09-19 2017-03-14 Semiconductor Manufacturing International (Beijing) Corporation Methods for high-k metal gate CMOS with SiC and SiGe source/drain regions
CN106611787A (zh) * 2015-10-26 2017-05-03 联华电子股份有限公司 半导体结构及其制作方法
KR102481427B1 (ko) 2016-01-13 2022-12-27 삼성전자주식회사 반도체 장치 및 그 제조 방법
US11101360B2 (en) * 2018-11-29 2021-08-24 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing a semiconductor device and a semiconductor device
US12040366B2 (en) * 2020-07-27 2024-07-16 The Boeing Company Fabricating sub-micron contacts to buried well devices
CN116546811B (zh) * 2023-06-27 2023-09-12 合肥晶合集成电路股份有限公司 一种半导体集成器件及其制作方法

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0974188A (ja) * 1995-09-05 1997-03-18 Mitsubishi Electric Corp 半導体装置及びその製造方法
US5744842A (en) * 1996-08-15 1998-04-28 Industrial Technology Research Institute Area-efficient VDD-to-VSS ESD protection circuit
JP2004039866A (ja) * 2002-07-03 2004-02-05 Toshiba Corp 半導体装置及びその製造方法
US7078742B2 (en) 2003-07-25 2006-07-18 Taiwan Semiconductor Manufacturing Co., Ltd. Strained-channel semiconductor structure and method of fabricating the same
US7112495B2 (en) * 2003-08-15 2006-09-26 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method of a strained channel transistor and a second semiconductor component in an integrated circuit
DE10345347A1 (de) * 2003-09-19 2005-04-14 Atmel Germany Gmbh Verfahren zur Herstellung eines DMOS-Transistors mit lateralem Driftregionen-Dotierstoffprofil
US7227205B2 (en) * 2004-06-24 2007-06-05 International Business Machines Corporation Strained-silicon CMOS device and method
US7166897B2 (en) * 2004-08-24 2007-01-23 Freescale Semiconductor, Inc. Method and apparatus for performance enhancement in an asymmetrical semiconductor device
JP2006066691A (ja) * 2004-08-27 2006-03-09 Renesas Technology Corp 半導体装置およびその製造方法
JP5172083B2 (ja) * 2004-10-18 2013-03-27 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法、並びにメモリ回路
US7256460B2 (en) * 2004-11-30 2007-08-14 Texas Instruments Incorporated Body-biased pMOS protection against electrostatic discharge
JP2006165012A (ja) 2004-12-02 2006-06-22 Renesas Technology Corp 半導体装置及びその製造方法
US7422956B2 (en) * 2004-12-08 2008-09-09 Advanced Micro Devices, Inc. Semiconductor device and method of making semiconductor device comprising multiple stacked hybrid orientation layers
US7465972B2 (en) * 2005-01-21 2008-12-16 Taiwan Semiconductor Manufacturing Company, Ltd. High performance CMOS device design
JP4303209B2 (ja) * 2005-02-04 2009-07-29 富士通株式会社 強誘電体素子及び強誘電体素子の製造方法
JP4369379B2 (ja) * 2005-02-18 2009-11-18 富士通マイクロエレクトロニクス株式会社 半導体装置
JP2006253317A (ja) * 2005-03-09 2006-09-21 Fujitsu Ltd 半導体集積回路装置およびｐチャネルＭＯＳトランジスタ
JP2006261227A (ja) * 2005-03-15 2006-09-28 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
JP4515305B2 (ja) * 2005-03-29 2010-07-28 富士通セミコンダクター株式会社 ｐチャネルＭＯＳトランジスタおよびその製造方法、半導体集積回路装置の製造方法
KR100694470B1 (ko) * 2005-07-11 2007-03-12 매그나칩 반도체 유한회사 이미지 센서 제조 방법
JP4984665B2 (ja) * 2005-06-22 2012-07-25 富士通セミコンダクター株式会社 半導体装置およびその製造方法
CN100463143C (zh) * 2005-07-07 2009-02-18 中芯国际集成电路制造(上海)有限公司 具有氧化物间隔层的应变源漏cmos的集成方法
US7348248B2 (en) * 2005-07-12 2008-03-25 Taiwan Semiconductor Manufacturing Company, Ltd. CMOS transistor with high drive current and low sheet resistance
US7825473B2 (en) * 2005-07-21 2010-11-02 Industrial Technology Research Institute Initial-on SCR device for on-chip ESD protection
JP2007034553A (ja) 2005-07-26 2007-02-08 Sharp Corp 情報処理装置
US8003470B2 (en) * 2005-09-13 2011-08-23 Infineon Technologies Ag Strained semiconductor device and method of making the same
JPWO2007034553A1 (ja) * 2005-09-22 2009-03-19 富士通マイクロエレクトロニクス株式会社 半導体装置およびその製造方法
US8207523B2 (en) * 2006-04-26 2012-06-26 United Microelectronics Corp. Metal oxide semiconductor field effect transistor with strained source/drain extension layer
US7935590B2 (en) * 2006-05-11 2011-05-03 United Microelectronics Corp. Method of manufacturing metal oxide semiconductor and complementary metal oxide semiconductor
US8384138B2 (en) * 2006-06-14 2013-02-26 Texas Instruments Incorporated Defect prevention on SRAM cells that incorporate selective epitaxial regions
US7612364B2 (en) * 2006-08-30 2009-11-03 Taiwan Semiconductor Manufacturing Company, Ltd. MOS devices with source/drain regions having stressed regions and non-stressed regions
JP2008060408A (ja) * 2006-08-31 2008-03-13 Toshiba Corp 半導体装置
US7504301B2 (en) * 2006-09-28 2009-03-17 Advanced Micro Devices, Inc. Stressed field effect transistor and methods for its fabrication
US7709312B2 (en) * 2006-09-29 2010-05-04 Intel Corporation Methods for inducing strain in non-planar transistor structures
US7750338B2 (en) * 2006-12-05 2010-07-06 Taiwan Semiconductor Manufacturing Company, Ltd. Dual-SiGe epitaxy for MOS devices
US7381623B1 (en) * 2007-01-17 2008-06-03 International Business Machines Corporation Pre-epitaxial disposable spacer integration scheme with very low temperature selective epitaxy for enhanced device performance
US7691752B2 (en) * 2007-03-30 2010-04-06 Intel Corporation Methods of forming improved EPI fill on narrow isolation bounded source/drain regions and structures formed thereby

Also Published As

Publication number Publication date
US9356146B2 (en) 2016-05-31
TWI460859B (zh) 2014-11-11
CN101335299B (zh) 2010-06-23
US20120009753A1 (en) 2012-01-12
US8486793B2 (en) 2013-07-16
US8039901B2 (en) 2011-10-18
US20220029018A1 (en) 2022-01-27
KR20080114608A (ko) 2008-12-31
US20130295741A1 (en) 2013-11-07
KR101475364B1 (ko) 2014-12-22
CN101335299A (zh) 2008-12-31
TW200908325A (en) 2009-02-16
US9070704B2 (en) 2015-06-30
US20160240674A1 (en) 2016-08-18
JP2009010111A (ja) 2009-01-15
US20150194526A1 (en) 2015-07-09
US20090001420A1 (en) 2009-01-01

Similar Documents

Publication Publication Date Title
JP5286701B2 (ja) 半導体装置および半導体装置の製造方法
JP5107680B2 (ja) 半導体装置
JP5114919B2 (ja) 半導体装置とその製造方法
JP4847152B2 (ja) 半導体装置とその製造方法
TWI446453B (zh) 受應力之場效電晶體以及其製造方法
CN100461456C (zh) 半导体器件及其制造方法
JP5630185B2 (ja) 半導体装置及びその製造方法
JP5605134B2 (ja) 半導体装置及びその製造方法
JP5772068B2 (ja) 半導体装置及びその製造方法
CN101997032A (zh) 半导体器件及半导体器件制造方法
JPWO2007034553A1 (ja) 半導体装置およびその製造方法
JP2008192686A (ja) 半導体装置及びその製造方法
JP4134001B2 (ja) 半導体装置の製造方法
JP2007134432A (ja) 半導体装置およびその製造方法
JP2008263114A (ja) 半導体装置の製造方法および半導体装置
JP2009111046A (ja) 半導体装置および半導体装置の製造方法
JP2007005575A (ja) 半導体装置およびその製造方法
JP2007305889A (ja) 半導体装置およびその製造方法
TWI626678B (zh) 用於類比應用之高增益電晶體
JP2012230993A (ja) 半導体基板、半導体装置及びその製造方法
JP5854104B2 (ja) 半導体装置
JP2001024190A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20091009

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20091106

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100212

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120814

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120815

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121009

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130507

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130520

R151 Written notification of patent or utility model registration

Ref document number: 5286701

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees