KR101831936B1 - 박막 형성 방법 및 이를 이용한 반도체 소자의 제조 방법 - Google Patents
박막 형성 방법 및 이를 이용한 반도체 소자의 제조 방법 Download PDFInfo
- Publication number
- KR101831936B1 KR101831936B1 KR1020110140384A KR20110140384A KR101831936B1 KR 101831936 B1 KR101831936 B1 KR 101831936B1 KR 1020110140384 A KR1020110140384 A KR 1020110140384A KR 20110140384 A KR20110140384 A KR 20110140384A KR 101831936 B1 KR101831936 B1 KR 101831936B1
- Authority
- KR
- South Korea
- Prior art keywords
- thin film
- silicon
- silicon thin
- forming
- trench
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
- H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
- H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
- H01L21/02639—Preparation of substrate for selective deposition
- H01L21/02645—Seed materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02658—Pretreatments
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/763—Polycrystalline semiconductor regions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
도 2a 내지 도 2c는 본 발명의 실시예들에 따른 박막 형성 방법을 보다 자세히 나타내는 모식도들이다.
도 3a 및 도 3b는 본 발명의 실시예들에 따른 박막 형성 방법이 가능한 반도체 제조 장비를 개략적으로 나타내는 도면들이다.
도 4 내지 도 8은 본 발명의 실시예들에 따른 박막 형성 방법을 이용하여 소자 분리 구조물을 형성하는 방법을 나타내는 도면들이다.
도 9 내지 도 12은 본 발명의 실시예들에 따른 박막 형성 방법을 이용하여 반도체 소자의 제조 방법을 나타내는 도면들이다.
도 13 내지 도 21은 본 발명의 실시예들에 따른 박막 형성 방법을 이용하여 반도체 메모리 소자의 제조 방법을 나타내는 도면들이다.
도 22는 발명의 실시예들에 따른 박막 형성 방법을 이용하여 형성된 또 다른 반도체 메모리 소자를 나타내는 도면이다.
도 23은 본 발명의 실시예들에 따른 박막 형성 방법을 이용하여 형성된 3차원 반도체 메모리 장치를 나타내는 사시도이다.
Claims (20)
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 반도체 기판 내에 활성 패턴을 형성하되, 상기 활성 패턴을 형성하는 것은 상기 반도체 기판에 활성부를 정의하는 트렌치를 형성하는 것 및 상기 트렌치의 내벽과 직접 접촉하는 실리콘 박막을 형성하는 것을 포함하는 것;
상기 실리콘 박막이 형성된 상기 트렌치를 채우는 소자 분리 구조물을 형성하는 것;
상기 활성 패턴을 가로지르는 게이트 전극을 형성하는 것; 및
상기 게이트 전극 양측의 상기 활성 패턴 내에 소오스/드레인 영역들을 형성하는 것을 포함하되,
상기 활성 패턴은 상기 반도체 기판 내에 정의된 상기 활성부 및 상기 실리콘 박막을 포함하는 반도체 소자의 제조 방법. - 제 10 항에 있어서,
상기 활성 패턴을 형성하는 것은,
상기 반도체 기판을 이방성 식각하여 상기 트렌치들을 형성하는 것;
유기 실리콘 소스를 공급하여, 상기 트렌치 내벽에 실리콘 씨드 입자들이 흡착된 실리콘 씨드층을 형성하는 것; 및
무기 실리콘 소스를 공급하여, 상기 실리콘 씨드 입자들이 흡착된 상기 트렌치 내벽에 다결정 실리콘 박막을 증착하는 것을 포함하는 반도체 소자의 제조 방법. - 제 10 항에 있어서,
상기 활성 패턴의 상부 폭은 상기 트렌치의 상부 폭보다 작은 반도체 소자의 제조 방법. - 제 10 항에 있어서,
상기 실리콘 박막의 상면은 상기 활성 패턴의 상부면과 공면(coplanar)을 이루는 반도체 소자의 제조 방법. - 제 10 항에 있어서,
상기 실리콘 박막은 상기 트렌치의 내벽에서 상기 반도체 기판의 상부면으로 연장되는 반도체 소자의 제조 방법. - 제 14 항에 있어서,
상기 실리콘 박막의 일 부분은 상기 게이트 전극과 상기 반도체 기판의 상면 사이에 배치되는 반도체 소자의 제조 방법. - 제 14 항에 있어서,
상기 소오스/드레인 영역들은 상기 실리콘 박막의 일부분들 내에 형성되는 반도체 소자의 제조 방법. - 제 10 항에 있어서,
상기 실리콘 박막은 다결정 구조를 갖는 반도체 소자의 제조 방법. - 제 17 항에 있어서,
상기 실리콘 박막이 단결정 구조를 갖도록 열처리 공정을 수행하는 반도체 소자의 제조 방법. - 제 10 항에 있어서,
상기 소자 분리 구조물은 상기 트렌치의 바닥면과 직접 접촉하는 반도체 소자의 제조 방법. - 제 10 항에 있어서,
상기 소자 분리 구조물을 형성하는 것은,
상기 트렌치 내에 형성된 상기 실리콘 박막의 표면 상에 산화막 라이너를 형성하는 것;
상기 산화막 라이너의 표면 상에 질화막 라이너를 형성하는 것;
상기 실리콘 박막, 상기 산화막 라이너, 및 상기 질화막 라이너가 형성된 상기 트렌치를 채우는 갭-필링 절연층을 형성하는 것을 포함하는 반도체 소자의 제조 방법.
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020110140384A KR101831936B1 (ko) | 2011-12-22 | 2011-12-22 | 박막 형성 방법 및 이를 이용한 반도체 소자의 제조 방법 |
US13/721,598 US9257305B2 (en) | 2011-12-22 | 2012-12-20 | Methods of forming a thin film and methods of fabricating a semiconductor device including using the same |
US14/986,383 US10424594B2 (en) | 2011-12-22 | 2015-12-31 | Methods of forming a thin film and methods of fabricating a semiconductor device including using the same |
US16/049,510 US20180350835A1 (en) | 2011-12-22 | 2018-07-30 | Semiconductor Devices Including a Thin Film |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020110140384A KR101831936B1 (ko) | 2011-12-22 | 2011-12-22 | 박막 형성 방법 및 이를 이용한 반도체 소자의 제조 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20130072798A KR20130072798A (ko) | 2013-07-02 |
KR101831936B1 true KR101831936B1 (ko) | 2018-02-26 |
Family
ID=48654958
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020110140384A Active KR101831936B1 (ko) | 2011-12-22 | 2011-12-22 | 박막 형성 방법 및 이를 이용한 반도체 소자의 제조 방법 |
Country Status (2)
Country | Link |
---|---|
US (3) | US9257305B2 (ko) |
KR (1) | KR101831936B1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20210035449A (ko) * | 2019-09-24 | 2021-04-01 | 삼성전자주식회사 | 반도체 소자 및 이의 제조 방법 |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20130046700A (ko) * | 2011-10-28 | 2013-05-08 | 삼성전자주식회사 | 3차원적으로 배열된 메모리 요소들을 구비하는 반도체 장치 |
KR101831936B1 (ko) * | 2011-12-22 | 2018-02-26 | 삼성전자주식회사 | 박막 형성 방법 및 이를 이용한 반도체 소자의 제조 방법 |
KR101862547B1 (ko) * | 2012-04-13 | 2018-05-31 | 삼성전자주식회사 | 폴리실리콘막 형성 방법 및 반도체 장치의 제조 방법 |
US9105687B1 (en) * | 2014-04-16 | 2015-08-11 | Nxp B.V. | Method for reducing defects in shallow trench isolation |
KR102307061B1 (ko) * | 2014-08-05 | 2021-10-05 | 삼성전자주식회사 | 반도체 소자의 커패시터 제조 방법 |
KR102150254B1 (ko) | 2014-09-15 | 2020-09-02 | 삼성전자주식회사 | 반도체 소자의 제조 방법 |
US9553100B2 (en) * | 2014-12-04 | 2017-01-24 | Sandisk Techologies Llc | Selective floating gate semiconductor material deposition in a three-dimensional memory structure |
KR102290538B1 (ko) | 2015-04-16 | 2021-08-19 | 삼성전자주식회사 | 반도체 소자 및 이의 제조 방법 |
US10707121B2 (en) * | 2016-12-31 | 2020-07-07 | Intel Corporatino | Solid state memory device, and manufacturing method thereof |
US10461125B2 (en) | 2017-08-29 | 2019-10-29 | Micron Technology, Inc. | Three dimensional memory arrays |
KR102492302B1 (ko) | 2018-03-20 | 2023-01-27 | 삼성전자주식회사 | 반도체 소자 및 그 제조 방법 |
US10614867B2 (en) * | 2018-07-31 | 2020-04-07 | Spin Memory, Inc. | Patterning of high density small feature size pillar structures |
KR20200032789A (ko) * | 2018-09-18 | 2020-03-27 | 에스케이하이닉스 주식회사 | 반도체 집적 회로 장치의 콘택 플러그 형성방법 |
KR102821368B1 (ko) * | 2019-06-21 | 2025-06-17 | 삼성전자주식회사 | 반도체 소자 및 그 제조 방법 |
CN110379764B (zh) | 2019-08-15 | 2024-05-03 | 福建省晋华集成电路有限公司 | 浅沟槽隔离结构及半导体器件 |
US11805645B2 (en) * | 2019-08-16 | 2023-10-31 | Micron Technology, Inc. | Integrated assemblies having rugged material fill, and methods of forming integrated assemblies |
KR102742682B1 (ko) * | 2020-03-31 | 2024-12-16 | 에스케이하이닉스 주식회사 | 반도체 장치 및 그 제조 방법 |
KR20230020204A (ko) * | 2021-08-03 | 2023-02-10 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
US20240363345A1 (en) * | 2023-04-27 | 2024-10-31 | Applied Materials, Inc. | Silicon channel for bonded 3d nand devices |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100878498B1 (ko) | 2002-12-30 | 2009-01-15 | 주식회사 하이닉스반도체 | 트랜지스터 제조방법 |
US20120028437A1 (en) | 2010-07-29 | 2012-02-02 | Tokyo Electron Limited | Trench-filling method and film-forming system |
Family Cites Families (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5001081A (en) | 1988-01-19 | 1991-03-19 | National Semiconductor Corp. | Method of manufacturing a polysilicon emitter and a polysilicon gate using the same etch of polysilicon on a thin gate oxide |
US5244823A (en) | 1991-05-21 | 1993-09-14 | Sharp Kabushiki Kaisha | Process for fabricating a semiconductor device |
JP2989063B2 (ja) | 1991-12-12 | 1999-12-13 | キヤノン株式会社 | 薄膜形成装置および薄膜形成方法 |
JPH0817744A (ja) | 1994-06-29 | 1996-01-19 | Sony Corp | ヘリコン波プラズマ装置およびこれを用いたプラズマcvd方法 |
JP3271453B2 (ja) * | 1994-12-28 | 2002-04-02 | 三菱電機株式会社 | 半導体装置における素子分離領域の形成方法 |
US5646061A (en) | 1996-04-22 | 1997-07-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Two-layer polysilicon process for forming a stacked DRAM capacitor with improved doping uniformity and a controllable shallow junction contact |
JP5121102B2 (ja) * | 2001-07-11 | 2013-01-16 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
KR100414735B1 (ko) * | 2001-12-10 | 2004-01-13 | 주식회사 하이닉스반도체 | 반도체소자 및 그 형성 방법 |
JP4421811B2 (ja) * | 2002-06-25 | 2010-02-24 | 株式会社ルネサステクノロジ | 半導体集積回路装置およびその製造方法 |
JP4750342B2 (ja) * | 2002-07-03 | 2011-08-17 | ルネサスエレクトロニクス株式会社 | Mos−fetおよびその製造方法、並びに半導体装置 |
US6930018B2 (en) | 2002-07-16 | 2005-08-16 | Texas Instruments Incorporated | Shallow trench isolation structure and method |
JP4368095B2 (ja) * | 2002-08-21 | 2009-11-18 | 富士通マイクロエレクトロニクス株式会社 | 半導体装置及びその製造方法 |
JP2004153173A (ja) * | 2002-10-31 | 2004-05-27 | Sharp Corp | 半導体装置の製造方法 |
TWI228226B (en) | 2003-11-21 | 2005-02-21 | Taiwan Semiconductor Mfg | Dummy pattern layout method for improving film planarization |
KR20050112662A (ko) | 2004-05-27 | 2005-12-01 | 주식회사 하이닉스반도체 | 반도체 소자의 형성 방법 |
TWI299549B (en) | 2006-05-25 | 2008-08-01 | Promos Technologies Inc | Semiconductor device with l-shape spacer and method of fabricating the same |
KR20080039113A (ko) | 2006-10-31 | 2008-05-07 | 주식회사 하이닉스반도체 | 플래시 메모리 소자의 저항 형성방법 |
KR100847308B1 (ko) * | 2007-02-12 | 2008-07-21 | 삼성전자주식회사 | 반도체 소자 및 그 제조 방법. |
JP4476313B2 (ja) | 2007-07-25 | 2010-06-09 | 東京エレクトロン株式会社 | 成膜方法、成膜装置、および記憶媒体 |
US7977202B2 (en) * | 2008-05-02 | 2011-07-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Reducing device performance drift caused by large spacings between active regions |
KR101051577B1 (ko) * | 2009-06-30 | 2011-07-22 | 주식회사 하이닉스반도체 | 반도체 소자 및 그의 형성 방법 |
JP5573772B2 (ja) * | 2010-06-22 | 2014-08-20 | 東京エレクトロン株式会社 | 成膜方法及び成膜装置 |
KR20120059080A (ko) * | 2010-11-30 | 2012-06-08 | 삼성전자주식회사 | 반도체 소자 및 이를 제조하는 방법 |
JP5514162B2 (ja) * | 2011-07-22 | 2014-06-04 | 東京エレクトロン株式会社 | アモルファスシリコン膜の成膜方法および成膜装置 |
KR101831936B1 (ko) * | 2011-12-22 | 2018-02-26 | 삼성전자주식회사 | 박막 형성 방법 및 이를 이용한 반도체 소자의 제조 방법 |
KR101862547B1 (ko) * | 2012-04-13 | 2018-05-31 | 삼성전자주식회사 | 폴리실리콘막 형성 방법 및 반도체 장치의 제조 방법 |
US20150303060A1 (en) * | 2014-04-16 | 2015-10-22 | Samsung Electronics Co., Ltd. | Silicon precursor, method of forming a layer using the same, and method of fabricating semiconductor device using the same |
-
2011
- 2011-12-22 KR KR1020110140384A patent/KR101831936B1/ko active Active
-
2012
- 2012-12-20 US US13/721,598 patent/US9257305B2/en active Active
-
2015
- 2015-12-31 US US14/986,383 patent/US10424594B2/en active Active
-
2018
- 2018-07-30 US US16/049,510 patent/US20180350835A1/en not_active Abandoned
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100878498B1 (ko) | 2002-12-30 | 2009-01-15 | 주식회사 하이닉스반도체 | 트랜지스터 제조방법 |
US20120028437A1 (en) | 2010-07-29 | 2012-02-02 | Tokyo Electron Limited | Trench-filling method and film-forming system |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20210035449A (ko) * | 2019-09-24 | 2021-04-01 | 삼성전자주식회사 | 반도체 소자 및 이의 제조 방법 |
KR102742581B1 (ko) * | 2019-09-24 | 2024-12-13 | 삼성전자주식회사 | 반도체 소자 및 이의 제조 방법 |
Also Published As
Publication number | Publication date |
---|---|
US20160118401A1 (en) | 2016-04-28 |
US9257305B2 (en) | 2016-02-09 |
US20180350835A1 (en) | 2018-12-06 |
US10424594B2 (en) | 2019-09-24 |
US20130164907A1 (en) | 2013-06-27 |
KR20130072798A (ko) | 2013-07-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101831936B1 (ko) | 박막 형성 방법 및 이를 이용한 반도체 소자의 제조 방법 | |
US11621277B2 (en) | Multilevel memory stack structure with tapered inter-tier joint region and methods of making thereof | |
US11296112B2 (en) | Multi-layer barrier for CMOS under array type memory device and method of making thereof | |
US10355017B1 (en) | CMOS devices containing asymmetric contact via structures and method of making the same | |
US7470635B2 (en) | Method of depositing a silicon dioxide-comprising layer in the fabrication of integrated circuitry, methods of forming trench isolation in the fabrication of integrated circuitry, methods of depositing silicon dioxide-comprising layers in the fabrication of integrated circuitry, and methods of forming bit line over capacitor arrays of memory cells | |
CN110010613B (zh) | 三维半导体存储器件及其制造方法 | |
KR101968856B1 (ko) | 주변 트랜지스터들을 위한 에피택셜 반도체 페데스탈을 갖는 3차원 메모리 디바이스 | |
US10468413B2 (en) | Method for forming hydrogen-passivated semiconductor channels in a three-dimensional memory device | |
US9419012B1 (en) | Three-dimensional memory structure employing air gap isolation | |
KR101862547B1 (ko) | 폴리실리콘막 형성 방법 및 반도체 장치의 제조 방법 | |
CN110364529A (zh) | 包括超低k间隔件的半导体器件及其制造方法 | |
US11715666B2 (en) | Method of fabricating semiconductor device | |
KR101721036B1 (ko) | 반도체 소자 및 그 제조 방법 | |
US20150371991A1 (en) | Semiconductor device and method for manufacturing same | |
CN103681675B (zh) | 半导体器件及其制造方法 | |
KR20170075975A (ko) | 커패시터를 포함하는 반도체 장치 및 이의 제조 방법 | |
CN112864097B (zh) | 半导体结构及其制作方法 | |
JP2014135311A (ja) | 半導体装置 | |
US20230223267A1 (en) | Methods and apparatuses for forming semiconductor devices containing tungsten layers using a tungsten growth suppressant | |
US12176203B2 (en) | Methods and apparatuses for forming semiconductor devices containing tungsten layers using a tungsten growth suppressant | |
US12217965B2 (en) | Methods and apparatuses for forming semiconductor devices containing tungsten layers using a tungsten growth suppressant | |
WO2023136854A1 (en) | Methods and apparatuses for forming semiconductor devices containing tungsten layers using a tungsten growth suppressant |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20111222 |
|
PG1501 | Laying open of application | ||
A201 | Request for examination | ||
AMND | Amendment | ||
PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 20161222 Comment text: Request for Examination of Application Patent event code: PA02011R01I Patent event date: 20111222 Comment text: Patent Application |
|
E902 | Notification of reason for refusal | ||
PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20170322 Patent event code: PE09021S01D |
|
AMND | Amendment | ||
E601 | Decision to refuse application | ||
PE0601 | Decision on rejection of patent |
Patent event date: 20170927 Comment text: Decision to Refuse Application Patent event code: PE06012S01D Patent event date: 20170322 Comment text: Notification of reason for refusal Patent event code: PE06011S01I |
|
AMND | Amendment | ||
PX0901 | Re-examination |
Patent event code: PX09011S01I Patent event date: 20170927 Comment text: Decision to Refuse Application Patent event code: PX09012R01I Patent event date: 20170522 Comment text: Amendment to Specification, etc. Patent event code: PX09012R01I Patent event date: 20161222 Comment text: Amendment to Specification, etc. |
|
PX0701 | Decision of registration after re-examination |
Patent event date: 20171127 Comment text: Decision to Grant Registration Patent event code: PX07013S01D Patent event date: 20171026 Comment text: Amendment to Specification, etc. Patent event code: PX07012R01I Patent event date: 20170927 Comment text: Decision to Refuse Application Patent event code: PX07011S01I Patent event date: 20170522 Comment text: Amendment to Specification, etc. Patent event code: PX07012R01I Patent event date: 20161222 Comment text: Amendment to Specification, etc. Patent event code: PX07012R01I |
|
X701 | Decision to grant (after re-examination) | ||
GRNT | Written decision to grant | ||
PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20180219 Patent event code: PR07011E01D |
|
PR1002 | Payment of registration fee |
Payment date: 20180220 End annual number: 3 Start annual number: 1 |
|
PG1601 | Publication of registration | ||
PR1001 | Payment of annual fee |
Payment date: 20210128 Start annual number: 4 End annual number: 4 |
|
PR1001 | Payment of annual fee |
Payment date: 20220126 Start annual number: 5 End annual number: 5 |
|
PR1001 | Payment of annual fee |
Payment date: 20230125 Start annual number: 6 End annual number: 6 |
|
PR1001 | Payment of annual fee |
Payment date: 20240125 Start annual number: 7 End annual number: 7 |
|
PR1001 | Payment of annual fee |
Payment date: 20250124 Start annual number: 8 End annual number: 8 |