JP4054557B2 - 半導体素子の製造方法 - Google Patents
半導体素子の製造方法 Download PDFInfo
- Publication number
- JP4054557B2 JP4054557B2 JP2001312069A JP2001312069A JP4054557B2 JP 4054557 B2 JP4054557 B2 JP 4054557B2 JP 2001312069 A JP2001312069 A JP 2001312069A JP 2001312069 A JP2001312069 A JP 2001312069A JP 4054557 B2 JP4054557 B2 JP 4054557B2
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- manufacturing
- semiconductor device
- silicon layer
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
- H01L21/76281—Lateral isolation by selective oxidation of silicon
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関し、特に、半導体基板としてＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板を用い、そのＳＯＩ基板の素子分離技術としてＬＯＣＯＳ（Ｌｏｃａｌ Ｏｘｉｄａｔｉｏｎ Oｆ Ｓｉｌｉｃｏｎ）法を用いた半導体装置の製造方法に関する。
【０００２】
【従来の技術】
近年、ＭＯＳＦＥＴのような半導体素子を形成する基板として、絶縁層上にシリコン層が形成されたＳＯＩ基板を用いることが提案されている。このＳＯＩ基板を用いることにより、サブスレッショルド特性に関わるＳ値の改善、寄生容量の低減、ラッチアップ現象の除去等さまざまな利点を得ることが可能となる。
【０００３】
ＳＯＩ基板を用いた半導体装置の素子分離技術には、ＬＯＣＯＳ法のほか、ＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）法と呼ばれるものがある。ＬＯＣＯＳ法による素子分離では、ＳＯＩ基板上にシリコン窒化膜等の耐酸化膜を形成し、その耐酸化膜から露出したシリコン層の表面部分を酸化する。これにより素子分離領域となるフィールド酸化膜を形成し、そのフィールド酸化膜で活性領域に形成されるＭＯＳＦＥＴなどの半導体素子間を分離するものである。一方、ＳＴＩ法による素子分離では、予めＳＯＩ基板のシリコン層部分にエッチング等により溝を形成し、その溝内に酸化膜を埋め込む。その埋め込まれた酸化膜によって、半導体素子間の電気的な分離を行う。
【０００４】
これらの半導体装置の素子分離技術のうち、ＳＴＩ法による素子分離では、素子分離領域形成時に予めＳＯＩ基板に酸化膜を埋め込む溝を形成する必要があり、さらに、その溝内に酸化膜を埋め込んだ後に、溝内以外にある酸化膜を除去する工程が必要となる。そのため、ＳＴＩ法による素子分離には、ＬＯＣＯＳ法による素子分離に比べて溝を形成するホトリソまたはエッチング工程および酸化膜の除去工程が必要となってしまうこととなる。結果として、ＳＴＩ法を用いた半導体装置の製造方法では、ＬＯＣＯＳ法を用いた半導体装置の製造方法に比べて工程数が増加し、製造コストが高くなってしまうという問題が生じていた。
【０００５】
そこで、従来のＳＯＩ基板を用いた半導体装置では、より低い製造コストで半導体装置を製造することができるＬＯＣＯＳ法による素子分離が採用されている。
【０００６】
【発明が解決しようとする課題】
しかしながら、ＳＯＩ基板を用いた半導体装置の製造方法にＬＯＣＯＳ法による素子分離技術を適用する場合、素子分離を行うフィールド酸化膜の形成時にフィールド酸化膜から耐酸化膜下のパッド酸化膜に伸長する、いわゆるバーズビークが形成される。つまり、フィールド酸化膜の端部には極めて膜厚の薄い領域が形成される。このバーズビークの形成により、バーズビーク部分下のシリコン層には極めて厚さ寸法の小さな領域が形成されてしまうこととなる。
【０００７】
このため、フィールド酸化膜により分離されたシリコン層の活性領域に、例えばソースやドレインといった不純物拡散層を形成し、その後、シリコン層上にゲート酸化膜、ゲート電極を形成してＭＯＳＦＥＴ等の半導体素子を形成する場合、このバーズビーク部分下の薄膜領域のうち、特に上部にゲート電極が延在する領域で、ソースやドレインが形成されたシリコン層と、その上部を延在するゲート電極との間のフィールド酸化膜の膜厚を十分にな厚さに確保することができなくなってしまう。結果として、所望のＭＯＳＦＥＴが有する閾値よりも低い閾値で動作する寄生トランジスタ部分が構成されてしまうのである。
【０００８】
このような寄生トランジスタがバーズビーク部分下のシリコン層、つまりＬＯＣＯＳエッジ部に形成されてしまうと、従来の半導体装置では、サブスレッショルド特性にハンプが生じることとなる。その結果、従来のＬＯＣＯＳ法を適用したＳＯＩ基板を用いる半導体装置では、本来所望のトランジスタ特性を示さずにＭＯＳＦＥＴの電流特性が低下してしまうといった課題が生じていた。
【０００９】
そこで、本発明では、ＳＯＩ基板を用いる半導体装置において、ＬＯＣＯＳ法による素子分離を用いて、より低い製造コストで製造することを可能にするとともに、ハンプ等の発生を抑制し、ＭＯＳＦＥＴの特性劣化をも防止する半導体装置の製造方法を提供することを目的とする。
【００１０】
【課題を解決するための手段】
上記課題を解決するために、本発明に係る半導体装置の製造方法の代表的なものによれば、基板上に絶縁膜を介して形成されるシリコン層を準備する工程と、シリコン層上にパッド酸化膜を形成した後、パッド酸化膜上に選択的に耐酸化膜を形成する工程と、耐酸化膜より露出したパッド酸化膜下のシリコン層を酸化してフィールド酸化膜を形成する工程と、フィールド酸化膜を形成した後、耐酸化膜およびパッド酸化膜を除去し、シリコン層上にゲート絶縁膜を形成する工程と、ゲート絶縁膜上にゲート電極を形成し、ゲート電極とフィールド酸化膜との間のシリコン層表面に第１導電型の不純物拡散層を形成する工程とを含む半導体素子の製造方法において、フィールド酸化膜を形成した後、耐酸化膜をマスクとして、フィールド酸化膜エッジ部下の前記シリコン層に第２導電型の斜め方向から不純物を注入し、そのフィールド酸化膜エッジ部下のシリコン層に不純物拡散層のそれよりも高い不純物濃度を有する不純物領域を形成する工程と、不純物領域を形成した後、フィールド酸化膜に対して熱処理を行い、その熱処理工程の後、パッド酸化膜を除去する工程とから構成されるものである。
【００１１】
【発明の実施の形態】
以下、本発明の第１の実施形態について図面を参照して詳細に説明する。
図１は本発明における半導体装置の平面図、図２は図1の線分Ｘ−Ｘから見た工程断面図であり、図２（ａ）〜（ｆ）は本実施形態の半導体装置の製造方法における各工程を示す断面図である。
【００１２】
図１に示されるように、本実施形態における半導体装置は、各素子間を電気的に分離するフィールド酸化膜１０１と、そのフィールド酸化膜１０１によって規定された活性領域１０２とを有する。さらに、基板１００内に形成された活性領域１０２にはソースやドレインといった不純物拡散層が形成され、ソースとドレイン間の基板１００上にはゲート電極１０３が形成されている。このようにして、基板１００内の活性領域１０２に半導体素子であるＭＯＳＦＥＴが形成される。
【００１３】
次に、図２を参照して、本実施形態の半導体装置の製造方法について説明する。
【００１４】
図２において、２０１はシリコン基板、２０２はシリコン基板上に形成された埋め込み絶縁膜であるＢＯＸ酸化膜、２０３はＢＯＸ酸化膜上に形成されたシリコン層であり、これらのシリコン基板２０１、ＢＯＸ酸化膜２０２、シリコン層２０３によってＳＯＩ基板２０４が構成されている。ここで、シリコン基板２０１上に形成されるＢＯＸ酸化膜２０２の厚さ寸法は約１０００〜１５００Å程度であり、表面のシリコン層２０３の厚さ寸法は約４００〜５００Å程度である。
【００１５】
このＳＯＩ基板２０４は、シリコン基板２０１の一主面から所定距離深い位置にＢＯＸ酸化膜２０３を酸素注入によって形成するＳＩＭＯＸ法であっても、ＢＯＸ酸化膜２０２とシリコン層２０３とを張り合わせることによって形成する張り合わせ法によって得られるものでもよく、また別の方法によるものであってもよい。
【００１６】
このようなＳＯＩ基板２０４を準備した後、図２（ａ）に示されるように、シリコン層２０３の表面が熱酸化によって酸化される。この熱酸化によりシリコン層２０３上に膜厚が約７０Å程度のパッド酸化膜２０５が形成される。このパッド酸化膜２０５は後に形成される耐酸化膜としてのシリコン窒化膜２０６とシリコン層２０３との密着性を向上させる働きを有するものである。
【００１７】
次に、パッド酸化膜２０５上にＣＶＤ法を用いて厚さ寸法が約１０００Å程度のシリコン窒化膜が形成される。このシリコン窒化膜は、従来よく知られたフォトリソグラフィおよびエッチング技術によりパターニングされる。このパターニングにより活性領域１０２を規定する所定形状の耐酸化膜２０６が形成される。
【００１８】
この後、図２（ｂ）に示されるように、耐酸化膜２０６をマスクとして、耐酸化膜２０６から露出したシリコン層２０３に熱酸化処理を施す。このとき行われる熱酸化処理は、例えば１０００℃のｄｒｙ酸化で約６０分程度である。この熱酸化処理によって、耐酸化膜２０６として機能するシリコン窒化膜から露出するシリコン層２０３の露出面には、厚さ方向が約１２００Å程度のフィールド酸化膜１０１が形成される。このフィールド酸化膜１０１は各素子間を電気的に分離する素子分離領域として機能する。また、この熱酸化処理によって、フィールド酸化膜１０１の先端部分には、フィールド酸化膜１０１から耐酸化膜２０６下のパッド酸化膜に伸長する、いわゆるバーズビーク２０７がシリコン層２０３の先端から約５００Å程度の長さで形成される。このバーズビークの長さは、耐酸化膜２０６の膜厚やフィールド酸化膜１０１の形成条件（温度、雰囲気等）により適宜決定される。
【００１９】
フィールド酸化膜１０１を形成した後、サブスレッショルド特性のハンプを抑制するため、図２（ｃ）に示すように、本実施形態の製造方法では、耐酸化膜２０６をマスクとして、例えばＮ型の不純物拡散層を有するＭＯＳＦＥＴ（以下、ＮＭＯＳと呼ぶ）を製造する場合には、ボロン（Ｂ）、フッ化ボロン（ＢＦ２）といったＰ型不純物をシリコン層２０３に注入し、Ｐ型の不純物拡散層を有するＭＯＳＦＥＴ（以下、ＰＭＯＳと呼ぶ）を製造する場合には、リン（Ｐ）、ヒ素（Ａｓ）といったＰ型不純物をシリコン層２０３に注入することにより、バーズビーク２０７部分下のシリコン層、すなわちＬＯＣＯＳエッジ部に高濃度不純物領域２０８を形成する。このときのイオン注入条件は、ＮＭＯＳに高濃度不純物領域を形成する場合、注入角度が約４５°、ドーズ量は８×１０１３ｉｏｎｓ／ｃｍ２程度、加速エネルギーについては２０〜６０ｋｅＶ程度で行うことが望ましい。また、ＰＭＯＳに高濃度不純物領域を形成する場合、注入角度が約４５°、ドーズ量は１×１０１３ｉｏｎｓ／ｃｍ２、３５ｋｅＶ程度で行うことが望ましい。このイオン注入工程により、ＬＯＣＯＳエッジ部の不純物濃度を上げることが可能となる。特に、後工程にて形成されるゲート電極１０３下に位置するＬＯＣＯＳエッジ部の不純物濃度を高く維持することができる。結果として、寄生トランジスタの閾値を上昇させることが可能となり、ハンプの発生を抑制することが可能となる。
【００２０】
更に、本実施形態の製造方法では、このイオン注入工程の後、パッド酸化膜２０５を除去する前に、ＳＯＩ基板２０４に対して熱処理が行われる。この熱処理は、先に形成された高濃度不純物領域２０８の不純物がＭＯＳＦＥＴのチャネル領域２１０へ拡散しない程度の温度および時間で行われることが望ましく、具体的には不活性ガス雰囲気下で約１０００℃、１０秒〜１０分程度で行われることが望ましい。また、より制御性よく熱処理を行う必要がある場合では、約７００〜８００℃、３０分程度で熱処理を行うことが望ましい。
【００２１】
この熱処理によって、本実施形態の製造方法では、ＭＯＳＦＥＴの特性を劣化させるチャネル領域の抵抗の上昇を伴うことなく、高濃度不純物領域２０８形成時のイオン注入により生じた、結晶欠陥や格子ずれといったフィールド酸化膜１０１の損傷を回復させることが可能となる。このようなフィールド酸化膜１０１のダメージ回復工程を経ることで、後に行われる、例えば約０．３％のフッ酸（ＨＦ）に３５０秒浸すことで行われるパッド酸化膜２０５の除去時に、熱処理を行わない場合のフィールド酸化膜１０１の削れ量と比較して約３０〜５０％程度フィールド酸化膜の削れ量を低減することが可能となる。つまり、本実施形態の製造方法によれば、パッド酸化膜２０５の除去によるフィールド酸化膜の膜減りを低減し、シリコン層２０３とその上部を延在するゲート電極１０３との間のフィールド酸化膜１０１の膜厚を十分に厚く確保することができるようになる。結果として、ＬＯＣＯＳエッジ部に高濃度不純物領域を形成したものと比べて、更に、寄生トランジスタの発生を抑制することができる。
【００２２】
ここで、図３を用いて本発明の効果について説明する。図３は、ＭＯＳＦＥＴにおけるドレイン電流とゲート電圧との関係を示すグラフである。図３において、横軸はドレイン電流（Ｉｄ）、縦軸はゲート電圧（Ｖｇ）をそれぞれ示している。また、図３におけるＭＯＳＦＥＴのゲート長は約０．１５μｍ、ドレイン電圧は約０．１V程度である。
【００２３】
図３によると、約０．３Ｖ程度のゲート電圧を印加した場合において、（ａ）のようなＬＯＣＯＳエッジ部に高濃度不純物領域を形成し、熱処理を行わないＭＯＳＦＥＴでは、寄生トランジスタの発生を十分に抑制することができず、結果として、ハンプを生じてしまうことが分かる。一方、本実施形態の製造方法を採用した（ｂ）高濃度不純物領域の形成およびパッド酸化膜除去前の熱処理を行ったＭＯＳＦＥＴでは、同じく約０．３Ｖ程度のゲート電圧を印加した場合において、ドレイン電流を（ａ）の高濃度不純物領域のみを形成したＭＯＳＦＥＴの増加に比べて、約１／１０程度に抑えることが可能となることが分かる。
【００２４】
つまり、本実施形態のようにイオン注入後に、フィールド酸化膜１０１のダメージ回復を行う熱処理を加えることで、ＬＯＣＯＳエッジ部に高濃度不純物領域２０８は形成されたままに、シリコン層２０３とその上部を延在するゲート電極１０３との間のフィールド酸化膜１０１の膜厚が十分に厚いＭＯＳＦＥＴを形成することが可能となる。その結果、本実施形態によれば、ＬＯＣＯＳエッジ部に高濃度不純物領域２０８を有するのみの半導体装置に比べて、更に、寄生トランジスタの発生を抑制する半導体装置を製造することが可能となるのである。
【００２５】
熱処理工程の後、図２（ｄ）に示すように、フィールド酸化膜１０１上のパッド酸化膜２０５、耐酸化膜２０６、そしてシリコン層２０３上のパッド酸化膜２０５を除去する。シリコン窒化膜からなる耐酸化膜２０６は、例えば熱リン酸を用いたエッチング処理によって除去される。また、シリコン層２０３上に形成されたパッド酸化膜２０５は、例えば０．３％のフッ酸（ＨＦ）を用いたエッチング処理により除去される。これによりパッド酸化膜２０５下のシリコン層２０３が露出される。
【００２６】
この後、露出された活性領域１０１のシリコン層２０３上にゲート絶縁膜２０９である酸窒化膜（ＳｉＯＮ）が約３０Å程度の膜厚で形成され、更に、ＭＯＳＦＥＴの閾値を高めるための閾値調整用の不純物イオンがゲート絶縁膜２０９を介して活性領域１０１に注入される。その後、ゲート絶縁膜２０９上にはポリシリコン膜が形成され、従来のホトリソおよびエッチングによりトランジスタのゲートとして機能するゲート電極１０３が形成される。最後に、このゲート電極１０３およびフィールド酸化膜１０１をマスクとした不純物のイオン注入が行われ、活性領域１０２のシリコン層２０３にＭＯＳＦＥＴのソース領域またはドレイン領域として機能する不純物拡散層２１１が形成される。
【００２７】
これらの工程を経て、半導体装置を構成する活性領域１０１のシリコン層２０３にＭＯＳＦＥＴ等の半導体素子が形成される。
【００２８】
このように本実施形態の半導体装置の製造方法では、ＬＯＣＯＳエッジ部の高濃度不純物領域２０８の形成後、パッド酸化膜２０５除去前に、高濃度不純物領域２０８を形成する際のイオン注入により生じる、結晶欠陥や格子ずれといったフィールド酸化膜１０１の損傷を回復させる熱処理を加えることで、フッ酸（ＨＦ）により除去されるパッド酸化膜２０５と同じシリコン酸化膜より形成されるフィールド酸化膜１０１のＨＦに対するエッチングレートを遅くしている。その結果、ＬＯＣＯＳエッジ部に高濃度不純物領域２０８を有することでハンプの発生を抑制する半導体装置において、更に、パッド酸化膜２０５の除去の際のフィールド酸化膜１０１の削れを十分に低減し、ＭＯＳＦＥＴのソース領域やドレイン領域が形成されるシリコン層２０３とその上部を延在するゲート電極１０３との間のフィールド酸化膜１０１の膜厚を十分に確保した半導体装置を提供することが可能となる。つまり、本実施形態における製造方法によれば、寄生トランジスタの発生の原因として考えられる、チャネル領域の不純物濃度の低下とフィールド酸化膜の薄膜化を共に抑制することで、寄生トランジスタを形成することのない、本来所望のトランジスタ特性を示すＭＯＳＦＥＴを形成することが可能となるのである。
【００２９】
本実施形態の半導体装置の製造方法によれば、ＬＯＣＯＳ法を用いたＳＯＩ基板の半導体装置においても、寄生トランジスタの発生を招くことなく、ＭＯＳＦＥＴ等の半導体素子をＳＯＩ基板上に形成することができる。これにより、ＳＯＩ基板を用いた半導体装置を低い製造コストで提供することが可能となる。
【００３０】
また、第１の実施形態における半導体装置の製造方法では、フィールド酸化膜への熱処理工程において、酸素（Ｏ２）の含まれた雰囲気下で、フィールド酸化膜のダメージを除去する熱処理を行ってもよい。このような雰囲気下で熱処理を行えば、ＬＯＣＯＳエッジ部の酸化が進み、フィールド酸化膜のバーズビーク部２０７の距離ｌを短くすることが可能となる。結果として、よりハンプの発生を抑制することが可能となる。
【００３１】
加えて、本第１の実施形態における半導体装置の製造方法では、ハンプを抑制する高濃度不純物領域２０８をＬＯＣＯＳエッジ部に形成するイオン注入の後、同じく耐酸化膜２０６をマスクとして、ＬＯＣＯＳエッジ部へ酸素イオンをインプラし、インプラされた酸素イオンに対して熱処理を行う工程を加えても良い。
【００３２】
このような工程を追加することで、ＬＯＣＯＳエッジ部に注入された酸素イオンとシリコン層２０３に含まれたシリコンが反応して、新たなシリコン酸化膜がＬＯＣＯＳエッジ部に形成される。この新たな酸化膜により、フィールド酸化膜のバーズビーク部２０７の距離ｌを短くすることが可能となって、更に、ハンプの発生を抑制することができる。
【００３３】
この酸素イオンによるインプラでは、ＬＯＣＯＳエッジ部に酸素イオンができる限り多く注入される条件で行われることが望ましく、具体的には注入角度が約４５°程度、加速エネルギーが約３０〜５０ｋｅＶ、ドーズ量が約５．０×１０１７ions／ｃｍ２以上であることが望ましい。
【００３４】
また、ＬＯＣＯＳエッジ部に注入された酸素イオンに対する熱処理は、大気圧であって、酸素（Ｏ２）若しくは窒素（Ｎ２）雰囲気中で約１０００℃以上の高温で行われることが望ましい。この熱処理は、フィールド酸化膜１０１のダメージ回復を行う熱処理と兼ねることが可能である。
【００３５】
更に、第１の実施形態における半導体装置の製造方法では、ハンプを抑制する高濃度不純物領域２０８をＬＯＣＯＳエッジ部に形成するイオン注入の後、同じく耐酸化膜２０６をマスクとして、シリコン（Ｓｉ）またはアルゴン（Ａｒ）といったＬＯＣＯＳエッジ部をアモルファス化させるイオンのインプラ工程を加えても良い。
【００３６】
一般的にアモルファス化されたシリコン層２０３では、ＬＯＣＯＳエッジ部に形成された高濃度不純物領域２０８に含まれる不純物の拡散を抑制することができる。そのため、これらの工程を第１の実施形態の製造方法に加えると、高濃度不純物領域２０８の不純物濃度を更に高く維持することが可能となるため、よりハンプの発生を抑制することが可能となる。
【００３７】
次に、第２の実施形態における半導体装置の製造方法を説明する。
【００３８】
図４は、第２の実施形態における半導体装置の製造方法を示す図であり、図４（ａ）〜（ｅ）は図１の線分Ｘ−Ｘから見た各工程の断面図である。また、第１の実施形態で示した記号と同一記号は同一物、若しくは相当部分を示すものである。
【００３９】
本第２の実施形態における半導体装置の製造方法において、第１の実施形態の製造方法との相違点は、フィールド酸化膜１０１上のパッド酸化膜、耐酸化膜２０６、そしてシリコン層２０３上のパッド酸化膜を順次除去する工程の前に、予めフィールド酸化膜のバーズビーク部２０７を覆うような保護膜４０１のシリコン窒化膜を形成しておくという点である。
【００４０】
図４（ａ）に示すように、第１の実施形態の半導体装置の製造方法と同様に、ＳＯＩ基板２０４およびパッド酸化膜を形成し、その後、活性領域１０２を規定する所定形状の耐酸化膜２０６を形成する。次に、その耐酸化膜２０６をマスクとして、耐酸化膜２０６から露出したシリコン層２０３に熱処理を行い、シリコン層２０３の所定領域に素子間の分離を行うフィールド酸化膜１０１を形成する。
【００４１】
この後、図４（ｂ）に示すように、耐酸化膜２０６をマスクとして、不純物のイオン注入を行い、ハンプを抑制する高濃度不純物領域２０８をバーズビーク部２０７下のシリコン層２０３（ＬＯＣＯＳエッジ部）に形成する。
【００４２】
高濃度不純物領域２０８を形成した後、フィールド酸化膜１０１の一部を覆う保護膜４０１をシリコン窒化膜等により形成する。この保護膜４０１は、極めて薄い膜厚のシリコン層２０３が形成されるバーズビーク部２０７を確実に覆うものであることが望ましい。例えば、シリコン層２０３の膜厚が４００〜５００Åであって、耐酸化膜２０６の膜厚が１０００Å、フィールド酸化膜１０１の形成条件がｄｒｙ酸化、１０００℃、６０分程度の場合、フィールド酸化膜の形成工程で形成されるバーズビーク部の距離ｌは、約５００Å程度である。そのため、保護膜４０１の端部はバーズビーク部２０７の端部より約５００Å程度以上離間した位置に配置されていることが望ましい。
【００４３】
このようにして、バーズビーク部２０７を覆う保護膜４０１を形成した後、図４（ｄ）に示すように、フィールド酸化膜１０１上のパッド酸化膜を除去し、その後、耐酸化膜２０６、そしてシリコン層２０３上のパッド酸化膜を順次除去する。本実施例の場合、フィールド酸化膜１０１上のパッド酸化膜を除去の際に、耐酸化膜２０６上に形成された自然酸化膜が除去される。また、第２の実施の形態では、第１の実施形態の場合と同様、パッド酸化膜２０５の除去はＨＦ処理により行われ、耐酸化膜２０６の除去は熱リン酸処理によって行われる。
【００４４】
また、本第２の実施形態の製造方法においても、パッド酸化膜２０５を除去する前には、ＳＯＩ基板２０４に対して、先の第１の実施形態で説明したフィールド酸化膜１０１の損傷を回復させる熱処理が行われる。
【００４５】
この熱処理によって、更に、パッド酸化膜２０５の除去に伴うフィールド酸化膜１０１の膜削れを抑制することが可能となる。結果として、シリコン層２０３とその上部を延在するゲート電極１０３との間のフィールド酸化膜１０１の膜厚を十分に確保することができるようになり、第１の実施形態に比べてより寄生トランジスタの発生を抑制することが可能となる。
【００４６】
その後、図４（ｅ）に示すように、露出したシリコン層２０３上にゲート絶縁膜２０９、ゲート電極１０３を形成し、ゲート電極１０３とフィールド酸化膜１０１とをマスクとするイオン注入により活性領域１０２にＭＯＳＦＥＴのソースおよびドレイン領域となる不純物拡散層２１１を形成する。これにより所望のＭＯＳＦＥＴが形成される。
【００４７】
このように本第２の実施形態における半導体装置の製造方法では、バーズビーク部２０７のフィールド酸化膜が保護膜４０１により確実に保護される。そのため、保護膜４０１の形成後に行われる、耐酸化膜２０６上に形成された自然酸化膜の除去、つまり、フィールド酸化膜１０１上のパッド酸化膜の除去が行われるＨＦ処理によりバーズビーク部２０７のフィールド酸化膜に膜削れが生じることはない。結果として、本実施形態の製造法方によれば、先の第１の実施形態の製造方法に比べて、寄生トランジスタの発生に大きく寄与するバーズビーク部２０７のフィールド酸化膜の膜厚を厚く確保することが可能となり、より寄生トランジスタの発生を抑制することが可能となる。
【００４８】
次に、第３の実施形態における半導体装置の製造方法を説明する。
【００４９】
図５は、第３の実施形態における半導体装置の製造方法を示す図であり、図５（ａ）〜（ｅ）は図１の線分Ｘ−Ｘから見た各工程の断面図である。また、第１の実施形態で示した記号と同一記号は同一物、若しくは相当部分を示すものである。
【００５０】
本第３の実施形態における半導体装置の製造方法において、第１の実施形態および第２の実施形態における製造方法との相違点は、ＭＯＳＦＥＴのソース領域またはドレイン領域といった不純物拡散層５１１を形成するイオン注入の際に、フィールド酸化膜のバーズビーク部２０７を覆い、そして、シリコン層２０３表面の活性領域１０２を露出させるマスク５０１を用いるという点である。このマスクを用いることにより、第３の実施形態の製造方法では、極めて膜厚が薄いシリコン層であるＬＯＣＯＳエッジ部に寄生トランジスタのソースおよびドレイン領域となる不純物拡散層が形成されない。
【００５１】
図５（ａ）に示すように、第１および第２の実施形態の半導体装置の製造方法と同様に、ＳＯＩ基板２０４およびパッド酸化膜を形成し、その後、活性領域１０２を規定する所定形状の耐酸化膜２０６を形成する。次に、その耐酸化膜２０６をマスクとして、耐酸化膜２０６から露出したシリコン層２０３に熱処理を行い、シリコン層２０３の所定領域に素子間の分離を行うフィールド酸化膜１０１を形成する。
【００５２】
この後、図５（ｂ）に示すように、耐酸化膜２０６をマスクとして、不純物のイオン注入を行い、ハンプを抑制する高濃度不純物領域２０８をバーズビーク部２０７下のシリコン層２０３（ＬＯＣＯＳエッジ部）に形成する。
【００５３】
高濃度不純物領域２０８を形成した後、図５（ｃ）に示すように、フィールド酸化膜１０１上のパッド酸化膜、耐酸化膜２０６、そしてシリコン層２０３上のパッド酸化膜を順次除去する。第１の実施形態の場合と同様、パッド酸化膜２０５の除去はＨＦ処理により行われ、耐酸化膜２０６の除去は熱リン酸処理によって行われる。
【００５４】
また、本実施形態の製造方法においても、パッド酸化膜２０５を除去する前には、ＳＯＩ基板２０４に対してフィールド酸化膜１０１の損傷を回復させる熱処理が行われる。
【００５５】
その後、図５（ｄ）に示すように、露出したシリコン層２０３上にゲート絶縁膜２０９、ゲート電極１０３、不純物拡散層形成用のマスク５０１を形成する。
【００５６】
この不純物拡散層形成用のマスク５０１は、一般的に使用されているレジストにより形成されるものでよく、その膜厚は５００〜１０００Å程度であることが望ましい。また、マスク５０１のＳＯＩ基板２０４上の設置位置については、その一端がフィールド酸化膜のバーズビーク部２０７の先端にかかる程度の位置に配置されていることが望ましい。
【００５７】
不純物拡散層形成用のマスク５０１形成後、第１および第２の実施形態と同様に、ゲート電極１０３とマスク５０１とをマスクとしてイオン注入を行う。これにより、シリコン層２０３の活性領域１０２にＭＯＳＦＥＴのソース領域またはドレイン領域となる不純物拡散層５１１を形成する。これらの工程を経て、所望のＭＯＳＦＥＴが形成される。
【００５８】
このように本第３の実施形態における半導体装置の製造方法では、予めバーズビーク部２０７の先端にかかる程度の位置に不純物拡散層形成用のマスク５０１を形成し、そのマスク５０１およびゲート電極１０３をマスクにして、ＭＯＳＦＥＴのソース領域またはドレイン領域となる不純物拡散層５１１を形成している。このため、本実施形態の製造方法によれば、ＬＯＣＯＳエッジ部にソース、ドレインという不純物拡散層を持たないＭＯＳＦＥＴを形成することが可能となる。結果として、パッド酸化膜２０５の除去前に行われる熱処理工程において、たとえ十分にフィールド酸化膜１０１のダメージ回復することができず、パッド酸化膜２０５の除去時に若干のフィールド酸化膜の膜削れが生じてしまった場合においても、ＬＯＣＯＳエッジ部にはＭＯＳＦＥＴのソースやドレインとして機能する不純物拡散層が形成されていないため、寄生トランジスタが形成されることはない。つまり、本実施形態の製造法方によれば、より寄生トランジスタの発生を抑制する半導体装置を提供することが可能となる。
【００５９】
【発明の効果】
以上説明したように、ＬＯＣＯＳエッジ部の高濃度不純物領域２０８の形成後、パッド酸化膜２０５除去前に、高濃度不純物領域２０８を形成する際のイオン注入により生じる、結晶欠陥や格子ずれといったフィールド酸化膜１０１の損傷を回復させる熱処理を加える本発明によれば、ＬＯＣＯＳ法により素子分離を行うＳＯＩ基板を用いた半導体装置において、低い製造コストで製造されるとともに、ハンプ等の発生を抑制し、ＭＯＳＦＥＴ特性の劣化を防止することが可能となる半導体装置の製造方法を提供することが可能となる。
【図面の簡単な説明】
【図１】本発明の半導体装置を示す平面図である。
【図２】第１実施形態の半導体装置の製造方法における各工程を示す断面図である。
【図３】ＭＯＳＦＥＴのドレイン電流とゲート電圧との関係を示すグラフである。
【図４】第２実施形態の半導体装置の製造方法における各工程を示す断面図である。
【図５】第３実施形態の半導体装置の製造方法における各工程を示す断面図である。
【符号の説明】
１０１ フィールド酸化膜
１０２ 活性領域
１０３ ゲート電極
２０１ シリコン基板
２０２ ＢＯＸ酸化膜
２０３ シリコン層
２０４ ＳＯＩ基板
２０５ パッド酸化膜
２０６ 耐酸化膜
２０７ バーズビーク部
２０８ 高濃度不純物領域
２０９ ゲート絶縁膜
２１０ チャネル領域
２１１ 不純物拡散層
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関し、特に、半導体基板としてＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板を用い、そのＳＯＩ基板の素子分離技術としてＬＯＣＯＳ（Ｌｏｃａｌ Ｏｘｉｄａｔｉｏｎ Oｆ Ｓｉｌｉｃｏｎ）法を用いた半導体装置の製造方法に関する。
【０００２】
【従来の技術】
近年、ＭＯＳＦＥＴのような半導体素子を形成する基板として、絶縁層上にシリコン層が形成されたＳＯＩ基板を用いることが提案されている。このＳＯＩ基板を用いることにより、サブスレッショルド特性に関わるＳ値の改善、寄生容量の低減、ラッチアップ現象の除去等さまざまな利点を得ることが可能となる。
【０００３】
ＳＯＩ基板を用いた半導体装置の素子分離技術には、ＬＯＣＯＳ法のほか、ＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）法と呼ばれるものがある。ＬＯＣＯＳ法による素子分離では、ＳＯＩ基板上にシリコン窒化膜等の耐酸化膜を形成し、その耐酸化膜から露出したシリコン層の表面部分を酸化する。これにより素子分離領域となるフィールド酸化膜を形成し、そのフィールド酸化膜で活性領域に形成されるＭＯＳＦＥＴなどの半導体素子間を分離するものである。一方、ＳＴＩ法による素子分離では、予めＳＯＩ基板のシリコン層部分にエッチング等により溝を形成し、その溝内に酸化膜を埋め込む。その埋め込まれた酸化膜によって、半導体素子間の電気的な分離を行う。
【０００４】
これらの半導体装置の素子分離技術のうち、ＳＴＩ法による素子分離では、素子分離領域形成時に予めＳＯＩ基板に酸化膜を埋め込む溝を形成する必要があり、さらに、その溝内に酸化膜を埋め込んだ後に、溝内以外にある酸化膜を除去する工程が必要となる。そのため、ＳＴＩ法による素子分離には、ＬＯＣＯＳ法による素子分離に比べて溝を形成するホトリソまたはエッチング工程および酸化膜の除去工程が必要となってしまうこととなる。結果として、ＳＴＩ法を用いた半導体装置の製造方法では、ＬＯＣＯＳ法を用いた半導体装置の製造方法に比べて工程数が増加し、製造コストが高くなってしまうという問題が生じていた。
【０００５】
そこで、従来のＳＯＩ基板を用いた半導体装置では、より低い製造コストで半導体装置を製造することができるＬＯＣＯＳ法による素子分離が採用されている。
【０００６】
【発明が解決しようとする課題】
しかしながら、ＳＯＩ基板を用いた半導体装置の製造方法にＬＯＣＯＳ法による素子分離技術を適用する場合、素子分離を行うフィールド酸化膜の形成時にフィールド酸化膜から耐酸化膜下のパッド酸化膜に伸長する、いわゆるバーズビークが形成される。つまり、フィールド酸化膜の端部には極めて膜厚の薄い領域が形成される。このバーズビークの形成により、バーズビーク部分下のシリコン層には極めて厚さ寸法の小さな領域が形成されてしまうこととなる。
【０００７】
このため、フィールド酸化膜により分離されたシリコン層の活性領域に、例えばソースやドレインといった不純物拡散層を形成し、その後、シリコン層上にゲート酸化膜、ゲート電極を形成してＭＯＳＦＥＴ等の半導体素子を形成する場合、このバーズビーク部分下の薄膜領域のうち、特に上部にゲート電極が延在する領域で、ソースやドレインが形成されたシリコン層と、その上部を延在するゲート電極との間のフィールド酸化膜の膜厚を十分にな厚さに確保することができなくなってしまう。結果として、所望のＭＯＳＦＥＴが有する閾値よりも低い閾値で動作する寄生トランジスタ部分が構成されてしまうのである。
【０００８】
このような寄生トランジスタがバーズビーク部分下のシリコン層、つまりＬＯＣＯＳエッジ部に形成されてしまうと、従来の半導体装置では、サブスレッショルド特性にハンプが生じることとなる。その結果、従来のＬＯＣＯＳ法を適用したＳＯＩ基板を用いる半導体装置では、本来所望のトランジスタ特性を示さずにＭＯＳＦＥＴの電流特性が低下してしまうといった課題が生じていた。
【０００９】
そこで、本発明では、ＳＯＩ基板を用いる半導体装置において、ＬＯＣＯＳ法による素子分離を用いて、より低い製造コストで製造することを可能にするとともに、ハンプ等の発生を抑制し、ＭＯＳＦＥＴの特性劣化をも防止する半導体装置の製造方法を提供することを目的とする。
【００１０】
【課題を解決するための手段】
上記課題を解決するために、本発明に係る半導体装置の製造方法の代表的なものによれば、基板上に絶縁膜を介して形成されるシリコン層を準備する工程と、シリコン層上にパッド酸化膜を形成した後、パッド酸化膜上に選択的に耐酸化膜を形成する工程と、耐酸化膜より露出したパッド酸化膜下のシリコン層を酸化してフィールド酸化膜を形成する工程と、フィールド酸化膜を形成した後、耐酸化膜およびパッド酸化膜を除去し、シリコン層上にゲート絶縁膜を形成する工程と、ゲート絶縁膜上にゲート電極を形成し、ゲート電極とフィールド酸化膜との間のシリコン層表面に第１導電型の不純物拡散層を形成する工程とを含む半導体素子の製造方法において、フィールド酸化膜を形成した後、耐酸化膜をマスクとして、フィールド酸化膜エッジ部下の前記シリコン層に第２導電型の斜め方向から不純物を注入し、そのフィールド酸化膜エッジ部下のシリコン層に不純物拡散層のそれよりも高い不純物濃度を有する不純物領域を形成する工程と、不純物領域を形成した後、フィールド酸化膜に対して熱処理を行い、その熱処理工程の後、パッド酸化膜を除去する工程とから構成されるものである。
【００１１】
【発明の実施の形態】
以下、本発明の第１の実施形態について図面を参照して詳細に説明する。
図１は本発明における半導体装置の平面図、図２は図1の線分Ｘ−Ｘから見た工程断面図であり、図２（ａ）〜（ｆ）は本実施形態の半導体装置の製造方法における各工程を示す断面図である。
【００１２】
図１に示されるように、本実施形態における半導体装置は、各素子間を電気的に分離するフィールド酸化膜１０１と、そのフィールド酸化膜１０１によって規定された活性領域１０２とを有する。さらに、基板１００内に形成された活性領域１０２にはソースやドレインといった不純物拡散層が形成され、ソースとドレイン間の基板１００上にはゲート電極１０３が形成されている。このようにして、基板１００内の活性領域１０２に半導体素子であるＭＯＳＦＥＴが形成される。
【００１３】
次に、図２を参照して、本実施形態の半導体装置の製造方法について説明する。
【００１４】
図２において、２０１はシリコン基板、２０２はシリコン基板上に形成された埋め込み絶縁膜であるＢＯＸ酸化膜、２０３はＢＯＸ酸化膜上に形成されたシリコン層であり、これらのシリコン基板２０１、ＢＯＸ酸化膜２０２、シリコン層２０３によってＳＯＩ基板２０４が構成されている。ここで、シリコン基板２０１上に形成されるＢＯＸ酸化膜２０２の厚さ寸法は約１０００〜１５００Å程度であり、表面のシリコン層２０３の厚さ寸法は約４００〜５００Å程度である。
【００１５】
このＳＯＩ基板２０４は、シリコン基板２０１の一主面から所定距離深い位置にＢＯＸ酸化膜２０３を酸素注入によって形成するＳＩＭＯＸ法であっても、ＢＯＸ酸化膜２０２とシリコン層２０３とを張り合わせることによって形成する張り合わせ法によって得られるものでもよく、また別の方法によるものであってもよい。
【００１６】
このようなＳＯＩ基板２０４を準備した後、図２（ａ）に示されるように、シリコン層２０３の表面が熱酸化によって酸化される。この熱酸化によりシリコン層２０３上に膜厚が約７０Å程度のパッド酸化膜２０５が形成される。このパッド酸化膜２０５は後に形成される耐酸化膜としてのシリコン窒化膜２０６とシリコン層２０３との密着性を向上させる働きを有するものである。
【００１７】
次に、パッド酸化膜２０５上にＣＶＤ法を用いて厚さ寸法が約１０００Å程度のシリコン窒化膜が形成される。このシリコン窒化膜は、従来よく知られたフォトリソグラフィおよびエッチング技術によりパターニングされる。このパターニングにより活性領域１０２を規定する所定形状の耐酸化膜２０６が形成される。
【００１８】
この後、図２（ｂ）に示されるように、耐酸化膜２０６をマスクとして、耐酸化膜２０６から露出したシリコン層２０３に熱酸化処理を施す。このとき行われる熱酸化処理は、例えば１０００℃のｄｒｙ酸化で約６０分程度である。この熱酸化処理によって、耐酸化膜２０６として機能するシリコン窒化膜から露出するシリコン層２０３の露出面には、厚さ方向が約１２００Å程度のフィールド酸化膜１０１が形成される。このフィールド酸化膜１０１は各素子間を電気的に分離する素子分離領域として機能する。また、この熱酸化処理によって、フィールド酸化膜１０１の先端部分には、フィールド酸化膜１０１から耐酸化膜２０６下のパッド酸化膜に伸長する、いわゆるバーズビーク２０７がシリコン層２０３の先端から約５００Å程度の長さで形成される。このバーズビークの長さは、耐酸化膜２０６の膜厚やフィールド酸化膜１０１の形成条件（温度、雰囲気等）により適宜決定される。
【００１９】
フィールド酸化膜１０１を形成した後、サブスレッショルド特性のハンプを抑制するため、図２（ｃ）に示すように、本実施形態の製造方法では、耐酸化膜２０６をマスクとして、例えばＮ型の不純物拡散層を有するＭＯＳＦＥＴ（以下、ＮＭＯＳと呼ぶ）を製造する場合には、ボロン（Ｂ）、フッ化ボロン（ＢＦ２）といったＰ型不純物をシリコン層２０３に注入し、Ｐ型の不純物拡散層を有するＭＯＳＦＥＴ（以下、ＰＭＯＳと呼ぶ）を製造する場合には、リン（Ｐ）、ヒ素（Ａｓ）といったＰ型不純物をシリコン層２０３に注入することにより、バーズビーク２０７部分下のシリコン層、すなわちＬＯＣＯＳエッジ部に高濃度不純物領域２０８を形成する。このときのイオン注入条件は、ＮＭＯＳに高濃度不純物領域を形成する場合、注入角度が約４５°、ドーズ量は８×１０１３ｉｏｎｓ／ｃｍ２程度、加速エネルギーについては２０〜６０ｋｅＶ程度で行うことが望ましい。また、ＰＭＯＳに高濃度不純物領域を形成する場合、注入角度が約４５°、ドーズ量は１×１０１３ｉｏｎｓ／ｃｍ２、３５ｋｅＶ程度で行うことが望ましい。このイオン注入工程により、ＬＯＣＯＳエッジ部の不純物濃度を上げることが可能となる。特に、後工程にて形成されるゲート電極１０３下に位置するＬＯＣＯＳエッジ部の不純物濃度を高く維持することができる。結果として、寄生トランジスタの閾値を上昇させることが可能となり、ハンプの発生を抑制することが可能となる。
【００２０】
更に、本実施形態の製造方法では、このイオン注入工程の後、パッド酸化膜２０５を除去する前に、ＳＯＩ基板２０４に対して熱処理が行われる。この熱処理は、先に形成された高濃度不純物領域２０８の不純物がＭＯＳＦＥＴのチャネル領域２１０へ拡散しない程度の温度および時間で行われることが望ましく、具体的には不活性ガス雰囲気下で約１０００℃、１０秒〜１０分程度で行われることが望ましい。また、より制御性よく熱処理を行う必要がある場合では、約７００〜８００℃、３０分程度で熱処理を行うことが望ましい。
【００２１】
この熱処理によって、本実施形態の製造方法では、ＭＯＳＦＥＴの特性を劣化させるチャネル領域の抵抗の上昇を伴うことなく、高濃度不純物領域２０８形成時のイオン注入により生じた、結晶欠陥や格子ずれといったフィールド酸化膜１０１の損傷を回復させることが可能となる。このようなフィールド酸化膜１０１のダメージ回復工程を経ることで、後に行われる、例えば約０．３％のフッ酸（ＨＦ）に３５０秒浸すことで行われるパッド酸化膜２０５の除去時に、熱処理を行わない場合のフィールド酸化膜１０１の削れ量と比較して約３０〜５０％程度フィールド酸化膜の削れ量を低減することが可能となる。つまり、本実施形態の製造方法によれば、パッド酸化膜２０５の除去によるフィールド酸化膜の膜減りを低減し、シリコン層２０３とその上部を延在するゲート電極１０３との間のフィールド酸化膜１０１の膜厚を十分に厚く確保することができるようになる。結果として、ＬＯＣＯＳエッジ部に高濃度不純物領域を形成したものと比べて、更に、寄生トランジスタの発生を抑制することができる。
【００２２】
ここで、図３を用いて本発明の効果について説明する。図３は、ＭＯＳＦＥＴにおけるドレイン電流とゲート電圧との関係を示すグラフである。図３において、横軸はドレイン電流（Ｉｄ）、縦軸はゲート電圧（Ｖｇ）をそれぞれ示している。また、図３におけるＭＯＳＦＥＴのゲート長は約０．１５μｍ、ドレイン電圧は約０．１V程度である。
【００２３】
図３によると、約０．３Ｖ程度のゲート電圧を印加した場合において、（ａ）のようなＬＯＣＯＳエッジ部に高濃度不純物領域を形成し、熱処理を行わないＭＯＳＦＥＴでは、寄生トランジスタの発生を十分に抑制することができず、結果として、ハンプを生じてしまうことが分かる。一方、本実施形態の製造方法を採用した（ｂ）高濃度不純物領域の形成およびパッド酸化膜除去前の熱処理を行ったＭＯＳＦＥＴでは、同じく約０．３Ｖ程度のゲート電圧を印加した場合において、ドレイン電流を（ａ）の高濃度不純物領域のみを形成したＭＯＳＦＥＴの増加に比べて、約１／１０程度に抑えることが可能となることが分かる。
【００２４】
つまり、本実施形態のようにイオン注入後に、フィールド酸化膜１０１のダメージ回復を行う熱処理を加えることで、ＬＯＣＯＳエッジ部に高濃度不純物領域２０８は形成されたままに、シリコン層２０３とその上部を延在するゲート電極１０３との間のフィールド酸化膜１０１の膜厚が十分に厚いＭＯＳＦＥＴを形成することが可能となる。その結果、本実施形態によれば、ＬＯＣＯＳエッジ部に高濃度不純物領域２０８を有するのみの半導体装置に比べて、更に、寄生トランジスタの発生を抑制する半導体装置を製造することが可能となるのである。
【００２５】
熱処理工程の後、図２（ｄ）に示すように、フィールド酸化膜１０１上のパッド酸化膜２０５、耐酸化膜２０６、そしてシリコン層２０３上のパッド酸化膜２０５を除去する。シリコン窒化膜からなる耐酸化膜２０６は、例えば熱リン酸を用いたエッチング処理によって除去される。また、シリコン層２０３上に形成されたパッド酸化膜２０５は、例えば０．３％のフッ酸（ＨＦ）を用いたエッチング処理により除去される。これによりパッド酸化膜２０５下のシリコン層２０３が露出される。
【００２６】
この後、露出された活性領域１０１のシリコン層２０３上にゲート絶縁膜２０９である酸窒化膜（ＳｉＯＮ）が約３０Å程度の膜厚で形成され、更に、ＭＯＳＦＥＴの閾値を高めるための閾値調整用の不純物イオンがゲート絶縁膜２０９を介して活性領域１０１に注入される。その後、ゲート絶縁膜２０９上にはポリシリコン膜が形成され、従来のホトリソおよびエッチングによりトランジスタのゲートとして機能するゲート電極１０３が形成される。最後に、このゲート電極１０３およびフィールド酸化膜１０１をマスクとした不純物のイオン注入が行われ、活性領域１０２のシリコン層２０３にＭＯＳＦＥＴのソース領域またはドレイン領域として機能する不純物拡散層２１１が形成される。
【００２７】
これらの工程を経て、半導体装置を構成する活性領域１０１のシリコン層２０３にＭＯＳＦＥＴ等の半導体素子が形成される。
【００２８】
このように本実施形態の半導体装置の製造方法では、ＬＯＣＯＳエッジ部の高濃度不純物領域２０８の形成後、パッド酸化膜２０５除去前に、高濃度不純物領域２０８を形成する際のイオン注入により生じる、結晶欠陥や格子ずれといったフィールド酸化膜１０１の損傷を回復させる熱処理を加えることで、フッ酸（ＨＦ）により除去されるパッド酸化膜２０５と同じシリコン酸化膜より形成されるフィールド酸化膜１０１のＨＦに対するエッチングレートを遅くしている。その結果、ＬＯＣＯＳエッジ部に高濃度不純物領域２０８を有することでハンプの発生を抑制する半導体装置において、更に、パッド酸化膜２０５の除去の際のフィールド酸化膜１０１の削れを十分に低減し、ＭＯＳＦＥＴのソース領域やドレイン領域が形成されるシリコン層２０３とその上部を延在するゲート電極１０３との間のフィールド酸化膜１０１の膜厚を十分に確保した半導体装置を提供することが可能となる。つまり、本実施形態における製造方法によれば、寄生トランジスタの発生の原因として考えられる、チャネル領域の不純物濃度の低下とフィールド酸化膜の薄膜化を共に抑制することで、寄生トランジスタを形成することのない、本来所望のトランジスタ特性を示すＭＯＳＦＥＴを形成することが可能となるのである。
【００２９】
本実施形態の半導体装置の製造方法によれば、ＬＯＣＯＳ法を用いたＳＯＩ基板の半導体装置においても、寄生トランジスタの発生を招くことなく、ＭＯＳＦＥＴ等の半導体素子をＳＯＩ基板上に形成することができる。これにより、ＳＯＩ基板を用いた半導体装置を低い製造コストで提供することが可能となる。
【００３０】
また、第１の実施形態における半導体装置の製造方法では、フィールド酸化膜への熱処理工程において、酸素（Ｏ２）の含まれた雰囲気下で、フィールド酸化膜のダメージを除去する熱処理を行ってもよい。このような雰囲気下で熱処理を行えば、ＬＯＣＯＳエッジ部の酸化が進み、フィールド酸化膜のバーズビーク部２０７の距離ｌを短くすることが可能となる。結果として、よりハンプの発生を抑制することが可能となる。
【００３１】
加えて、本第１の実施形態における半導体装置の製造方法では、ハンプを抑制する高濃度不純物領域２０８をＬＯＣＯＳエッジ部に形成するイオン注入の後、同じく耐酸化膜２０６をマスクとして、ＬＯＣＯＳエッジ部へ酸素イオンをインプラし、インプラされた酸素イオンに対して熱処理を行う工程を加えても良い。
【００３２】
このような工程を追加することで、ＬＯＣＯＳエッジ部に注入された酸素イオンとシリコン層２０３に含まれたシリコンが反応して、新たなシリコン酸化膜がＬＯＣＯＳエッジ部に形成される。この新たな酸化膜により、フィールド酸化膜のバーズビーク部２０７の距離ｌを短くすることが可能となって、更に、ハンプの発生を抑制することができる。
【００３３】
この酸素イオンによるインプラでは、ＬＯＣＯＳエッジ部に酸素イオンができる限り多く注入される条件で行われることが望ましく、具体的には注入角度が約４５°程度、加速エネルギーが約３０〜５０ｋｅＶ、ドーズ量が約５．０×１０１７ions／ｃｍ２以上であることが望ましい。
【００３４】
また、ＬＯＣＯＳエッジ部に注入された酸素イオンに対する熱処理は、大気圧であって、酸素（Ｏ２）若しくは窒素（Ｎ２）雰囲気中で約１０００℃以上の高温で行われることが望ましい。この熱処理は、フィールド酸化膜１０１のダメージ回復を行う熱処理と兼ねることが可能である。
【００３５】
更に、第１の実施形態における半導体装置の製造方法では、ハンプを抑制する高濃度不純物領域２０８をＬＯＣＯＳエッジ部に形成するイオン注入の後、同じく耐酸化膜２０６をマスクとして、シリコン（Ｓｉ）またはアルゴン（Ａｒ）といったＬＯＣＯＳエッジ部をアモルファス化させるイオンのインプラ工程を加えても良い。
【００３６】
一般的にアモルファス化されたシリコン層２０３では、ＬＯＣＯＳエッジ部に形成された高濃度不純物領域２０８に含まれる不純物の拡散を抑制することができる。そのため、これらの工程を第１の実施形態の製造方法に加えると、高濃度不純物領域２０８の不純物濃度を更に高く維持することが可能となるため、よりハンプの発生を抑制することが可能となる。
【００３７】
次に、第２の実施形態における半導体装置の製造方法を説明する。
【００３８】
図４は、第２の実施形態における半導体装置の製造方法を示す図であり、図４（ａ）〜（ｅ）は図１の線分Ｘ−Ｘから見た各工程の断面図である。また、第１の実施形態で示した記号と同一記号は同一物、若しくは相当部分を示すものである。
【００３９】
本第２の実施形態における半導体装置の製造方法において、第１の実施形態の製造方法との相違点は、フィールド酸化膜１０１上のパッド酸化膜、耐酸化膜２０６、そしてシリコン層２０３上のパッド酸化膜を順次除去する工程の前に、予めフィールド酸化膜のバーズビーク部２０７を覆うような保護膜４０１のシリコン窒化膜を形成しておくという点である。
【００４０】
図４（ａ）に示すように、第１の実施形態の半導体装置の製造方法と同様に、ＳＯＩ基板２０４およびパッド酸化膜を形成し、その後、活性領域１０２を規定する所定形状の耐酸化膜２０６を形成する。次に、その耐酸化膜２０６をマスクとして、耐酸化膜２０６から露出したシリコン層２０３に熱処理を行い、シリコン層２０３の所定領域に素子間の分離を行うフィールド酸化膜１０１を形成する。
【００４１】
この後、図４（ｂ）に示すように、耐酸化膜２０６をマスクとして、不純物のイオン注入を行い、ハンプを抑制する高濃度不純物領域２０８をバーズビーク部２０７下のシリコン層２０３（ＬＯＣＯＳエッジ部）に形成する。
【００４２】
高濃度不純物領域２０８を形成した後、フィールド酸化膜１０１の一部を覆う保護膜４０１をシリコン窒化膜等により形成する。この保護膜４０１は、極めて薄い膜厚のシリコン層２０３が形成されるバーズビーク部２０７を確実に覆うものであることが望ましい。例えば、シリコン層２０３の膜厚が４００〜５００Åであって、耐酸化膜２０６の膜厚が１０００Å、フィールド酸化膜１０１の形成条件がｄｒｙ酸化、１０００℃、６０分程度の場合、フィールド酸化膜の形成工程で形成されるバーズビーク部の距離ｌは、約５００Å程度である。そのため、保護膜４０１の端部はバーズビーク部２０７の端部より約５００Å程度以上離間した位置に配置されていることが望ましい。
【００４３】
このようにして、バーズビーク部２０７を覆う保護膜４０１を形成した後、図４（ｄ）に示すように、フィールド酸化膜１０１上のパッド酸化膜を除去し、その後、耐酸化膜２０６、そしてシリコン層２０３上のパッド酸化膜を順次除去する。本実施例の場合、フィールド酸化膜１０１上のパッド酸化膜を除去の際に、耐酸化膜２０６上に形成された自然酸化膜が除去される。また、第２の実施の形態では、第１の実施形態の場合と同様、パッド酸化膜２０５の除去はＨＦ処理により行われ、耐酸化膜２０６の除去は熱リン酸処理によって行われる。
【００４４】
また、本第２の実施形態の製造方法においても、パッド酸化膜２０５を除去する前には、ＳＯＩ基板２０４に対して、先の第１の実施形態で説明したフィールド酸化膜１０１の損傷を回復させる熱処理が行われる。
【００４５】
この熱処理によって、更に、パッド酸化膜２０５の除去に伴うフィールド酸化膜１０１の膜削れを抑制することが可能となる。結果として、シリコン層２０３とその上部を延在するゲート電極１０３との間のフィールド酸化膜１０１の膜厚を十分に確保することができるようになり、第１の実施形態に比べてより寄生トランジスタの発生を抑制することが可能となる。
【００４６】
その後、図４（ｅ）に示すように、露出したシリコン層２０３上にゲート絶縁膜２０９、ゲート電極１０３を形成し、ゲート電極１０３とフィールド酸化膜１０１とをマスクとするイオン注入により活性領域１０２にＭＯＳＦＥＴのソースおよびドレイン領域となる不純物拡散層２１１を形成する。これにより所望のＭＯＳＦＥＴが形成される。
【００４７】
このように本第２の実施形態における半導体装置の製造方法では、バーズビーク部２０７のフィールド酸化膜が保護膜４０１により確実に保護される。そのため、保護膜４０１の形成後に行われる、耐酸化膜２０６上に形成された自然酸化膜の除去、つまり、フィールド酸化膜１０１上のパッド酸化膜の除去が行われるＨＦ処理によりバーズビーク部２０７のフィールド酸化膜に膜削れが生じることはない。結果として、本実施形態の製造法方によれば、先の第１の実施形態の製造方法に比べて、寄生トランジスタの発生に大きく寄与するバーズビーク部２０７のフィールド酸化膜の膜厚を厚く確保することが可能となり、より寄生トランジスタの発生を抑制することが可能となる。
【００４８】
次に、第３の実施形態における半導体装置の製造方法を説明する。
【００４９】
図５は、第３の実施形態における半導体装置の製造方法を示す図であり、図５（ａ）〜（ｅ）は図１の線分Ｘ−Ｘから見た各工程の断面図である。また、第１の実施形態で示した記号と同一記号は同一物、若しくは相当部分を示すものである。
【００５０】
本第３の実施形態における半導体装置の製造方法において、第１の実施形態および第２の実施形態における製造方法との相違点は、ＭＯＳＦＥＴのソース領域またはドレイン領域といった不純物拡散層５１１を形成するイオン注入の際に、フィールド酸化膜のバーズビーク部２０７を覆い、そして、シリコン層２０３表面の活性領域１０２を露出させるマスク５０１を用いるという点である。このマスクを用いることにより、第３の実施形態の製造方法では、極めて膜厚が薄いシリコン層であるＬＯＣＯＳエッジ部に寄生トランジスタのソースおよびドレイン領域となる不純物拡散層が形成されない。
【００５１】
図５（ａ）に示すように、第１および第２の実施形態の半導体装置の製造方法と同様に、ＳＯＩ基板２０４およびパッド酸化膜を形成し、その後、活性領域１０２を規定する所定形状の耐酸化膜２０６を形成する。次に、その耐酸化膜２０６をマスクとして、耐酸化膜２０６から露出したシリコン層２０３に熱処理を行い、シリコン層２０３の所定領域に素子間の分離を行うフィールド酸化膜１０１を形成する。
【００５２】
この後、図５（ｂ）に示すように、耐酸化膜２０６をマスクとして、不純物のイオン注入を行い、ハンプを抑制する高濃度不純物領域２０８をバーズビーク部２０７下のシリコン層２０３（ＬＯＣＯＳエッジ部）に形成する。
【００５３】
高濃度不純物領域２０８を形成した後、図５（ｃ）に示すように、フィールド酸化膜１０１上のパッド酸化膜、耐酸化膜２０６、そしてシリコン層２０３上のパッド酸化膜を順次除去する。第１の実施形態の場合と同様、パッド酸化膜２０５の除去はＨＦ処理により行われ、耐酸化膜２０６の除去は熱リン酸処理によって行われる。
【００５４】
また、本実施形態の製造方法においても、パッド酸化膜２０５を除去する前には、ＳＯＩ基板２０４に対してフィールド酸化膜１０１の損傷を回復させる熱処理が行われる。
【００５５】
その後、図５（ｄ）に示すように、露出したシリコン層２０３上にゲート絶縁膜２０９、ゲート電極１０３、不純物拡散層形成用のマスク５０１を形成する。
【００５６】
この不純物拡散層形成用のマスク５０１は、一般的に使用されているレジストにより形成されるものでよく、その膜厚は５００〜１０００Å程度であることが望ましい。また、マスク５０１のＳＯＩ基板２０４上の設置位置については、その一端がフィールド酸化膜のバーズビーク部２０７の先端にかかる程度の位置に配置されていることが望ましい。
【００５７】
不純物拡散層形成用のマスク５０１形成後、第１および第２の実施形態と同様に、ゲート電極１０３とマスク５０１とをマスクとしてイオン注入を行う。これにより、シリコン層２０３の活性領域１０２にＭＯＳＦＥＴのソース領域またはドレイン領域となる不純物拡散層５１１を形成する。これらの工程を経て、所望のＭＯＳＦＥＴが形成される。
【００５８】
このように本第３の実施形態における半導体装置の製造方法では、予めバーズビーク部２０７の先端にかかる程度の位置に不純物拡散層形成用のマスク５０１を形成し、そのマスク５０１およびゲート電極１０３をマスクにして、ＭＯＳＦＥＴのソース領域またはドレイン領域となる不純物拡散層５１１を形成している。このため、本実施形態の製造方法によれば、ＬＯＣＯＳエッジ部にソース、ドレインという不純物拡散層を持たないＭＯＳＦＥＴを形成することが可能となる。結果として、パッド酸化膜２０５の除去前に行われる熱処理工程において、たとえ十分にフィールド酸化膜１０１のダメージ回復することができず、パッド酸化膜２０５の除去時に若干のフィールド酸化膜の膜削れが生じてしまった場合においても、ＬＯＣＯＳエッジ部にはＭＯＳＦＥＴのソースやドレインとして機能する不純物拡散層が形成されていないため、寄生トランジスタが形成されることはない。つまり、本実施形態の製造法方によれば、より寄生トランジスタの発生を抑制する半導体装置を提供することが可能となる。
【００５９】
【発明の効果】
以上説明したように、ＬＯＣＯＳエッジ部の高濃度不純物領域２０８の形成後、パッド酸化膜２０５除去前に、高濃度不純物領域２０８を形成する際のイオン注入により生じる、結晶欠陥や格子ずれといったフィールド酸化膜１０１の損傷を回復させる熱処理を加える本発明によれば、ＬＯＣＯＳ法により素子分離を行うＳＯＩ基板を用いた半導体装置において、低い製造コストで製造されるとともに、ハンプ等の発生を抑制し、ＭＯＳＦＥＴ特性の劣化を防止することが可能となる半導体装置の製造方法を提供することが可能となる。
【図面の簡単な説明】
【図１】本発明の半導体装置を示す平面図である。
【図２】第１実施形態の半導体装置の製造方法における各工程を示す断面図である。
【図３】ＭＯＳＦＥＴのドレイン電流とゲート電圧との関係を示すグラフである。
【図４】第２実施形態の半導体装置の製造方法における各工程を示す断面図である。
【図５】第３実施形態の半導体装置の製造方法における各工程を示す断面図である。
【符号の説明】
１０１ フィールド酸化膜
１０２ 活性領域
１０３ ゲート電極
２０１ シリコン基板
２０２ ＢＯＸ酸化膜
２０３ シリコン層
２０４ ＳＯＩ基板
２０５ パッド酸化膜
２０６ 耐酸化膜
２０７ バーズビーク部
２０８ 高濃度不純物領域
２０９ ゲート絶縁膜
２１０ チャネル領域
２１１ 不純物拡散層
Claims (8)
- 基板上に絶縁膜を介して形成されるシリコン層を準備する工程と、
前記シリコン層上にパッド酸化膜を形成した後、前記パッド酸化膜上に選択的に耐酸化膜を形成する工程と、
前記耐酸化膜より露出した前記パッド酸化膜下の前記シリコン層を酸化してフィールド酸化膜を形成する工程と、
前記フィールド酸化膜を形成した後、前記耐酸化膜および前記パッド酸化膜を除去し、前記シリコン層上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上にゲート電極を形成し、前記ゲート電極と前記フィールド酸化膜との間の前記シリコン層表面に第１導電型の不純物拡散層を形成する工程とを含む半導体素子の製造方法において、
前記フィールド酸化膜を形成した後、前記耐酸化膜をマスクとして、前記フィールド酸化膜エッジ部下の前記シリコン層に第２導電型の不純物を斜め方向から注入し、前記フィールド酸化膜エッジ部下の前記シリコン層に前記不純物拡散層のそれよりも高い不純物濃度を有する不純物領域を形成する工程と、
前記不純物領域を形成した後、前記フィールド酸化膜に対して熱処理を行い、前記熱処理工程の後、前記パッド酸化膜を除去する工程とを有することを特徴とする半導体素子の製造方法。 - 請求項１記載の半導体素子の製造方法において、
前記熱処理工程は、前記フィールド酸化膜のダメージを回復させるためのものであることを特徴とする半導体素子の半導体素子の製造方法。 - 請求項２記載の半導体素子の製造方法において、
前記熱処理工程は、１０００℃以上の不活性雰囲気下で１０分以内行われることを特徴とする半導体素子の製造方法。 - 請求項３記載の半導体素子の製造方法は、さらに、
前記熱処理工程の前に、前記フィールド酸化膜エッジ部下の前記シリコン層に酸素イオンを注入する工程を有することを特徴とする半導体素子の製造方法。 - 請求項２記載の半導体素子の製造方法において、
前記熱処理工程は、８００℃以下の不活性雰囲気下で３０分以内行われることを特徴とする半導体素子の製造方法。 - 請求項１記載の半導体素子の製造方法において、
前記熱処理工程は、酸素を含む雰囲気下で行われることを特徴とする半導体素子の製造方法。 - 請求項１記載の半導体素子の製造方法において、前記不純物拡散層は、前記基板上に設けられるマスクを用いた前記シリコン層表面への不純物注入により形成されており、前記マスクは前記シリコン層上に形成された前記フィールド酸化膜を覆うマスクであることを特徴とする半導体素子の製造方法。
- 請求項１記載の半導体素子の製造方法は、さらに、
前記不純物領域を形成する工程の後、前記フィールド酸化膜上には、前記シリコン層上に形成された前記フィールド酸化膜のバーズビーク部を完全に覆う保護膜を形成する工程と、前記保護膜より露出する前記パッド酸化膜を除去する工程と、前記パッド酸化膜を除去する工程の後、前記耐酸化膜と残存する前記パッド酸化膜を除去して、前記シリコン層を露出させる工程とを含むことを特徴とする半導体素子の半導体素子の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001312069A JP4054557B2 (ja) | 2001-10-10 | 2001-10-10 | 半導体素子の製造方法 |
| US10/059,124 US6673660B2 (en) | 2001-10-10 | 2002-01-31 | Method of manufacturing semiconductor element |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001312069A JP4054557B2 (ja) | 2001-10-10 | 2001-10-10 | 半導体素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003124303A JP2003124303A (ja) | 2003-04-25 |
| JP4054557B2 true JP4054557B2 (ja) | 2008-02-27 |
Family
ID=19130784
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001312069A Expired - Fee Related JP4054557B2 (ja) | 2001-10-10 | 2001-10-10 | 半導体素子の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6673660B2 (ja) |
| JP (1) | JP4054557B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004152962A (ja) * | 2002-10-30 | 2004-05-27 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
| JP4540320B2 (ja) | 2003-09-19 | 2010-09-08 | Ｏｋｉセミコンダクタ株式会社 | 半導体装置の製造方法 |
| US7592207B2 (en) * | 2003-11-14 | 2009-09-22 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device and method for manufacturing the same |
| JP4902362B2 (ja) * | 2005-01-12 | 2012-03-21 | シャープ株式会社 | 半導体装置の製造方法 |
| JP4673072B2 (ja) * | 2005-01-24 | 2011-04-20 | Ｏｋｉセミコンダクタ株式会社 | 半導体素子の製造方法 |
| JP5567247B2 (ja) * | 2006-02-07 | 2014-08-06 | セイコーインスツル株式会社 | 半導体装置およびその製造方法 |
| US20090088748A1 (en) * | 2007-09-28 | 2009-04-02 | Tyco Healthcare Group Lp | Insulating Mesh-like Boot for Electrosurgical Forceps |
| JP5950507B2 (ja) * | 2011-05-02 | 2016-07-13 | キヤノン株式会社 | 半導体装置の製造方法およびｃｍｏｓイメージセンサーの製造方法 |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4777147A (en) * | 1987-01-28 | 1988-10-11 | Texas Instruments Incorporated | Forming a split-level CMOS device |
| US4987093A (en) * | 1987-04-15 | 1991-01-22 | Texas Instruments Incorporated | Through-field implant isolated devices and method |
| US4974051A (en) * | 1988-02-01 | 1990-11-27 | Texas Instruments Incorporated | MOS transistor with improved radiation hardness |
| US4997780A (en) * | 1988-09-21 | 1991-03-05 | Ncr Corporation | Method of making CMOS integrated devices in seeded islands |
| JPH03155651A (ja) * | 1989-11-14 | 1991-07-03 | Fujitsu Ltd | 半導体装置の製造方法 |
| KR940006273A (ko) * | 1992-06-20 | 1994-03-23 | 오가 노리오 | 스태틱램(sram) 장치 및 그 제조방법 |
| US5326710A (en) * | 1992-09-10 | 1994-07-05 | National Semiconductor Corporation | Process for fabricating lateral PNP transistor structure and BICMOS IC |
| US5863823A (en) * | 1993-07-12 | 1999-01-26 | Peregrine Semiconductor Corporation | Self-aligned edge control in silicon on insulator |
| US5686347A (en) * | 1994-12-27 | 1997-11-11 | United Microelectronics Corporation | Self isolation manufacturing method |
| FR2734403B1 (fr) * | 1995-05-19 | 1997-08-01 | Sgs Thomson Microelectronics | Isolement plan dans des circuits integres |
| KR100197656B1 (ko) * | 1995-12-29 | 1999-07-01 | 김영환 | 반도체 에스.오.아이.소자의 제조방법 |
| US5972746A (en) * | 1996-10-08 | 1999-10-26 | Mosel Vitelic, Inc. | Method for manufacturing semiconductor devices using double-charged implantation |
| US6177299B1 (en) * | 1998-01-15 | 2001-01-23 | International Business Machines Corporation | Transistor having substantially isolated body and method of making the same |
| US6074929A (en) * | 1998-12-22 | 2000-06-13 | National Semiconductor Corporation | Box isolation technique for integrated circuit structures |
| JP3751469B2 (ja) * | 1999-04-26 | 2006-03-01 | 沖電気工業株式会社 | Ｓｏｉ構造の半導体装置の製造方法 |
| JP3546789B2 (ja) * | 1999-12-24 | 2004-07-28 | 株式会社デンソー | 半導体装置の製造方法 |
| US6333234B1 (en) * | 2001-03-13 | 2001-12-25 | United Microelectronics Corp. | Method for making a HVMOS transistor |
-
2001
- 2001-10-10 JP JP2001312069A patent/JP4054557B2/ja not_active Expired - Fee Related
-
2002
- 2002-01-31 US US10/059,124 patent/US6673660B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6673660B2 (en) | 2004-01-06 |
| US20030068870A1 (en) | 2003-04-10 |
| JP2003124303A (ja) | 2003-04-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4027447B2 (ja) | 半導体装置の製造方法 | |
| JPH09199730A (ja) | 半導体装置及びその製造方法 | |
| JP4368095B2 (ja) | 半導体装置及びその製造方法 | |
| JPH10326891A (ja) | 半導体装置およびその製造方法 | |
| JP3744694B2 (ja) | トランジスターの特性を改善するための半導体装置製造方法 | |
| JP4054557B2 (ja) | 半導体素子の製造方法 | |
| JP4802378B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| JP2951893B2 (ja) | 半導体素子のトランジスター製造方法 | |
| KR100367049B1 (ko) | 반도체 장치의 제조방법 | |
| US20090162980A1 (en) | Method of manufacturing semiconductor device | |
| JP2004153173A (ja) | 半導体装置の製造方法 | |
| US6566680B1 (en) | Semiconductor-on-insulator (SOI) tunneling junction transistor | |
| JP2005093897A (ja) | 半導体装置，及び半導体装置の製造方法 | |
| JP2021153163A (ja) | 半導体装置の製造方法、および半導体装置 | |
| JP2001217418A (ja) | Ｍｏｓトランジスタ及びその製造方法 | |
| JP2633104B2 (ja) | 半導体装置の製造方法 | |
| JP4532857B2 (ja) | シャロートレンチ分離構造を有する半導体装置の製造方法 | |
| JP5428121B2 (ja) | 半導体装置の製造方法 | |
| JP4265890B2 (ja) | 絶縁ゲート型電界効果トランジスタの製造方法 | |
| JP4223026B2 (ja) | 半導体装置 | |
| US7709350B2 (en) | Method for manufacturing a semiconductor elemental device | |
| JP3714396B2 (ja) | 半導体装置の製造方法 | |
| JP4265889B2 (ja) | 絶縁ゲート型電界効果トランジスタの製造方法 | |
| JP3316023B2 (ja) | 半導体装置 | |
| JPH07201773A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040830 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060104 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060923 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060929 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20061013 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071002 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071101 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071127 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071210 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101214 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4054557 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101214 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101214 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111214 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121214 Year of fee payment: 5 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121214 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121214 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131214 Year of fee payment: 6 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |