[go: up one dir, main page]

KR960006039A - 반도체 기억 장치 - Google Patents

반도체 기억 장치 Download PDF

Info

Publication number
KR960006039A
KR960006039A KR1019950022803A KR19950022803A KR960006039A KR 960006039 A KR960006039 A KR 960006039A KR 1019950022803 A KR1019950022803 A KR 1019950022803A KR 19950022803 A KR19950022803 A KR 19950022803A KR 960006039 A KR960006039 A KR 960006039A
Authority
KR
South Korea
Prior art keywords
data
sense amplifier
memory cell
cell array
bit line
Prior art date
Application number
KR1019950022803A
Other languages
English (en)
Other versions
KR0165159B1 (ko
Inventor
도모아끼 야베
겐지 누마따
가쯔히꼬 사또
료 하가
신지 미야노
도루 후루야마
Original Assignee
사또 후미오
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 사또 후미오, 가부시끼가이샤 도시바 filed Critical 사또 후미오
Publication of KR960006039A publication Critical patent/KR960006039A/ko
Application granted granted Critical
Publication of KR0165159B1 publication Critical patent/KR0165159B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/106—Data output latches
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1072—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for memories with random access ports synchronised on clock signal pulse trains, e.g. synchronous memories, self timed memories
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

데이타의 기입을 고속화할 수 있는 반도체 기억장치를 제공하는 것을 목적으로 한다.
데이타의 기입시에 기입회로의 활성화와 동시 또는 활성화 후에 센스 앰프(13)를 활성화하는 센스 앰프 제이 회로(23)을 설치한 것을 특징으로 한다. 데이타의 기입을 행할 때, 센스 앰프(13)이 활성화하기 전에 데이타를 비트선에 전송하고, 비트선 쌍의 레벨 변화가 작은 상태에서 기입 데이타에 따른 전위에 비트선 쌍을 설정하고, 그 후에 상기 전위차를 센스 앰프(13)에서 증폭한다. 이에 따라, 기입 데이타와 비트선 쌍에 판독한 데이타가 상이해도 센스 앰프(13)에 의해 증폭된 후의 큰 전위차의 비트선 쌍의 전위를 반전시킬 필요가 없고, 기입동작을 고속화할 수 있다.

Description

반도체 기억장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 제1실시예에 관한 반도체 기억장치에 대하여 설명하기 위한 것으로, DRAM의 개략 구성을 도시한 블록도.
제2도는 제1도에 도시한 회로에서의 센스 앰프 제어 회로의 상세한 구성예를 도시한 회로도.
제3도는 제1도 및 제2도에 도시한 회로의 동작을 설명하기 위한 타이밍 챠트.

Claims (13)

  1. 메모리셀이 어레이 상으로 배열된 메모리셀 어레이(11)와, 상기 메모리셀 어레이의 임의의 행을 선택하기 위한 로우 디코드 수단(12)과, 상기 메모리셀 어레이의 동일 열의 메모리셀이 각각 접속된 비트선(BL)과, 상기 비트선에 판독된 데이타를 증폭하고, 비트선에 정궤환을 걸어서 데이타를 보존하는 센스 앰프(13)와, 상기 비트선에 데이타를 공급하는 기입 수단과, 데이타의 기입시에 상기 기입 수단의 활성화와 동시 또는 활성화 후에 상기 센스 앰프를 활성화하는 센스 앰프 제어 수단(23, 23')을 구비하는 것을 특징으로 하는 반도체 기억 장치.
  2. 메모리셀이 어레이 상으로 배열된 메모리셀 어레이와, 상기 메모리셀 어레이의 임의의 행을 선택하기 위한 로우 디코드 수단과, 상기 메모리셀 어레이의 동일 열의메모리셀이 각각 접속된 비트선과, 상기 비트선에 판독된 데이타를 증폭하고, 비트선에 정궤환을 걸어서 데이타를 보존하는 센스 앰프와, 상기 센스 앰프의 동작을 제어하는 센스 앰프 제어 수단과, 판독 데이타 및 기입 데이타를 보존하는 데이타 보존 수단과, 상기 데이타 보존 수단과 상기 센스 앰프간의 데이타의 전송을 제어하는 전송 게이트와, 상기 전송 게이트를 온/오프 제어하는 전송 게이트 제어 수단과, 상기 데이타 보존 수단에 데이타를 기입하기 위한 기입 수단을 구비하고, 상기 메모리셀 어레이로의 데이타 기입시에 상기 기입 수단에 의해 상기 데이타 보존 수단에 미리 데이타를 기입하고, 상기 전송 게이트 전송 수단에 의해 상기 전송 게이트를 온시켜 상기 데이타 보존 수단으로부터 상기 비트선에 데이타를 공급한 후, 상기 센스 앰프 제어 수단으로 상기 센스 앰프를 활성화시키는 것을 특징으로 하는 반도체 기억 장치.
  3. 메모리셀이 어레이 상으로 배열된 메모리셀 어레이와, 상기 메모리셀 어레이의 동일 행의 메모리셀이 각각 접속된 워드선과, 상기 워드선을 선택적으로 구동함으로써, 상기 메모리셀 어레이의 임의의 행을 선택하기 위한 로우 디코드 수단과, 상기 메모리셀 어레이의 동일열의 메모리셀이 각각 접속된 비트선과, 상기 비트선에 각각 접속되는 센스 앰프와, 상기 비트선의 적어도 1라인을 선택하는 컬럼 디코드 수단과, 상기 선택된 비트선에 데이타를 공급하는 기입 수단과, 데이타의 기입시에 상기 기입 수단의 활성화와 동시 또는 활성화 후에 상기 센스 앰프를 활성화하는 센스 앰프 제어 수단을 구비하는 것을 특징으로 하는 반도체 기억 장치.
  4. 제1항에 있어서, 상기 기입 수단은 클럭 신호에 동기하여 데이타를 기입하는 것을 특징으로 하는 반도체 기억 장치.
  5. 제2항에 있어서, 상기 기입 수단은 클럭 신호에 동기하여 데이타를 기입하는 것을 특징으로 하는 반도체 기억 장치.
  6. 제3항에 있어서, 상기 기입 수단은 클럭 신호에 동기하여 데이타를 기입하는 것을 특징으로 하는 반도체 기억 장치.
  7. 제1항에 있어서, 상기 메모리셀은 다이나믹형인 것을 특징으로 하는 반도체 기억 장치.
  8. 제2항에 있어서, 상기 메모리셀은 다이나믹형인 것을 특징으로 하는 반도체 기억 장치.
  9. 제3항에 있어서, 상기 메모리셀은 다이나믹형인 것을 특징으로 하는 반도체 기억 장치.
  10. 제4항에 있어서, 상기 메모리셀은 다이나믹형인 것을 특징으로 하는 반도체 기억 장치.
  11. DRAM 셀이 어레이 상으로 배치된 메모리셀 어레이와, 상기 메모리셀 어레이의 동일 행의 DRAM 셀이 각각 접속된 워드선과, 상기 워드선을 선택적으로 구동함으로써 상기 메모리셀 어레이의 임의의 행을 선택하기 위한 로우 디코드 수단과, 상기 메모리셀 어레이의 동일 열의 DRAM 셀이 각각 접속된 비트선과, 상기 메모리셀 어레이에 있어서의 선택된 행의 DRAM 셀로부터 비트선에 판독된 데이타를 증폭하고, 비트선에 정궤환을 걸어서 데이타를 보존하는 센스 앰프와, 클럭 신호에 동기하여 상기 비트선에 데이타를 공급하는 기입 수단과, 상기 기입 수단에 의한 기입 동작을 행할 때에, 기입 동작 모드로 들어가는 것을 나타내는 제어신호를 출력하는 제어 수단과, 상기 제어 수단으로부터 출력되는 상기 제어 신호가 기입 동작 모드를 지시하고 있을 때에는 상기 로우 디코드 수단에 의해 상기 워드선을 선택적으로 구동한 후, 상기 센스 앰프를 비활성 상태로 유지하고, 상기 기입 수단의 활성화에 응답하여 상기 센스 앰프를 활성화시켜, 상기 제어 수단으로부터 출력되는 상기 제어 신호가 기입 동작 모드를 지시하지 않을 때에는 상기 로우 디코드 수단으로 상기 워드선을 선택적으로 구동한 후, 미리 설정된 소정의 시간 경과 후에 상기 센스 앰프를 활성화하는 센스 앰프 제어 수단을 구비하는 것을 특징으로 하는 반도체 기억 장치.
  12. 제11항에 있어서, 상기 센스 앰프 제어 수단은 상기 워드선의 활성화 후에 상기 미리 설정된 소정의 시간이 경과하기 전에 상기 기입 수단이 활성화되었을 때 상기 미리 설정된 소정 시간이 경과한 시점에서 상기 센스 앰프를 활성화시키는 제어를 행하는 것을 특징으로 하는 반도체 기억장치.
  13. DRAM 셀이 어레이 상으로 배치된 메모리셀 어레이와, 상기 메모리셀 어레이의 동일 행의 DRAM 셀이 각각 접속된 워드선과, 상기 워드선을 선택적으로 구동함으로써 상기 메모리셀 어레이의 임의의 행을 선택하기 위한 로우 디코드 수단과, 상기 메모리셀 어레이의 동일 열의 DRAM 셀이 각각 접속된 비트선과, 상기 메모리셀 어레이에 있어서의 선택된 행의 DRAM 셀로부터 비트선에 판독된 데이타를 증폭하고, 비트선에 정궤환을 걸어서 데이타를 보존하는 센스 앰프와, 클럭 신호에 동기하여 상기 DRAM셀에 데이타를 공급하는 기입 수단과, 상기 기입 수단에 의한 기입 동작을 행할 때, 기입 동작 모드로 들어가는 것을 특징으로 표시하는 제1제어 신호를 출력하는 제1제어 수단과, 상기 제1 제어 수단으로부터 출력되는 제1제어 신호에 응답하여 동작이 제어되고, 제1제어 신호가 유의 레벨일 때에는 상기 데이타 기입 수단이 활성화될 때까지 상기 로우 디코드 수단을 비활성 상태로 설정하고, 상기 기입 수단이 활성화되는 것에 동기하여 상기 로우 디코드 수단을 활성화하고, 상기 제1제어 신호가 유의 레벨이 아닐 때에는 상기 로우 디코드 수단을 활성화하는 제2제어 수단과, 워드선이 구동되고 나서 미리 설정된 소정 시간 경과 후에, 상기 센스 앰프를 활성화시키는 센스 앰프 제어 수단을 구비하는 것을 특징으로 하는 반도체 기억 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950022803A 1994-07-28 1995-07-28 반도체 기억 장치 KR0165159B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP94-176989 1994-07-28
JP17698994 1994-07-28

Publications (2)

Publication Number Publication Date
KR960006039A true KR960006039A (ko) 1996-02-23
KR0165159B1 KR0165159B1 (ko) 1999-02-01

Family

ID=16023244

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950022803A KR0165159B1 (ko) 1994-07-28 1995-07-28 반도체 기억 장치

Country Status (2)

Country Link
US (2) US5659507A (ko)
KR (1) KR0165159B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100403345B1 (ko) * 2001-09-14 2003-11-01 주식회사 하이닉스반도체 반도체 메모리 장치의 라이트 동작회로

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5666321A (en) * 1995-09-01 1997-09-09 Micron Technology, Inc. Synchronous DRAM memory with asynchronous column decode
KR0164359B1 (ko) * 1995-09-06 1999-02-18 김광호 싸이클시간을 감소시키기 위한 반도체 메모리 장치
JPH10162577A (ja) * 1996-12-02 1998-06-19 Toshiba Corp 半導体記憶装置及びデータ書き込み方法
KR100265591B1 (ko) * 1997-05-19 2000-11-01 김영환 클럭입력버퍼를분리시킨반도체메모리장치
JP3090104B2 (ja) * 1997-10-27 2000-09-18 日本電気株式会社 半導体メモリ装置
US6087858A (en) * 1998-06-24 2000-07-11 Cypress Semiconductor Corp. Self-timed sense amplifier evaluation scheme
US5978280A (en) * 1998-06-25 1999-11-02 Cypress Semiconductor Corp. Method, architecture and circuit for reducing and/or eliminating small signal voltage swing sensitivity
US5986970A (en) * 1998-06-29 1999-11-16 Cypress Semiconductor Corp. Method, architecture and circuit for writing to a memory
US6122203A (en) * 1998-06-29 2000-09-19 Cypress Semiconductor Corp. Method, architecture and circuit for writing to and reading from a memory during a single cycle
US5946255A (en) * 1998-07-31 1999-08-31 Cypress Semiconductor Corp. Wordline synchronized reference voltage generator
US6061292A (en) * 1998-08-21 2000-05-09 Winbond Electronics Corporation Method and circuit for triggering column select line for write operations
JP2000076845A (ja) * 1998-08-28 2000-03-14 Sony Corp 記憶装置および記憶装置の制御方法
TW462055B (en) * 1999-04-28 2001-11-01 Fujitsu Ltd Semiconductor memory device
JP3520810B2 (ja) * 1999-07-02 2004-04-19 日本電気株式会社 バックアップ機能を有するデータ保持回路
JP2001067866A (ja) 1999-08-30 2001-03-16 Mitsubishi Electric Corp 同期型半導体記憶装置
US6240043B1 (en) * 1999-12-08 2001-05-29 International Business Machines Corporation SDRAM with a maskable input
JP5034133B2 (ja) * 2000-02-29 2012-09-26 富士通セミコンダクター株式会社 半導体記憶装置
KR100394066B1 (ko) * 2000-09-29 2003-08-09 주식회사 하이닉스반도체 반도체 메모리의 데이터 라이트 회로
JP3553027B2 (ja) * 2001-04-13 2004-08-11 松下電器産業株式会社 半導体記憶装置
AU2005234725B2 (en) * 2003-05-22 2012-02-23 Evogene Ltd. Methods of Increasing Abiotic Stress Tolerance and/or Biomass in Plants and Plants Generated Thereby
US7349266B2 (en) * 2004-06-10 2008-03-25 Freescale Semiconductor, Inc. Memory device with a data hold latch
KR100571647B1 (ko) * 2005-03-31 2006-04-17 주식회사 하이닉스반도체 반도체 장치의 데이터 래치회로
JP2015032327A (ja) * 2013-07-31 2015-02-16 ルネサスエレクトロニクス株式会社 半導体装置、及びデータ読み出し方法
JP6991910B2 (ja) * 2018-03-23 2022-01-13 ルネサスエレクトロニクス株式会社 半導体装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4807189A (en) * 1987-08-05 1989-02-21 Texas Instruments Incorporated Read/write memory having a multiple column select mode
JPH0770212B2 (ja) * 1988-07-19 1995-07-31 日本電気株式会社 半導体メモリ回路
JPH02226581A (ja) * 1989-02-25 1990-09-10 Sony Corp ダイナミックメモリ
JP2604276B2 (ja) * 1990-11-20 1997-04-30 三菱電機株式会社 半導体記憶装置
JP2715004B2 (ja) * 1991-01-07 1998-02-16 三菱電機株式会社 半導体メモリ装置
JP3105319B2 (ja) * 1991-12-19 2000-10-30 株式会社 沖マイクロデザイン シリアルアクセスメモリ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100403345B1 (ko) * 2001-09-14 2003-11-01 주식회사 하이닉스반도체 반도체 메모리 장치의 라이트 동작회로

Also Published As

Publication number Publication date
US5659507A (en) 1997-08-19
US5754481A (en) 1998-05-19
KR0165159B1 (ko) 1999-02-01

Similar Documents

Publication Publication Date Title
KR960006039A (ko) 반도체 기억 장치
KR920011002B1 (ko) 속기 기능을 지닌 반도체 메모리 장치
KR970051182A (ko) 반도체 기억 장치
KR850008023A (ko) 반도체 기억장치
KR920018766A (ko) 불휘발성 반도체 기억장치
KR880010424A (ko) 스태틱형 반도체 기억장치
KR950024216A (ko) 반도체 기억장치
KR960015578A (ko) 버스트 동작중에 리프레시 동작이 가능한 반도체 기억장치
KR890005993A (ko) 프로그래블 로직디바이스
KR930001216A (ko) 랜덤 액세스 메모리 장치와 그 제어방법
KR940007884A (ko) 반도체 장치
KR940004654A (ko) 다이나믹 메모리 장치
KR960015587A (ko) 동기 반도체 메모리 장치 및 동기 동적 램의 감지 과정을 제어하는 방법
KR960012009A (ko) 다이나믹형 메모리
KR950009713A (ko) 작은 동작 전류로 플래시 기록을 행하는 방법 및 그에 따른 반도체 메모리 회로
KR100295048B1 (ko) 기입시간을최소화하는메모리장치및데이터기입방법
KR910010530A (ko) 램 테스트시 고속 기록회로
US7038957B2 (en) Semiconductor memory device for testifying over-driving quantity depending on position
KR880013070A (ko) 디지탈 신호처리장치
KR970017610A (ko) 반도체 메모리 장치
KR950004283A (ko) 반도체 메모리 장치
KR960025776A (ko) 셰어드 센스앰프 방식의 센스 램프로 소비되는 전력을 경감한 반도체 기억 장치
KR950010084A (ko) 반도체 메모리 장치
KR970023432A (ko) 신속한 랜덤 액세스를 위한 반도체 메모리 소자
JP2000132969A (ja) ダイナミックメモリ装置

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19950728

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19950728

Comment text: Request for Examination of Application

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19980722

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19980916

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19980916

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
G170 Re-publication after modification of scope of protection [patent]
PG1701 Publication of correction

Patent event code: PG17011E01I

Patent event date: 19990413

Comment text: Request for Publication of Correction

Publication date: 19990515

PR1001 Payment of annual fee

Payment date: 20010830

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20020829

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20030901

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20040901

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20050831

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20060907

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20070828

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20080813

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20090827

Start annual number: 12

End annual number: 12

PR1001 Payment of annual fee

Payment date: 20100831

Start annual number: 13

End annual number: 13

FPAY Annual fee payment

Payment date: 20110811

Year of fee payment: 14

PR1001 Payment of annual fee

Payment date: 20110811

Start annual number: 14

End annual number: 14

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20130809