[go: up one dir, main page]

KR960015587A - 동기 반도체 메모리 장치 및 동기 동적 램의 감지 과정을 제어하는 방법 - Google Patents

동기 반도체 메모리 장치 및 동기 동적 램의 감지 과정을 제어하는 방법 Download PDF

Info

Publication number
KR960015587A
KR960015587A KR1019950038361A KR19950038361A KR960015587A KR 960015587 A KR960015587 A KR 960015587A KR 1019950038361 A KR1019950038361 A KR 1019950038361A KR 19950038361 A KR19950038361 A KR 19950038361A KR 960015587 A KR960015587 A KR 960015587A
Authority
KR
South Korea
Prior art keywords
external clock
receiving
signal
clock pulse
semiconductor memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1019950038361A
Other languages
English (en)
Other versions
KR100223728B1 (ko
Inventor
야수지 코시카와
Original Assignee
가네꼬 히사시
닛폰 덴키 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛폰 덴키 가부시끼가이샤 filed Critical 가네꼬 히사시
Publication of KR960015587A publication Critical patent/KR960015587A/ko
Application granted granted Critical
Publication of KR100223728B1 publication Critical patent/KR100223728B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1042—Read-write modes for single port memories, i.e. having either a random port or a serial port using interleaving techniques, i.e. read-write of one part of the memory while preparing another part
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1072—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for memories with random access ports synchronised on clock signal pulse trains, e.g. synchronous memories, self timed memories

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

동기 반도체 메모리 장치는 각각 셀 어레이를 포함하는 다수의 뱅크를 갖는다. 동기 반도체 메모리 장치의 감지 과정은 제1외부 클럭 펄스에 응답하여 행 어드레스 선택 내지 감지 동작의 일련의 동작을 개시하고, 상기 제1외부 클럭 펄스에 연속인 제2외부 클럭 펄스로, 상기 일련의 동작에서의 최소한 한 동작을 동기시킴으로써 제어된다.

Description

동기 반도체 메모리 장치 및 동기 동적 램의 감지 과정을 제어하는 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제4도는 본 발명의 실시예에 따른 반도체 메모리 장치의 블럭도.

Claims (6)

  1. 셀 어레이를 각각 포함하는 다수의 뱅크를 갖는 동기 반도체 메모리 장치의 감지 과정을 제어하는 방법에 있어서, 제1외부 클럭 펄스에 응답하여 감지 동작에 대한 행 어드레스 선택으로부터 일련이 동작을 시작하는 단계 및, 상기 제l외부 클럭 펄스에 연속하는 제2외부 클럭 펄스로, 상기 일련의 동작중의 최소한 한 동작을 동기시키는 단계로 구성되는 것을 특징으로 하는 동기 반도체 메모리 장치의 감지과정을 제어하는 방법.
  2. 제1항에 있어서, 상기 행 어드레스는 상기 제2외부 클럭 펄스에 동기하여 선택되는 것을 특징으로 하는 동기 반도체 메모리 장치의 감지 과정을 제어하는 방법.
  3. 제1항 또는 제2항에 있어서, 상기 감지 동작은 상기 제2외부 클럭 펄스 또는 상기 제2외부 클럭 펄스에 연속한 제3외부 클럭 펄스에 동기하여 시작되는 것을 특징으로 하는 동기 반도체 메모리 장치의 감지과정을 제어하는 방법.
  4. 제3항에 있어서, 상기 일련의 동작은 상기 뱅크중의 제1뱅크에서 제1외부 클럭 펄스에 응답하여 시작되며, 상기 뱅크중의 상기 제1뱅크에서 시작된 일련의 동작과는 다른 동작이 상기 제2외부 클럭 펄스 또는, 상기 제l뱅크가 아닌 다른 제2뱅크에서의 상기 제3외부 클럭 펄스에 응답하여 시작되는 것을 특징으로 하는 동기 반도체 메모리 장치의 감지 과정을 제어하는 방법.
  5. 다수의 뱅크로 이루어진 동기 반도체 메모리 장치에 있어서, 각각의 상기 뱅크는 셀 어레이와, 행 선택 제어 신호를 수신하고 외부 클럭 신호에 동기하여 행 선택 개시 신호를 출력하는 제1래치 회로 수단과, 상기행 선택 개시 신호를 수신하여 감지 동작 개시 신호를 출력하는 지연 회로 수단과, 행 어드레스 신호 및 상기 행 선택 개시 신호를 수신하여 행 선택 라인을 선택하는 행 어드레스 디코더 수단과, 최소한 상기 감지 동작 개시 신호 및 비트 라인쌍으로부터의 신호를 수신하는 감지 증폭기 수단과, 열 어드레스 신호를 수신하여 비트 라인을 선택하는 제2래치 회로 수단과, 상기 셀 어레이에 기록된 데이타를 상기 감지 증폭기 수단에 출력하는기록 증폭기 수단, 및 상기 감지 증폭기 수단으로부터 판독된 데이타를 수신 및 증폭하는 데이타 증폭기 수단을 구비하는 것을 특징으로 하는 동기 반도체 메모리 장치.
  6. 다수의 뱅크로 이루어진 동기 반도체 메모리 장치에 있어서, 각각의 상기 뱅크는 센 어레이와, 행 선택 제어 신호를 수신하고 외부 클럭 신호에 동기하여 행 선택 개시 신호를 출력하는 제1래치 회로 수단과, 상기 행 선택 개시 신호를 수신하고 상기 외부 클럭 신호에 동기하여 감지 동작 개시 신호를 출력하는 제2래치 회로 수단과, 행 어드레스 신호 및 상기 행 선택 개시 신호를 수신하여 행 선택 라인을 선택하는 행 어드레스 디코더수단과, 최소한 상기 감지 동작 개시 신호 및 비트 라인쌍으로부터의 신호를 수신하는 감지 증폭기 수단과, 열 어드레스 신호를 수신하여 비트 라인을 선택하는 제3래치 회로 수단과, 상기 셀 어레이로부터의 기록된 데이타를 상기 감지 증폭기 수단에 출력하는 기록 증폭기 수단 및, 상기 감지 증폭기 수단으로부터 판독된 데이타를 수신 및 증폭하는 데이타 증폭기 수단을 구비하는 것을 특징으로 하는 동기 반도체 메모리 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950038361A 1994-10-31 1995-10-31 동기형 반도체 메모리 장치 및 동기형 동적 램의 감지 과정을 제어하는 방법 Expired - Fee Related KR100223728B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP6267212A JP2970434B2 (ja) 1994-10-31 1994-10-31 同期型半導体記憶装置およびセンス制御方法
JP94-267212 1994-10-31

Publications (2)

Publication Number Publication Date
KR960015587A true KR960015587A (ko) 1996-05-22
KR100223728B1 KR100223728B1 (ko) 1999-10-15

Family

ID=17441702

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950038361A Expired - Fee Related KR100223728B1 (ko) 1994-10-31 1995-10-31 동기형 반도체 메모리 장치 및 동기형 동적 램의 감지 과정을 제어하는 방법

Country Status (3)

Country Link
US (1) US6061294A (ko)
JP (1) JP2970434B2 (ko)
KR (1) KR100223728B1 (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6172935B1 (en) 1997-04-25 2001-01-09 Micron Technology, Inc. Synchronous dynamic random access memory device
JPH1186541A (ja) * 1997-09-02 1999-03-30 Mitsubishi Electric Corp 半導体記憶装置
JP2000021169A (ja) * 1998-04-28 2000-01-21 Mitsubishi Electric Corp 同期型半導体記憶装置
JP3307344B2 (ja) * 1998-10-29 2002-07-24 日本電気株式会社 半導体記憶装置
JP3708729B2 (ja) * 1998-11-18 2005-10-19 富士通株式会社 半導体記憶装置
JP3530425B2 (ja) * 1999-08-20 2004-05-24 Ｎｅｃマイクロシステム株式会社 半導体記憶装置
JP4083944B2 (ja) 1999-12-13 2008-04-30 東芝マイクロエレクトロニクス株式会社 半導体記憶装置
US6205084B1 (en) * 1999-12-20 2001-03-20 Fujitsu Limited Burst mode flash memory
JP4253097B2 (ja) * 1999-12-28 2009-04-08 東芝マイクロエレクトロニクス株式会社 半導体記憶装置及びそのデータ読み出し方法
US6388942B1 (en) * 2000-09-28 2002-05-14 Cypress Semiconductor Corp. Deep pipe synchronous SRAM
KR100401506B1 (ko) * 2001-05-10 2003-10-17 주식회사 하이닉스반도체 비동기 프리차지 기능을 갖는 싱크로노스 메모리 디바이스
JP3727889B2 (ja) * 2002-02-19 2005-12-21 株式会社東芝 半導体装置
JP2004273008A (ja) 2003-03-07 2004-09-30 Elpida Memory Inc クロック同期式半導体記憶装置
US8164974B2 (en) * 2009-02-24 2012-04-24 Taiwan Semiconductor Manufacturing Company, Ltd. Memory circuits, systems, and method of interleaving accesses thereof
JP2011141928A (ja) 2010-01-07 2011-07-21 Elpida Memory Inc 半導体装置及びその制御方法
JP5579580B2 (ja) * 2010-11-12 2014-08-27 ピーエスフォー ルクスコ エスエイアールエル 半導体装置
KR102720239B1 (ko) * 2018-11-19 2024-10-21 에스케이하이닉스 주식회사 반도체장치

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5625292A (en) * 1979-08-08 1981-03-11 Mitsubishi Electric Corp Memory circuit
JPS61148692A (ja) * 1984-12-24 1986-07-07 Nippon Telegr & Teleph Corp <Ntt> 記憶装置
JP2830594B2 (ja) * 1992-03-26 1998-12-02 日本電気株式会社 半導体メモリ装置
JP2938706B2 (ja) * 1992-04-27 1999-08-25 三菱電機株式会社 同期型半導体記憶装置
JPH06162770A (ja) * 1992-11-26 1994-06-10 Matsushita Electric Ind Co Ltd 半導体メモリ
JPH06202933A (ja) * 1992-12-28 1994-07-22 Toshiba Corp 同期式大規模集積回路記憶装置
US5471607A (en) * 1993-04-22 1995-11-28 Analog Devices, Inc. Multi-phase multi-access pipeline memory system
JP2707953B2 (ja) * 1993-09-14 1998-02-04 日本電気株式会社 半導体メモリ回路

Also Published As

Publication number Publication date
JP2970434B2 (ja) 1999-11-02
US6061294A (en) 2000-05-09
KR100223728B1 (ko) 1999-10-15
JPH08129887A (ja) 1996-05-21

Similar Documents

Publication Publication Date Title
KR960015587A (ko) 동기 반도체 메모리 장치 및 동기 동적 램의 감지 과정을 제어하는 방법
KR100291194B1 (ko) 디디알 에스디램에서의 읽기 구동 방법 및 장치
KR970051182A (ko) 반도체 기억 장치
KR920013462A (ko) 반도체 기억장치
EP0553547A2 (en) Strobe signals in semiconductor memory devices
KR910005308A (ko) 반도체 메모리
KR950027834A (ko) 자동 프리차아지 기능을 가진 동기식 반도체 메모리장치
US5379263A (en) Semiconductor memory device which can provide required data flexibly under simplified control and operating method therefor
US6192003B1 (en) Semiconductor memory device using a relatively low-speed clock frequency and capable of latching a row address and a column address with one clock signal and performing a page operation
US5826056A (en) Synchronous memory device and method of reading data from same
JP2000156079A (ja) マルチバンク構造を有する半導体メモリ装置
WO1991006956A1 (en) Semiconductor memory device
KR100660553B1 (ko) 데이터 버스트 주파수를 증가시킬 수 있는 원낸드 플래시메모리 장치
JP4024972B2 (ja) 半導体記憶装置
KR880013070A (ko) 디지탈 신호처리장치
KR950020127A (ko) 반도체 기억 회로 제어 방법
KR970012694A (ko) 고속 판독 반도체 메모리
KR950010084A (ko) 반도체 메모리 장치
KR20040038684A (ko) 반도체 기억 장치
KR0121776B1 (ko) 동기식 디램의 히든 셀프 리프레쉬 장치
US6700831B2 (en) Integrated memory having a plurality of memory cell arrays and method for operating the integrated memory
KR860002156A (ko) 반도체 장치
KR970060223A (ko) 반도체 기억 장치 및 그 제어 방법
KR960001999A (ko) 메모리 뱅크 선택회로
JP2009176343A (ja) 半導体記憶装置

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R14-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

FPAY Annual fee payment

Payment date: 20040709

Year of fee payment: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20050713

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20050713