[go: up one dir, main page]

JP2830594B2 - 半導体メモリ装置 - Google Patents

半導体メモリ装置

Info

Publication number
JP2830594B2
JP2830594B2 JP4067795A JP6779592A JP2830594B2 JP 2830594 B2 JP2830594 B2 JP 2830594B2 JP 4067795 A JP4067795 A JP 4067795A JP 6779592 A JP6779592 A JP 6779592A JP 2830594 B2 JP2830594 B2 JP 2830594B2
Authority
JP
Japan
Prior art keywords
write
row
buffer
column
latch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP4067795A
Other languages
English (en)
Other versions
JPH0676566A (ja
Inventor
幸雄 福造
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP4067795A priority Critical patent/JP2830594B2/ja
Priority to US08/036,031 priority patent/US5341341A/en
Priority to DE69322190T priority patent/DE69322190T2/de
Priority to KR1019930004653A priority patent/KR960009246B1/ko
Priority to EP93104956A priority patent/EP0562605B1/en
Publication of JPH0676566A publication Critical patent/JPH0676566A/ja
Application granted granted Critical
Publication of JP2830594B2 publication Critical patent/JP2830594B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4087—Address decoders, e.g. bit - or word line decoders; Multiple line decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1039—Read-write modes for single port memories, i.e. having either a random port or a serial port using pipelining techniques, i.e. using latches between functional memory parts, e.g. row/column decoders, I/O buffers, sense amplifiers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Databases & Information Systems (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)
  • Semiconductor Memories (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体メモリ装置に関
し、特にＭＰＵのサイクルの高速化に対応した半導体メ
モリ装置に関する。
【０００２】
【従来の技術】従来技術のダイナミック・ランダム・ア
クセス・メモリ（以下ＤＲＡＭという）の代表的な構成
を示す図６を参照して説明する。このＤＲＡＭは、アド
レス信号ＡＤＤｉの供給を入力端子１に受け、外部クロ
ック信号ＣＬＫの供給を入力端子２に受け、そのアドレ
ス信号ＡＤＤｉを、制御回路Ｇ１，Ｇ２（３１，３２）
から出力され外部クロック信号ＣＬＫに同期した行およ
び列の選択信号ＮＲＡＳおよびＮＣＡＳのそれぞれに同
期して時分割的に行アドレス信号８１と列アドレス信号
９１に分離してそれぞれを行アドレスラッチ１１および
列アドレスラッチ２１にラッチする。これら行アドレス
信号８１および列アドレス信号９１のそれぞれは行アド
レスバッファ１２の出力信号８３および列アドレスバッ
ファの出力信号９２として行アドレスデコーダ１３およ
び列アドレスデコーダ２３でデコーダされ行アドレスデ
コーダ信号８３および列アドレスデコーダ信号９３とし
て出力される。この行アドレスデコーダ信号８３は行選
択ドライバー１５を通り、行選択線８４が行線択ドライ
バー１５により駆動されメモリセルアレイ７１の一本の
ワード線ＷＬが選択される。また列アドレスデコーダ信
号９３は列線択ドライバー２５を通り列選択線９４が列
選択ドライバー２５に駆動され列セレクタ回路６１を通
して複数のセンスアンプ回路６２のうち選択されるセン
スアンプ回路６３のみがビット線対ＢＬａおよびＢＬｂ
を経由してメモリセルＭＣに接続され、メモリセルＭＣ
がアクセスされる。このセンスアンプ回路６３は内部バ
スＢＵＳ１およびＢＵＳ２と電気的に接続され、リード
動作の場合は、センスアンプ回路６３の出力をリードア
ンプ４１により増幅し、リードアウトバッファ４２によ
り出力端子４を経由し外部へ出力データＯＵＴｉとして
出力される。
【０００３】一方、ライト動作の場合は、データ入力Ｉ
Ｎｉの供給を受ける入力端子３よりデータ入力ＩＮｉが
上述の外部クロック信号ＣＬＫに同期して制御回路Ｇ３
（３３）より出力された内部クロック信号φL1でラッチ
するデータラッチ５３を通してライトインバッファ５２
に伝達される。この信号はライトアンプ５１により内部
バスＢＵＳ１およびＢＵＳ２がそれぞれ駆動され選択さ
れたセンスアンプ回路６３を経由しメモリセルＭＣへデ
ータの書込みが行われる。
【０００４】上述のように従来技術のＤＲＡＭは上記外
部クロック信号ＣＬＫに同期して制御回路Ｇ１およびＧ
２の内部クロック信号ＮＲＡＳおよびＮＣＡＳのそれぞ
れの信号により行アドレス信号８１および列アドレス信
号９１をラッチしており、またライト動作時には上記内
部クロック信号φL1でデータ入力ＩＮｉをラッチするの
みで、上記ＤＲＡＭの内部動作は行および列アドレスバ
ッファから組合せ回路の動作で上記ＤＲＡＭのデータの
読出し／書込みを行っている。
【０００５】上述のＤＲＡＭを主記憶装置として用いる
システムでは、システム上で一つの命令の読出しが始っ
て、その実行が終了するまで、ＣＰＵのすべてがその命
令のために用いられる。しかしシステムによっては上記
主記憶装置が使用されない時間があり、この時間を有効
に利用するための制御方式として先回り制御が公知であ
る（たとえば、共立総合コンピュータ辞典（第３版）共
立出版社，山下英男監修／日本ユニバック総合研究所
編、１９９０年１月，Ｐ７０６）。この制御方式の場合
オーバーラップさせた複数個の記憶装置（以下バンクと
いう）を用いてデータと命令を同時に読み出せる。上述
のオーバーラップさせたシステムはＣＰＵと記憶装置の
間に命令とデータの通路を切換えるスイッチがあると考
え複数個のバンクが上記ＣＰＵと接続される。これらの
複数バンクを接続する場合に隣り合うアドレスが別々の
バンクになるようにバンクを配置する方式はインターリ
ーブとして公知である（たとえば、共立総合コンピュー
タ辞典（第３版）共立出版社，山下英男監修／日本ユニ
バック総合研究所編，１９９０年１月，Ｐ７１４）。さ
らに上述の先回り制御をさらに高度化したパイプライン
システムも登場し、スーパーコンピュータの高速化にも
実用化され、さまざまな工夫がなされてきている。ま
た、最近のシステムクロック周波数が５０〜１００ＭＨ
ＺのＣＩＳＣ型のマイクロプロセッサー（たとえばイン
テル社のｉ４８６／５８６）や７５〜１５０ＭＨＺのＲ
ＩＳＣ型のマイクロプロセッサー（たとえばＭＩＰＳ社
のＲ４０００）のようにｐｒｉｍａｒｙ ｃｈａｓｈｅ
内蔵の超高速ＭＰＵも市場に登場しそのシステムクロッ
ク動作速度は向上の一途である。さらに上記ＤＲＡＭに
代表される半導体メモリ装置は半導体プロセスの微細化
によりその集積度の向上がいちぢるしく進歩し、また上
述の高速のＭＰＵに適用するためにアドレスアクセスに
関して、ベージモード、ニブルモードまたはスタテック
カラムモードのようにメモリ回路の工夫をして上記半導
体メモリ装置のアクセスタイムの高速化を図ることも公
知である（たとえば、ＬＳＩハンドブック（第１版）オ
ーム社，電子通信学会編／，１９８４年１１月，Ｐ４９
２）。
【０００６】
【発明が解決しようとする課題】しかしながら、上記シ
ステムの工夫および半導体メモリ装置の回路上の工夫に
もかかわらず、上述のＲＩＳＣ型ＭＰＵのようにそのシ
ステムクロックが１００ＭＨＺを越えるシステムに対応
するには、アクセスタイムが５０ｎｓ〜６０ｎｓの高速
大容量の従来の半導体メモリ装置を適応したとしても上
記ＭＰＵのシステムクロックが１０ｎｓ〜１５ｎｓであ
るため、半導体メモリ装置のアクセスタイムがシステム
性能の向上に支障をきたしていた。一方システム性能向
上のため、半導体のバイポーラ型メモリ装置をキャシュ
メモリとして用いるシステムではキャシュメモリおよび
主記憶装置のように２種類の記憶装置で構成しなければ
ならずそのシステム構成も複雑であった。
【０００７】
【課題を解決するための手段】本発明の構成は、行・列
両方向にアレイ状に配置された複数のメモリセルとこれ
らメモリセルを列ごとに共通にそれぞれ接続する複数の
ビット線対および行ごとに共通にそれぞれ接続するワー
ド線とを含むメモリセルアレイと、アドレス信号の供給
を受ける行アドレスバッファおよび列アドレスバッファ
と、前記行アドレスバッファの出力信号をデコードし、
前記メモリセルの前記行ごとに共通にそれぞれ接続する
前記ワード線を駆動する行デコーダと、前記列アドレス
バッファの出力信号をデコードし前記メモリセルの前記
列ごとに共通にそれぞれ接続する前記複数のビット線対
を駆動する列デコーダと、前記メモリセルアレイのリー
ド時に前記列デコーダの出力により選択された前記ビッ
ト線対からの出力信号を受けて増幅するリードアンプ
と、前記リードアンプの出力信号を受け入出力端子に出
力するリードアウトバッファと、前記メモリセルアレイ
のライト時に前記入出力端子から入力される書込みデー
タ信号を受けるライトインバッファと、前記ライトイン
バッファの出力信号を増幅し前記行および列デコーダの
それぞれで選択された前記メモリセルへの書込みデータ
を出力するライトアンプとを備える半導体メモリ装置に
おいて、前記行および列アドレスバッファ、前記行およ
び列アドレスデコーダ、前記リードアンプ、前記ライト
インバッファおよび前記ライトアンプのそれぞれの前段
または後段に外部入力クロックに対応して変る各制御信
号によりラッチ動作、スルー状態がそれぞれ制御される
複数のラッチ回路と、前記各制御信号が前記外部入力ク
ロックの周波数変化に対応して前記ラッチ動作、スルー
状態を決める動作モードを切り換えて出力する内部レジ
スタを含む制御回路とを備え、前記外部入力クロックの
周波数変化に対応して動作するようにしたことを特徴と
する。
【０００８】また本発明において、動作モードを外部入
力クロック周波数の低い方から高い順に第１、第２、第
３の動作モードとした時、前記第１の動作モードでは、
前記列アドレスバッファ、前記ライトインバッファのそ
れぞれの前段のラッチ回路を外部入力クロックに同期し
てそれぞれラッチ動作させ、前記列アドレスデコーダ、
前記リードアンプおよび前記ライトアンプのそれぞれの
前段または後段のラッチ回路をスルー状態とし、前記第
２の動作モードでは、前記列アドレスバッファ、前記リ
ードアンプ、前記ライトインバッファおよび前記ライト
アンプのそれぞれの前段または後段のラッチ回路を外部
入力クロックに同期してラッチ動作をさせ、前記列アド
レスデコーダの後段のラッチ回路をスルー状態とし、前
記第３の動作モードでは、前記複数のラッチ回路を全て
外部入力クロックに同期してラッチ動作させることがて
きる。
【０００９】
【実施例】本発明の第１の実施例の半導体メモリ装置の
ブロック図を示す図１を参照すると、本発明の第１の実
施例の半導体メモリ装置は、行アドレスデコーダ１３の
行アドレスデコーダ信号８３をラッチする行選択ラッチ
回路１４と、列アドレスデコーダ２３の列アドレスデコ
ーダ信号９３をラッチする列選択ラッチ回路２４と、上
記行および列選択ラッチ回路１４および２４のそれぞれ
を制御する制御回路３４および３５と、リードアンプ４
１の出力信号をラッチするリードラッチ回路４３と、ラ
イトインバッファ５２の出力信号をラッチするライトラ
ッチ回路５４と、上記リードラッチ回路４３を制御する
制御回路３７ならびに上記ライトラッチ回路５４を制御
する制御回路３６とが追加された以外は従来技術の半導
体メモリ装置と同一構成であり、同じ構成要素には同一
参照符号が付してある。
【００１０】上述の行選択ラッチ回路１４、列選択ラッ
チ回路２４、リードラッチ回路４３およびライトラッチ
回路５４は公知のフリップフロップ回路をそれぞれ用い
て構成される。制御回路３１〜３７は、図２に示すよう
な論理回路２００から構成され、２ビットのアドレス入
力ＡＤＤｍおよびＡＤＤｎをデコードするデコーダ回路
２０１と、このデコーダ回路２０１の出力信号２１１，
２１２および２１３のそれぞれを外部入力クロックＣＬ
Ｋによってラッチするレジスタ２０２により制御される
内部レジスタ信号ＭＯＤＥ（１ｆ），ＭＯＤＥ（２ｆ）
およびＭＯＤＥ（３ｆ）と外部入力クロックＣＬＫとを
それぞれＡＮＤ論理をとるゲート回路２０３，２０４お
よび２０５とから構成され、外部入力クロックＣＬＫに
よって制御信号となるラッチ信号φ L1 ，φ L2 およびφ L3
が出力される。
【００１１】次に本発明の第１の実施例の半導体メモリ
装置の動作について説明する。外部入力クロックＣＬＫ
のクロック周波数ｆとしては、３つの異るクロックＣＬ
Ｋ（１ｆ）＝３３．３ＭＨｚ，ＣＬＫ（２ｆ）＝６６．
６ＭＨｚおよびＣＬＫ（３ｆ）＝１００ＭＨｚを入力で
きる。これらクロックＣＬＫ（１ｆ），ＣＬＫ（２ｆ）
およびＣＬＫ（３ｆ）のそれぞれに対応するＤＲＡＭの
内部動作状態を示すタイミングチャートである図３を参
照して説明する。まず、クロック周波数の高い順に動作
モードＯＰ（３ｆ），ＯＰ（２ｆ）およびＯＰ（１ｆ）
は周波数ｆに対応する上記ＤＲＡＭの内部動作段階をそ
れぞれ示す。動作モードＭＯＤＥ（３ｆ）はレジスタ２
０２の出力信号でクロック周波数ｆが３ｆの時“１”状
態を出力する様に設定される。同様に、ＭＯＤＥ（２
ｆ）はレジスタ２０２の出力信号でクロック周波数ｆが
２ｆの時“１”状態を出力し、ＭＯＤＥ（１ｆ）はクロ
ック周波数ｆが１ｆの時“１”状態を出力するように設
定される。従って、ＭＯＤＥ（３ｆ）＝“１”の時、ラ
ッチ信号φL1，φL2およびφL3のそれぞれは最も速い周
波数の外部入力クロックＣＬＫ（３ｆ）と同期して動作
する。ＭＯＤＥ（２ｆ）＝“１”の時はラッチ信号φL1
およびφL3が動作し、ＭＯＤＥ（１ｆ）＝１の時はφL1
のみが動作する。
【００１２】次に本実施例のＤＲＡＭの内部回路動作に
ついて図３により詳しく説明する。まずＯＰ（１ｆ）の
場合については、従来技術のＤＲＡＭの動作と全く同等
であり、行および列アドレス入力信号８１および９１の
それぞれのみをラッチ信号ＮＲＡＳおよびＮＣＡＳによ
りラッチされる。ＡＤＤはアドレス入力信号８１および
９１からアドレスデコーダ出力信号８３および９３まで
の内部動作を示し、ＲＡＭＰは列選択ドライバー２５か
らリードアンプ４１の出力までの内部動作を示し、ＲＯ
ＵＴは、リードラッチ回路４３からリードアウトバッフ
ァ４２によるデータ出力までの内部動作を示す。ＯＰ
（１ｆ）のリード動作では、ＡＤＤ，ＲＡＭＰおよびＲ
ＯＵＴがシーケンシャルに動作する。
【００１３】（ＡＤＤ＋ＤＬ）は、上記ＡＤＤの他に、
ライトデータのデータラッチ５３の動作を含む内部動作
を示し、ＷＡＭＰは、ライトインバッファ５２の出力ま
での段を示し、ＷＩＮはライトアンプ５１によるメモリ
セルＭＣへのライト動作完了までの段を示す。ＯＰ（１
ｆ）のライト動作では、（ＡＤＤ＋ＤＬ），ＷＡＭＰお
よびＷＩＮの段が連続して動作する。次にＯＰ（３ｆ）
の場合について説明する。図３のＯＰ（３ｆ）に示した
様に、上述の３つの段は、それぞれ、外部入力クロック
ＣＬＫに従って発生するラッチ信号φL1，φL2およびφ
L3によって、分離される。また、ＯＰ（２ｆ）の場合に
ついても、ＯＰ（３ｆ）の場合同様に、ラッチ信号φL1
およびφL3によって２段に分離される。ＯＰ（２ｆ）お
よびＯＰ（３ｆ）の場合、メモリ動作完了までに外部入
力クロックＣＬＫ（２ｆ）およびＣＬＫ（３ｆ）のそれ
ぞれのクロックサイクルが２サイクルおよび３サイクル
を必要とするが、同一サイクル内で異なったアドレス入
力データに従ったメモリ動作が実行できるため、システ
ムのパフォーマンスを２倍３倍までに向上できる。
【００１４】最後に、外部入力クロック周波数ＣＬＫに
応じて設定される内部レジスタ２０２へのプログラム方
法の例を、図４のタイミングチャートを参照して説明す
る。外部入力コマンドφｅｘ１およびφｅｘ２の真理値
表に従って、プログラムサイクル信号ＥＮを活性化し、
かつアドレス入力信号ＡＤＤｍおよびＡＤＤｎを設定
し、外部入力クロックＣＬＫの立ち上りでラッチする。
外部入力クロックＣＬＫは、通常システムのシステムク
ロックを使用するため上記システムクロックあるいはシ
ステム状態の変化に応じて半導体メモリ装置の内部動作
段数を変化させ、半導体メモリ装置のもつ内部性能を十
分に引き出せることを可能にしている。
【００１５】次に本発明の実施例２の半導体メモリ装置
のブロック図を示す図５を参照して説明すると、本発明
の第２の実施例の半導体メモリ装置は、本発明の第１の
実施例の半導体メモリ装置から制御回路３６とライトラ
ッチ回路５４を削除しライトアンプ５１の出力信号をラ
ッチするラッチ回路５５と上記ラッチ回路５５を外部入
力クロックＣＬＫで制御する制御回路３８を追加した以
外は上述の第１の実施例の半導体メモリ装置と同じ構成
で、同一構成要素には同一参照符号が付してある。
【００１６】本実施例のＤＲＡＭは、内部動作段のスピ
ード性能と、動作周波数との関係で、最適な回路ブロッ
クの位置にラッチ回路を設置する必要があるため、ラッ
チ回路５５および４３をライトアンプ５１の後段および
リードアンプ４１の直後にそれぞれ設置している。
【００１７】また、ラッチ回路数内部動作段数は、実施
例の３段とは限らず、さらに多くの段数にしてもよい。
したがって、これに伴ない、内部レジスタのビット数も
増加される。
【００１８】プログラム化の方法に関しては、上述の例
に限らず、多くの従来技術が適用される。
【００１９】
【発明の効果】以上説明したように本発明は、外部入力
クロック同期で半導体メモリ装置の内部動作を完結させ
ることを可能にしたので、高速化するＭＰＵの動作サイ
クルに合致したシステムクロックで同期動作する半導体
メモリ装置が提供でき、メモリシステム構成の容易さと
システムパフォーマンスの向上という効果を有する。ま
た、上記内部動作の完結する段数を外部より制御できる
様にしたので、システムクロックのシステム状態による
動作スピード（サイクル）の変化に対応して外部より上
記メモリ装置の内部動作の段数を変化させることによ
り、半導体メモリ装置のもつ性能をおとすことなく、シ
ステムパフォーマンスの最大化が可能になるという効果
を有する。
【図面の簡単な説明】
【図１】本発明の第１の実施例の半導体メモリ装置を示
すブロック図である。
【図２】図１の制御信号（ラッチ信号）を発生する論理
回路２００（３１〜３７）のブロック図である。
【図３】図１に示した実施例の動作を説明するタイミン
グチャートである。
【図４】図２に示した論理ブロック図でのプログラム方
法を示したタイミングチャートである。
【図５】本発明の第２の実施例の半導体メモリ装置を示
すブロック図である。
【図６】従来技術の半導体メモリ装置を示すブロック図
である。
【符号の説明】
１，２，３，４ 信号端子 １１ 行アドレスラッチ １２ 行アドレスバッファ １３ 行アドレスデコーダ １４，２４，４３，５４，５５ ラッチ回路 １５ 行選択ドライバー ２１ 列アドレスラッチ ２２ 列アドレスバッファ ２３ 列アドレスデコーダ ２５ 列選択ドライバー ３１，３２，３３，３４，３５，３６，３７，３８
制御回路 ４１ リードアンプ ４２ リードアウトバッファ ５１ ライトアンプ ５２ ライトインバッファ ５３ データラッチ ６１ 列セレクタ回路 ６２，６３ センスアンプ回路 ７１ メモリセルアレイ ８１ 行アドレス信号 ８２ 行アドレスバッファの出力信号 ８３ 行アドレスデコーダの出力信号 ８４ 行選択線 ９１ 列アドレス信号 ９２ 列アドレスバッファの出力信号 ９３ 列アドレスデコーダの出力信号 ９４ 列選択線 ２００ 論理回路 ２０１ デコーダ ２０２ 内部レジスタ ２０３，２０４，２０５ ＡＮＤゲート回路 ２１１，２１２，２１３ デコーダ信号 ＡＤＤｉ，ＡＤＤｍ，ＡＤＤｎ アドレス入力信号 ＢＬａ，ＢＬｂ ビット線 ＢＵＳ１，ＢＵＳ２ 内部バス ＣＬＫ，ＣＬＫ（１ｆ），ＣＬＫ（２ｆ），ＣＬＫ（３
ｆ） 外部クロック入力 ＥＮ プログラムサイクル信号 φL1，φL2，φL3，ＭＯＤＥ（３ｆ），ＭＯＤＥ（２
ｆ），ＭＯＤＥ（１ｆ），ＮＲＡＳ，ＮＣＡＳ 内部
クロック信号 φｅｘ１，φｅｘ２ 外部入力信号 Ｇ１，Ｇ２，Ｇ３，Ｇ４，Ｇ５，Ｇ６，Ｇ７，Ｇ８
論理回路 ＩＮｉ データ入力 ＭＣ メモリセル ＯＵＴｉ 出力データ ＷＬ ワード線

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項１】 行・列両方向にアレイ状に配置された複
    数のメモリセルとこれらメモリセルを列ごとに共通にそ
    れぞれ接続する複数のビット線対および行ごとに共通に
    それぞれ接続するワード線とを含むメモリセルアレイ
    と、アドレス信号の供給を受ける行アドレスバッファお
    よび列アドレスバッファと、前記行アドレスバッファの
    出力信号をデコードし、前記メモリセルの前記行ごとに
    共通にそれぞれ接続する前記ワード線を駆動する行デコ
    ーダと、前記列アドレスバッファの出力信号をデコード
    し前記メモリセルの前記列ごとに共通にそれぞれ接続す
    る前記複数のビット線対を駆動する列デコーダと、前記
    メモリセルアレイのリード時に前記列デコーダの出力に
    より選択された前記ビット線対からの出力信号を受けて
    増幅するリードアンプと、前記リードアンプの出力信号
    を受け入出力端子に出力するリードアウトバッファと、
    前記メモリセルアレイのライト時に前記入出力端子から
    入力される書込みデータ信号を受けるライトインバッフ
    ァと、前記ライトインバッファの出力信号を増幅し前記
    行および列デコーダのそれぞれで選択された前記メモリ
    セルへの書込みデータを出力するライトアンプとを備え
    る半導体メモリ装置において、前記行および列アドレス
    バッファ、前記行および列アドレスデコーダ、前記リー
    ドアンプ、前記ライトインバッファおよび前記ライトア
    ンプのそれぞれの前段または後段に外部入力クロックに
    対応して変る各制御信号によりラッチ動作、スルー状態
    がそれぞれ制御される複数のラッチ回路と、前記各制御
    信号が前記外部入力クロックの周波数変化に対応して前
    記ラッチ動作、スルー状態を決める動作モードを切り換
    えて出力する内部レジスタを含む制御回路とを備え、前
    記外部入力クロックの周波数変化に対応して動作するよ
    うにしたことを特徴とする半導体メモリ装置。
  2. 【請求項２】 前記動作モードを外部入力クロック周波
    数の低い方から高い順に第１、第２、第３の動作モード
    とした時、前記第１の動作モードでは、前記列アドレス
    バッファ、前記ライトインバッファのそれぞれの前段の
    ラッチ回路を外部入力クロックに同期してそれぞれラッ
    チ動作させ、前記列アドレスデコーダ、前記リードアン
    プおよび前記ライトアンプのそれぞれの前段または後段
    のラッチ回路をスルー状態とし、前記第２の動作モード
    では、前記列アドレスバッファ 、前記リードアンプ、前
    記ライトインバッファおよび前記ライトアンプのそれぞ
    れの前段または後段のラッチ回路を外部入力クロックに
    同期してラッチ動作をさせ、前記列アドレスデコーダの
    後段のラッチ回路をスルー状態とし、前記第３の動作モ
    ードでは、前記複数のラッチ回路を全て外部入力クロッ
    クに同期してラッチ動作させる請求項１記載の半導体メ
    モリ装置。
  3. 【請求項３】 前記外部入力クロックは、半導体メモリ
    装置と接続されるマイクロプロセッサの動作サイクルに
    合致したシステムクロックである請求項１または２記載
    の半導体メモリ装置。
JP4067795A 1992-03-26 1992-03-26 半導体メモリ装置 Expired - Lifetime JP2830594B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP4067795A JP2830594B2 (ja) 1992-03-26 1992-03-26 半導体メモリ装置
US08/036,031 US5341341A (en) 1992-03-26 1993-03-23 Dynamic random access memory device having addressing section and/or data transferring path arranged in pipeline architecture
DE69322190T DE69322190T2 (de) 1992-03-26 1993-03-25 Direktzugriffspeicheranordnung mit einer Adressierungsabteilung und/oder einem Datenübertragungsweg, angewendet in einer Fliessbandarchitektur
KR1019930004653A KR960009246B1 (ko) 1992-03-26 1993-03-25 파이프 라인 아키텍처로 배열된 어드레싱부 및 데이타 전송 경로를 갖고 있는 다이나믹 랜덤 억세스 메모리 장치
EP93104956A EP0562605B1 (en) 1992-03-26 1993-03-25 Dynamic random access memory device having addressing section and/or data transferring path arranged in pipeline architecture

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4067795A JP2830594B2 (ja) 1992-03-26 1992-03-26 半導体メモリ装置

Publications (2)

Publication Number Publication Date
JPH0676566A JPH0676566A (ja) 1994-03-18
JP2830594B2 true JP2830594B2 (ja) 1998-12-02

Family

ID=13355248

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4067795A Expired - Lifetime JP2830594B2 (ja) 1992-03-26 1992-03-26 半導体メモリ装置

Country Status (5)

Country Link
US (1) US5341341A (ja)
EP (1) EP0562605B1 (ja)
JP (1) JP2830594B2 (ja)
KR (1) KR960009246B1 (ja)
DE (1) DE69322190T2 (ja)

Families Citing this family (94)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6249481B1 (en) * 1991-10-15 2001-06-19 Kabushiki Kaisha Toshiba Semiconductor memory device
JP2740063B2 (ja) * 1990-10-15 1998-04-15 株式会社東芝 半導体記憶装置
DE69324508T2 (de) * 1992-01-22 1999-12-23 Enhanced Memory Systems, Inc. DRAM mit integrierten Registern
DE69325119T2 (de) * 1992-03-19 1999-11-04 Kabushiki Kaisha Toshiba, Kawasaki Taktsynchronisierter Halbleiterspeicheranordnung und Zugriffsverfahren
US6310821B1 (en) * 1998-07-10 2001-10-30 Kabushiki Kaisha Toshiba Clock-synchronous semiconductor memory device and access method thereof
JPH06290582A (ja) * 1993-04-02 1994-10-18 Nec Corp 半導体記憶装置
JP2734957B2 (ja) * 1993-12-24 1998-04-02 日本電気株式会社 半導体記憶回路の制御方法
US5781756A (en) * 1994-04-01 1998-07-14 Xilinx, Inc. Programmable logic device with partially configurable memory cells and a method for configuration
JP3177094B2 (ja) * 1994-05-31 2001-06-18 富士通株式会社 半導体記憶装置
JPH07326191A (ja) * 1994-05-31 1995-12-12 Mitsubishi Electric Corp 半導体記憶装置
JP3170146B2 (ja) * 1994-07-29 2001-05-28 株式会社東芝 半導体記憶装置
JP3013714B2 (ja) * 1994-09-28 2000-02-28 日本電気株式会社 半導体記憶装置
JP2697633B2 (ja) * 1994-09-30 1998-01-14 日本電気株式会社 同期型半導体記憶装置
JP2970434B2 (ja) * 1994-10-31 1999-11-02 日本電気株式会社 同期型半導体記憶装置およびセンス制御方法
EP0744755A1 (en) * 1995-05-25 1996-11-27 International Business Machines Corporation Test method and device for embedded memories on semiconductor substrates
US5615164A (en) * 1995-06-07 1997-03-25 International Business Machines Corporation Latched row decoder for a random access memory
US6728851B1 (en) 1995-07-31 2004-04-27 Lexar Media, Inc. Increasing the memory performance of flash memory devices by writing sectors simultaneously to multiple flash memory devices
US5845313A (en) 1995-07-31 1998-12-01 Lexar Direct logical block addressing flash memory mass storage architecture
US8171203B2 (en) 1995-07-31 2012-05-01 Micron Technology, Inc. Faster write operations to nonvolatile memory using FSInfo sector manipulation
US6978342B1 (en) 1995-07-31 2005-12-20 Lexar Media, Inc. Moving sectors within a block of information in a flash memory mass storage architecture
JP2907081B2 (ja) * 1995-09-26 1999-06-21 日本電気株式会社 半導体記憶装置
US6810449B1 (en) 1995-10-19 2004-10-26 Rambus, Inc. Protocol for communication with dynamic memory
US6470405B2 (en) 1995-10-19 2002-10-22 Rambus Inc. Protocol for communication with dynamic memory
US6035369A (en) 1995-10-19 2000-03-07 Rambus Inc. Method and apparatus for providing a memory with write enable information
JP3252678B2 (ja) * 1995-10-20 2002-02-04 日本電気株式会社 同期式半導体メモリ
JP3277108B2 (ja) * 1995-10-31 2002-04-22 インターナショナル・ビジネス・マシーンズ・コーポレーション Ｄｒａｍアレイ
JP3183321B2 (ja) * 1995-11-10 2001-07-09 日本電気株式会社 半導体記憶装置
JP2904076B2 (ja) * 1995-11-10 1999-06-14 日本電気株式会社 半導体記憶装置
JPH09139071A (ja) * 1995-11-14 1997-05-27 Toshiba Corp 半導体記憶装置
US5712584A (en) * 1996-01-19 1998-01-27 Sgs-Thomson Microelectronics, Inc. Synchronous stress test control
US5701275A (en) * 1996-01-19 1997-12-23 Sgs-Thomson Microelectronics, Inc. Pipelined chip enable control circuitry and methodology
US5767709A (en) * 1996-01-19 1998-06-16 Sgs-Thomson Microelectronics, Inc. Synchronous test mode initalization
US5657292A (en) * 1996-01-19 1997-08-12 Sgs-Thomson Microelectronics, Inc. Write pass through circuit
US5801563A (en) * 1996-01-19 1998-09-01 Sgs-Thomson Microelectronics, Inc. Output driver circuitry having a single slew rate resistor
US5619456A (en) * 1996-01-19 1997-04-08 Sgs-Thomson Microelectronics, Inc. Synchronous output circuit
JP2833563B2 (ja) 1996-01-23 1998-12-09 日本電気株式会社 半導体記憶装置
JP3192077B2 (ja) * 1996-01-30 2001-07-23 日本電気株式会社 半導体記憶装置
US5666324A (en) * 1996-03-15 1997-09-09 Mitsubishi Denki Kabushiki Kaisha Clock synchronous semiconductor memory device having current consumption reduced
US5838631A (en) 1996-04-19 1998-11-17 Integrated Device Technology, Inc. Fully synchronous pipelined ram
US6209071B1 (en) * 1996-05-07 2001-03-27 Rambus Inc. Asynchronous request/synchronous data dynamic random access memory
US6009038A (en) * 1996-05-31 1999-12-28 United Microelectronics Corporation Addressing unit
US5808959A (en) * 1996-08-07 1998-09-15 Alliance Semiconductor Corporation Staggered pipeline access scheme for synchronous random access memory
JPH10208470A (ja) * 1997-01-17 1998-08-07 Nec Corp 同期型半導体記憶装置
US6711648B1 (en) 1997-03-28 2004-03-23 Siemens Aktiengesellschaft Kabushiki Kaisha Toshiba Methods and apparatus for increasing data bandwidth in a dynamic memory device by generating a delayed address transition detection signal in response to a column address strobe signal
US5991209A (en) * 1997-04-11 1999-11-23 Raytheon Company Split sense amplifier and staging buffer for wide memory architecture
JPH113588A (ja) * 1997-06-12 1999-01-06 Nec Corp 半導体記憶装置
US6094704A (en) 1997-06-17 2000-07-25 Micron Technology, Inc. Memory device with pipelined address path
US6266379B1 (en) 1997-06-20 2001-07-24 Massachusetts Institute Of Technology Digital transmitter with equalization
US6005823A (en) * 1997-06-20 1999-12-21 Micron Technology, Inc. Memory device with pipelined column address path
US5781480A (en) * 1997-07-29 1998-07-14 Motorola, Inc. Pipelined dual port integrated circuit memory
JP3244033B2 (ja) * 1997-08-08 2002-01-07 日本電気株式会社 同期型半導体記憶装置
JP3244035B2 (ja) * 1997-08-15 2002-01-07 日本電気株式会社 半導体記憶装置
TW374919B (en) * 1997-08-28 1999-11-21 Hitachi Ltd Synchronous memory unit
US6160733A (en) * 1997-08-29 2000-12-12 Enable Semiconductor, Inc. Low voltage and low power static random access memory (SRAM)
EP1019912A2 (en) * 1997-10-10 2000-07-19 Rambus Incorporated Apparatus and method for pipelined memory operations
US6401167B1 (en) 1997-10-10 2002-06-04 Rambus Incorporated High performance cost optimized memory
AU9604698A (en) 1997-10-10 1999-05-03 Rambus Incorporated Method and apparatus for two step memory write operations
US5959929A (en) * 1997-12-29 1999-09-28 Micron Technology, Inc. Method for writing to multiple banks of a memory device
TW400635B (en) 1998-02-03 2000-08-01 Fujitsu Ltd Semiconductor device reconciling different timing signals
US6115320A (en) 1998-02-23 2000-09-05 Integrated Device Technology, Inc. Separate byte control on fully synchronous pipelined SRAM
US6289432B1 (en) 1998-03-25 2001-09-11 International Business Machines Corporation Sharing segments of storage by enabling the sharing of page tables
US6202139B1 (en) * 1998-06-19 2001-03-13 Advanced Micro Devices, Inc. Pipelined data cache with multiple ports and processor with load/store unit selecting only load or store operations for concurrent processing
US6279071B1 (en) 1998-07-07 2001-08-21 Mitsubishi Electric And Electronics Usa, Inc. System and method for column access in random access memories
US6072746A (en) 1998-08-14 2000-06-06 International Business Machines Corporation Self-timed address decoder for register file and compare circuit of a multi-port CAM
US6374376B1 (en) * 1998-09-03 2002-04-16 Micron Technology, Inc. Circuit, system and method for arranging data output by semiconductor testers to packet-based devices under test
JP4212159B2 (ja) * 1998-09-28 2009-01-21 株式会社ルネサステクノロジ 同期型半導体記憶装置
US7069406B2 (en) 1999-07-02 2006-06-27 Integrated Device Technology, Inc. Double data rate synchronous SRAM with 100% bus utilization
US6278633B1 (en) 1999-11-05 2001-08-21 Multi Level Memory Technology High bandwidth flash memory that selects programming parameters according to measurements of previous programming operations
TW522399B (en) * 1999-12-08 2003-03-01 Hitachi Ltd Semiconductor device
US7102671B1 (en) 2000-02-08 2006-09-05 Lexar Media, Inc. Enhanced compact flash memory card
US7167944B1 (en) 2000-07-21 2007-01-23 Lexar Media, Inc. Block management for mass storage
US8391039B2 (en) 2001-04-24 2013-03-05 Rambus Inc. Memory module with termination component
US6675272B2 (en) 2001-04-24 2004-01-06 Rambus Inc. Method and apparatus for coordinating memory operations among diversely-located memory components
GB0123415D0 (en) 2001-09-28 2001-11-21 Memquest Ltd Method of writing data to non-volatile memory
GB0123416D0 (en) 2001-09-28 2001-11-21 Memquest Ltd Non-volatile memory control
GB0123417D0 (en) 2001-09-28 2001-11-21 Memquest Ltd Improved data processing
GB0123421D0 (en) 2001-09-28 2001-11-21 Memquest Ltd Power management system
GB0123410D0 (en) 2001-09-28 2001-11-21 Memquest Ltd Memory system for data storage and retrieval
GB0123419D0 (en) 2001-09-28 2001-11-21 Memquest Ltd Data handling system
US6957295B1 (en) 2002-01-18 2005-10-18 Lexar Media, Inc. File management of one-time-programmable nonvolatile memory devices
US6950918B1 (en) 2002-01-18 2005-09-27 Lexar Media, Inc. File management of one-time-programmable nonvolatile memory devices
US7231643B1 (en) 2002-02-22 2007-06-12 Lexar Media, Inc. Image rescue system including direct communication between an application program and a device driver
DE10231954B4 (de) * 2002-07-15 2006-03-02 Infineon Technologies Ag Schaltungsbaustein mit Zeitsteuerung
US6973519B1 (en) 2003-06-03 2005-12-06 Lexar Media, Inc. Card identification compatibility
JP2007515024A (ja) 2003-12-17 2007-06-07 レクサー メディア， インコーポレイテッド 盗難を避けるための電子装置の販売場所におけるアクティブ化
US7725628B1 (en) 2004-04-20 2010-05-25 Lexar Media, Inc. Direct secondary device interface by a host
US7370166B1 (en) 2004-04-30 2008-05-06 Lexar Media, Inc. Secure portable storage device
US7594063B1 (en) 2004-08-27 2009-09-22 Lexar Media, Inc. Storage capacity status
US7464306B1 (en) 2004-08-27 2008-12-09 Lexar Media, Inc. Status of overall health of nonvolatile memory
US7301831B2 (en) 2004-09-15 2007-11-27 Rambus Inc. Memory systems with variable delays for write data signals
JP2009123298A (ja) 2007-11-16 2009-06-04 Renesas Technology Corp 半導体集積回路装置
JP2012094217A (ja) * 2010-10-27 2012-05-17 Toshiba Corp 同期型半導体記憶装置
JP2011181174A (ja) * 2011-04-25 2011-09-15 Renesas Electronics Corp 半導体装置及びそのテスト方法
US11929110B2 (en) * 2021-11-26 2024-03-12 Taiwan Semiconductor Manufacturing Company, Ltd. Memory circuit and method of operating same

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61137294A (ja) * 1984-12-06 1986-06-24 Nec Corp メモリ集積回路
JPS61148692A (ja) * 1984-12-24 1986-07-07 Nippon Telegr & Teleph Corp <Ntt> 記憶装置
JPS6472394A (en) * 1987-09-11 1989-03-17 Fujitsu Ltd Synchronous type semiconductor storage device
KR940002857B1 (ko) * 1987-12-02 1994-04-04 가부시끼가이샤 히다찌세이사꾸쇼 반도체 메모리 장치
JP2760431B2 (ja) * 1988-12-21 1998-05-28 株式会社日立製作所 メモリ
US5086414A (en) * 1988-11-17 1992-02-04 Hitachi, Ltd. Semiconductor device having latch means
JPH02235291A (ja) * 1989-03-08 1990-09-18 Fujitsu Ltd 半導体記憶装置
US5093809A (en) * 1989-04-21 1992-03-03 Siemens Aktiengesellschaft Static memory having pipeline registers
US5107465A (en) * 1989-09-13 1992-04-21 Advanced Micro Devices, Inc. Asynchronous/synchronous pipeline dual mode memory access circuit and method
JPH0438793A (ja) * 1990-06-04 1992-02-07 Toshiba Corp データ転送制御回路およびこれを用いたダイナミック型半導体記憶装置

Also Published As

Publication number Publication date
US5341341A (en) 1994-08-23
EP0562605A3 (ja) 1994-01-19
DE69322190T2 (de) 1999-06-24
JPH0676566A (ja) 1994-03-18
DE69322190D1 (de) 1999-01-07
EP0562605B1 (en) 1998-11-25
EP0562605A2 (en) 1993-09-29
KR930020435A (ko) 1993-10-19
KR960009246B1 (ko) 1996-07-16

Similar Documents

Publication Publication Date Title
JP2830594B2 (ja) 半導体メモリ装置
JP2601951B2 (ja) 半導体集積回路
US6385128B1 (en) Random access memory having a read/write address bus and process for writing to and reading from the same
US6038184A (en) Semiconductor memory device having internal timing generator shared between data read/write and burst access
JPS62152050A (ja) 半導体メモリ
JPH0740430B2 (ja) メモリ装置
JPS6118837B2 (ja)
JPH04307495A (ja) 半導体記憶装置
US6600693B2 (en) Method and circuit for driving quad data rate synchronous semiconductor memory device
US5631866A (en) Semiconductor memory device
US20060171239A1 (en) Dual Port Memory Unit Using a Single Port Memory Core
JP5038657B2 (ja) 半導体集積回路装置
US6023430A (en) Semiconductor memory device asynchronously communicable with external device and asynchronous access controller for data access
US20010043506A1 (en) Random access memory having independent read port and write port and process for writing to and reading from the same
KR100260851B1 (ko) 고속 판독-수정-기입 기능을 갖는 반도체 메모리장치
US6219283B1 (en) Memory device with local write data latches
US7263023B2 (en) Semiconductor memory device having memory architecture supporting hyper-threading operation in host system
JPH0315278B2 (ja)
EP0660328B1 (en) Method of controlling semiconductor storage circuit
JPH10177790A (ja) メモリ素子のプリフェッチ方法及びこれを適用したメモリ構造
US5946269A (en) Synchronous RAM controlling device and method
JP3567318B2 (ja) 半導体記憶装置およびその設計方法
US6745302B1 (en) Method and circuit for enabling a clock-synchronized read-modify-write operation on a memory array
JPH0213394B2 (ja)
US6198684B1 (en) Word line decoder for dual-port cache memory

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19980825

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080925

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080925

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090925

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090925

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100925

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110925

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120925

Year of fee payment: 14

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120925

Year of fee payment: 14