[go: up one dir, main page]

KR940009357B1 - 반도체 장치 및 그 제조방법 - Google Patents

반도체 장치 및 그 제조방법 Download PDF

Info

Publication number
KR940009357B1
KR940009357B1 KR1019910005632A KR910005632A KR940009357B1 KR 940009357 B1 KR940009357 B1 KR 940009357B1 KR 1019910005632 A KR1019910005632 A KR 1019910005632A KR 910005632 A KR910005632 A KR 910005632A KR 940009357 B1 KR940009357 B1 KR 940009357B1
Authority
KR
South Korea
Prior art keywords
regions
region
forming
conductive
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
KR1019910005632A
Other languages
English (en)
Other versions
KR920020598A (ko
Inventor
김동준
송준의
Original Assignee
삼성전자주식회사
김광호
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사, 김광호 filed Critical 삼성전자주식회사
Priority to KR1019910005632A priority Critical patent/KR940009357B1/ko
Priority to US07/727,422 priority patent/US5105252A/en
Priority to JP3174202A priority patent/JPH04324973A/ja
Priority to DE4123436A priority patent/DE4123436C2/de
Priority to FR9108881A priority patent/FR2675311B1/fr
Priority to ITMI911952A priority patent/IT1251787B/it
Priority to US07/763,678 priority patent/US5158463A/en
Publication of KR920020598A publication Critical patent/KR920020598A/ko
Application granted granted Critical
Publication of KR940009357B1 publication Critical patent/KR940009357B1/ko
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0107—Integrating at least one component covered by H10D12/00 or H10D30/00 with at least one component covered by H10D8/00, H10D10/00 or H10D18/00, e.g. integrating IGFETs with BJTs
    • H10D84/0109—Integrating at least one component covered by H10D12/00 or H10D30/00 with at least one component covered by H10D8/00, H10D10/00 or H10D18/00, e.g. integrating IGFETs with BJTs the at least one component covered by H10D12/00 or H10D30/00 being a MOS device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/40—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00 with at least one component covered by groups H10D10/00 or H10D18/00, e.g. integration of IGFETs with BJTs
    • H10D84/401—Combinations of FETs or IGBTs with BJTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/85—Complementary IGFETs, e.g. CMOS
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/009—Bi-MOS

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Logic Circuits (AREA)

Abstract

내용 없음.

Description

반도체 장치 및 그 제조방법
제1도는 이 발명에 따른 반도체 장치의 단면도.
제2a~i도는 이 발명에 따른 반도체 장치의 제조공정도이다.
이 발명은 반도체 장치 및 그 제조방법에 관한 것으로, 특히 고전압 바이씨모스 소자와 저전압 바이씨모스 소자를 동일한 칩내에 형성한 반도체 장치 및 그 제조방법에 관한 것이다.
최근, 가전제품등의 전자제품들은 고속동작 및 경박단소(輕薄短小)화 되는 추세에 있으므로 서로 다른 기능 또는 구동전압을 가지는 반도체 소자들을 동일한 칩상에 형성하여 다양한 기능을 가지는 반도체 장치들의 개발에 경주하고 있다.
일반적으로, 바이폴라 트랜지스터(Bipolar Transistor)와 씨모스 트랜지스터(CMOS Transistor)가 동일한 칩내에 형성된 반도체 장치를 바이씨모스(BiCMOS)라 한다.
종래의 VLSI(Very Large Scale Intergrated Circuit)급 바이씨모스는 1986년 2월에 발행된 ISSCC Degest of Technical Papers Page 212 및 1988년 5월에 발행된 CICC Tech. Dig. Page 68에 개시된 바와같이 저전압으로 구동되어 고성능 메모리나 고성능 로직을 갖도록 개발되었기 때문에 고집적도 및 고속로직의 용도에 적합하였다.
또한, 출력 및 노이즈마진(Noise margin)을 크게 하기 위하여 고전압으로 구동되어 대전력화 및 노이즈에 강한 바이씨모스도 개발되고 있다. 그러나, 상기와 같은 고전압 바이씨모스와 저전압 바이씨모스등을 이용한 가정용등의 전자제품들은 다수개의 반도체 장치를 장착하여야 하므로 고속동작 및 경박단소화를 이루기 어려운 문제점이 있었다
따라서, 이 발명의 목적은 고전압 바이씨모스와 저전압 바이씨모스를 동일 칩상에 형성하며 장착되는 전자제품의 고속동작 및 경박단소화를 이루게 할 수 있는 반도체 장치를 제공함에 있다.
또한, 이 발명의 다른 목적은 상기와 같은 반도체 장치의 제조방법을 제공함에 있다.
상기의 목적을 달성하기 위하여 이 발명은, 반도체 장치에 있어서, 제1도전형 반도체 기판의 일측에 저농도로 형성된 제2도전형의 제7 및 제9영역들과, 상기 제7 및 제9영역들의 사이에 저농도로 형성된 제1도전형의 제8영역과, 상기 제7 및 제8 및 제9영역들의 하부와 접촉되며 이 영역들과 동일한 도전형을 갖는 저농도의 제1 및 제2 및 제3영역들과, 상기 제7 및 제8영역들의 소정부분에 이 영역들과, 반도체 도전형의 고농도 영역과 이 고농도 영역을 둘러싸는 저농도 영역으로 형성된 소오스 및 드레인 영역들과, 상기 소오스 및 드레인 영역사이의 표면에 두꺼운 제1게이트 산화막들을 개재시켜 형성된 제1다결정 실리콘층과, 상기 소오스 및 드레인 영역과 제1다결정 실리콘층과 전기적으로 접촉되는 소오스 및 드레인 전극과 게이트 전극과, 상기 제7 및 제8영역에 기판전압을 인가하기 위한 접촉전극들과, 상기 제9영역의 소정부분 표면에 저농도로 형성된 제1도전형의 베이스 영역과, 상기 베이스 영역내에 고농도로 형성된 제2도전형의 에미터 영역과, 상기 베이스 영역과 필드산화막에 의해 이격되며, 상기 제3영역에 걸쳐 고농도로 형성된 제2도전형의 콜렉터 영역과, 상기 에미터 및 콜렉터 및 베이스 영역과 전기적으로 접촉되는 에미터 전극 및 콜렉터 전극과 베이스 전극을 구비하는 고전압 바이씨모스소자 ; 상기 제1도전형 반도체 기판의 타측에 저농도로 형성된 제2도전형의 제10 및 제12영역들과, 상기 제10 및 제12영역들의 사이에 저농도로 형성된 제1도전형의 제11영역과, 상기 제10 및 제11 및 제12영역들의 하부와 접촉되며 이 영역들과 동일한 도전형을 가지는 고농도의 제4 및 제5 및 제6영역들과, 상기 제10 및 제11영역들의 소정부분에 형성된 소오스 및 드레인 영역들과, 상기 소오스 및 드레인 영역들 사이의 표면에 제2게이트산화막을 개재시켜 형성된 제2다결정 실리콘층과, 상기 소오스 및 드레인 영역과 제2다결정 실리콘층과 전기적으로 접촉되는 소오스 및 드레인 전극과 게이트 전극과, 상기 제10 및 제11영역에 기판전압을 인가하기 위한 접촉전극들과, 상기 제12영역의 소정부분 표면에 저농도로 형성된 제1도전형의 베이스 영역과, 상기 베이스 영역내에 고농도로 형성된 제2도전형의 에미터 영역과, 상기 베이스 영역과 필드산화막에 의해 이격되며 상기 제6영역과 연결되어 고농도로 형성된 제2도전형의 콜렉터영역과, 상기 에미터 및 콜렉터 및 베이스 영역과 전기적으로 접촉되는 에미터 및 콜렉터 및 베이스 전극들을 구비하는 저전압 바이씨모스소자로 이루어짐을 특징으로 한다.
상기의 다른 목적을 달성하기 위하여 이 발명은, 반도체 장치의 제조방법에 있어서, 제1도전형 반도체 기판의 일측 소정부분에 저농도의 제2도전형 제1 및 제3영역들을 형성하기 위한 이온주입 영역들을 형성하는 제1공정과, 상기 제1도전형 반도체 기판의 타측 소정부분에 고농도의 제2도전형 제4 및 제6영역과 이 영역들 사이에 고농도의 제1도전형 제5영역을 형성하기 위한 이온주입 영역들을 형성하는 제2공정과, 상기 이온주입 영역들의 불순물을 활성화 시켜 제1~제6영역들을 형성하는 제3공정과, 상술한 구조의 전표면에 에피택셜층을 형성하는 제4공정과, 상기 제1 및 제3영역상부의 에피택셜층에 저농도의 제2도전형 이온주입 영역들을 형성하는 제5공정과, 상기 제4 및 제6영역상부의 에피택셜층에 저농도의 제2도전형 이온주입 영역들을 형성하는 제6공정과, 상기 제3 및 제5영역상부의 에피택셜층에 저농도의 제1도전형 이온주입 영역들을 형성하는 제7공정과, 상기 이온주입 영역들을 활성화시켜 제1~제6영역들의 상부에 제7~제12영역들을 형성하는 제8공정과, 상기 제9 및 제12영역이 소정부분에 바이폴라 트랜지스터들의 콜렉터영역을 형성하기 위한 제2도전형의 불순물을 고농도로 주입하는 제9공정과, 상기 제7 및 제8영역의 소정부분에 고전압 모스트랜지스터등의 저농도 소오스 및 드레인 영역을 형성하기 위하여 제1 및 제2도전형의 불순물을 저농도로 주입하는 제10공정과, 상기 제7 및 제8영역에 두꺼운 제1산화막과 제1다결정 실리콘층을 형성하는 제11공정과, 상기 제10 및 제11영역에 제2산화막 및 제2다결정 실리콘층을 형성하는 제12공정과, 고전압 및 저전압의 제1 및 제2도전형 모스트랜지스터들의 소오스 및 드레인 영역을 형성하기 위한 이온주입과 고전압 및 저전압의 바이폴라 트랜지스터들의 에미터 및 베이스 영역을 형성하기 위한 이온주입 영역을 형성하는 제13공정과, 상기 이온주입 영역들을 활성화시키고 전극들을 형성하는 제14공정으로 이루어짐을 트징으로 한다.
이하, 첨부한 도면을 참조하여 이 발명을 설명한다.
제1도는 이 발명의 일실시예에 따른 반도체 장치의 단면도로써 저전압 바이씨모스와 고전압 바이씨모스가 동일한 칩상에 형성된 것을 나타내고 있다.
먼저, P형의 반도체 기판(1)의 저전압 소자영역(LV)과 고전압 소자영역(HV)으로 구분되어 이 저전압 소자영역(LV)에는 저전압 바이씨모스가 고전압 소자영역(HV)에는 고전압 바이씨모스가 형성되어 있다. 상기 저전압 소자영역(LV)에는 불순물이 저농도로 도핑된 제10, 제11 및 제12영역들(50)(51)(52)이 1.5~2.5μ 정도의 두께로 형성되어 있다. 상기 제10 및 제11영역들(50)(51)은 N형 및 P형 웰 영역으로 저전압 P 및 N모스트랜지스터가 형성되어 있으며, 상기 제12영역(52)은 N형 웰 영역으로 저전압 NPN바이폴라 트랜지스터가 형성되어 있다. 상기 제10영역(50)의 표면에 P모스트랜지스터의 소오스 및 드레인 영역(86)들이 형성되어 있고, 이 소오스 및 드레인 영역(86)의 표면에는 소오스 및 드레인 전극들(116)(117)이 형성되어 있다.
상기 소오스 및 드레인 전극들(116)(117) 사이의 표면에는 제2게이트산화막(63)을 개재시켜 제2다결정 실리콘층(65)이 형성되어 있고, 이 제2다결정 실리콘층(65)의 상부에는 게이트 전극(115)이 형성되어 있다. 또한, 상기 제10영역(50)의 상부에 이 영역의 기판전압을 인가하기 위한 접촉전극(118)이 필드산화막(54)에 의해 상술한 P모스트랜지스터와 이격되어 있다. 그리고, 상기 제11영역(51)에는 N모스트랜지스터가 형성되며, 이 N모스트랜지스터와 필드산화막(54)으로 이격되어 접촉전극(114)이 형성되어 있다.
또한, 상기 P모스트랜지스터와 N모스트랜지스터는 필드산화막(54)에 의해 이격되어 있다. 그리고 상기 제12영역(52)의 일측표면에는 NPN바이폴라 트랜지스터의 베이스 영역(90)이 형성되어 있고, 이 베이스 영역(90)의 내부에는 에미터 영역(88)이 형성되어 있다. 또한, 상기 제12영역(52)의 타측표면에는 상기 베이스 영역(90)과 필드산화막(54)에 의해 이격되는 콜렉터영역(69)이 형성되어 있다.
그리고 상기 제10, 제11 및 제12영역들(50)(51)(52)의 하부에는 이 영역들(50)(51)(52)과 동일한 도전형이 고농도로 도핑된 제4, 제5 및 제6영역들(24), (25), (26)이 형성되어 있다. 상기 제4 및 제5영역들(24)(25)은 상기 P 및 N모스트랜지서터들의 래치업(Latch-up)을 방지하기 위한 것이고, 제6영역(52)은 NPN바이폴라 트랜지스터의 매몰층(Buried Layer)으로 이용된다.
또한, 상기 제5영역(25)은 상기 제4영역(24)와 제6영역(26)을 전기적으로 분리하므로 집적도를 향상시킬 수 있다.
상기 반도체 기판(1)의 고전압 소자영역(HV)에는 저농도로 도핑된 제7 및 제8 및 제9영역들(47)(48)(49)이 1.5~2.5㎛ 정도의 두께로 형성되어 있다. 또한, 상기 제7, 제8 및 제9영역들(47)(48)(49)의 하부에는 이 영역들(47)(48)(49)과 동일한 도전형의 저농도로 도핑된 제1, 제2 및 제3영역들(8)(9)(10)이 3.5~5㎛ 정도로 두껍게 형성되어 있다. 상기 제1 및 제7영역들(8)(47)은 N형 웰 영역으로 P모스트랜지스터가 형성되어 있으며, 저농도로 도핑되어 있으므로 브레이크 다운 전압(Breakdown Voltage)이 높아지게 된다.
상기 제7영역(47)의 표면에 P모스트랜지스터의 소오스 및 드레인 영역(95)들이 형성되어 있다. 상기 소오스 및 드레인 영역(95)들은 고전압 인가시 파괴되지 않도록 P형의 불순물이 고농도로 도핑되어 있는 제1고농도 영역(85)들이 P형의 불순물이 저농도로 도핑되어 있는 제1저농도 영역(73)에 의해 에워 싸인 구조로 형성되어 있으며, 이 소오스 및 드레인 영역(95)들 사이의 상부에는 제1게이트 산화막(59)을 개재시켜 제1다결정 실리콘층(61)이 형성되어 있다. 상기 제1게이트 산화막(59)은 고전압 인가시 파괴되지 않도록 500~1500Å 정도로 두껍게 형성되어 있다. 상기 제1고농도 영역(85)의 표면에는 소오스 및 드레인 전극들(105)(106)이 형성되어 있고, 제1다결정 실리콘층(61)의 표면에는 게이트 전극(104)이 형성되어 있다. 또한, 상기 제7영역(47)에 기판전압을 인가하기 위한 접촉전극(107)이 필드산화막(54)에 의해 상술한 P모스트랜지스터와 이격되어 있다.
상술한 P모스트랜지스터는 상기 제1게이트 전극(59)에 고전압을 인가하여도 상기 제1영역(8)까지 축퇴(Depletion)되므로 파괴되는 것을 방지할 수 있다. 또한, 상기 제2 및 제8영역들(9)(48)은 N모스트랜지스터가 형성되는 영역이며, 상기 N모스트랜지스터는 필드산화막(54)에 의해 P모스트랜지스터와 이격된다. 상기 제3 및 제9영역들 (10)(49)은 고전압용 NPN바이폴라 트랜지스터가 형성되어 있다. 상기 고전압용 NPN바이폴라 트랜지스터는 매몰층 대신 제3영역(10)을 가지며 콜렉터영역(67)이 이 제3영역(10)에 걸쳐 형성되는 것을 제외하고는 상기 저전압용 NPN바이폴라 트랜지스터와 동일한 구조를 갖는다. 상기 고전압용 NPN바이폴라 트랜지스터는 고전압 인가시 제3영역(10)까지 축퇴될 수 있으므로 파괴되는 것이 방지된다.
제2a~i도는 제1도의 제조공정도이다.
제2a도를 참조하면, 결정면이 {100}이고 비저항이 2~20Ωcm 정도인 P형의 반도체 기판(1)의 전표면에 4000Å 정도의 두꺼운 제1패드산화막(3)과 제1감광막(5)을 형성한다. 그 다음, 통상의 사진 공정에 의해 고전압 소자영역의 반도체 기판(1)을 소정부분 노출시키고 전면에 인(Phosphorus) 등의 N형 불순물을 180Kev 정도의 에너지와 1×1013~1×1014/㎠ 정도로의 도우즈(dose)로 주입하여 제1이온주입 영역들(6)(7)을 형성한다.
제2b도를 참조하면, 상기 제1감광막(5) 및 제1패드산화막(3)을 제거한 후, 상기 제1이온주입 영역(6)(7)의 불순물을 활성화시켜 저농도 N형이며 P모스트랜지스터와 NPN바이폴라 트랜지스터가 형성될 제1 및 제3영역들(8)(10)을 3.5~5㎛ 정도로 형성한다. 이때, 상기 제1 및 제3영역들(8)(10)사이에 있는 반도체 기판(1)은 N모스트랜지스터가 형성될 제2영역(9)이 된다. 그다음, 상기 반도체 기판(1)의 전표면에 200~500Å 정도의 제2패드산화막(11), 1000~1500Å 정도의 제1질화막(13) 및 제2감광막(15)을 순차적으로 형성한후, 통상의 사진공정에 의해 저전압 소자영역상의 제2패드산화막(11)을 소정부분 노출시킨다. 계속해서, 상술한 전표면에 비소(Arsenic)등의 N형 불순물을 100Kev 정도의 에너지와 1×1015~1×1016/㎠ 정도의 도우즈로 주입하여 제2이온주입 영영들(16)(17)을 형성한다.
제2c도를 참조하면, 상기 제2감광막(15)을 제거한후, 상기 제1질화막(13)을 마스크로 하여 상기 제2패드산화막(11)의 노출된 부분을 열산화시켜 두꺼운 제3패드산화막(19)을 성장시킨다. 그 다음, 상기 제1질화막(13)을 제거한후, 고전압 소자영역의 상부에 제3감광막(21)을 형성한다. 계속해서, 전술한 구조의 전표면에 붕소(Boron)등의 P형 불순물을 80Kev 정도의 에너지와 1×106~1×1014/㎠ 정도의 도우즈로 주입하여 제3이온주입 영역(23)을 형성한다.
제2d도를 참조하면, 상기 제3감광막(21)을 제거한후, 상기 제2 및 제3이온주입 영역들(16)(17)(23)의 불순물을 활성화시켜 고농도 N형의 제4 및 제6영역들(24)(26)과 고농도 P형의 제5영역(25)을 형성한다. 그 다음, 상기 제2 및 제3패드산화막들(11)(19)을 제거한후, 전표면에 1.5~2.5㎛ 정도 두께의 에피택셜층(Epitaxial layer ; 27)을 형성한다.
계속해서, 상기 에피택셜층(27)의 상부에 제4패드산화막(29), 제2질화막(31) 및 제4감광막(33)을 순차적으로 형성한 후, 통상의 사진공정에 의해 상기 제1 및 제3영역들(8)(10) 상부의 제4패드산화막(29)을 노출시킨다. 그 다음, 전표면에 인(p)등을 180Kev 정도의 에너지와 5×1011~5×1012/㎠ 정도의 도우즈로 주입하여 제4이온주입 영역들(35)(36)을 형성한다.
제2e도를 참조하면, 상기 제4감광막(33)을 제거한후, 재차 전표면에 제5감광막(37)을 형성한다. 그 다음, 통상의 사진공정에 의해 상기 제4 및 제6영역들(24)(26) 상부의 제4패드산화막(29)을 노출시킨후, 전면에 인(P)등의 불순물을 180Kev 정도의 에너지의 1×1012~1×1013/㎠ 정도의 에너지로 주입하여 제5이온주입 영역들(39)(40)을 형성한다.
제2f도를 참조하면, 상기 제5감광막(37)을 제거한후, 제4패드산화막(29)의 노출된 부분을 열산화하여 두꺼운 제5패드산화막(41)을 형성한다. 그 다음, 상기 제2질화막(31)을 제거하고 전표면을 붕소(Boron)등의 불순물을 60Kev 정도의 에너지와 5×1011~5×1012/㎠ 정도의 도우즈로 주입하여 제2 및 제5영역들(9)(25)의 상부에 제6 및 제7이온주입 영역들(43)(44)을 형성한다. 계속해서, 상기 제6이온주입 영역(43)의 상부에 통상의 방법에 의해 제6감광막(45)을 형성한후, 상기 제7이온주입 영역(44)에 재차 붕소등의 불순물을 60Kev 정도의 에너지와 5×1011~5×1012/㎠ 정도의 도우즈로 주입하여 불순물의 농도를 높힌다.
제2g도를 참조하면, 상기 제6감광막(45)을 제거한후 제4~제7이온주입 영역들(35)(36)(39)(40)(43)(44)의 불순물을 활성화시켜 제7~제12영역들(47)(48)(49)(50)(51)(52)을 형성한다. 그 다음, 통상의 LOCOS (Local Oxidation of Silicon) 공정에 의해 필드산화막(54)들을 형성한 후 통상의 이온주입 방법에 의해 상기 제9 및 제12영역들(49)(52)의 소정부분에 인(P)등을 40Kev 정도의 에너지와 1×1015~1×1016/㎠ 정도의 도우즈로 주입하여 고전압 및 저전압 NPN바이폴라 트랜지스터의 콜렉터영역을 형성하기 위한 제8 및 제9이온주입 영역들(55)(56)을 형성한다.
그 다음, 상기의 방법과 동일한 방법에 의해 제10 및 제11영역들(47)(48)의 소정부분에 제10 및 제11이온주입 영역들(57)(58)을 형성한다. 상기 제10 및 제11이온주입 영역들(57)(58)은 두번의 이온주입 공정에 의해 형성되는 것으로 붕소와 인(P)을 각각 60Kev 정도의 에너지와 1×1012~1×1013/㎠ 정도의 도우즈로 주입한다.
제2h도를 참조하면, 상기 제10이온주입 영역(57)들 및 제11이온주입 영역들(58) 사이의 표면상에 통상의 방법에 의해 500~1500Å 정도로 두께의 제1게이트 산화막(59)과 제1다결정 실리콘층(61)들을 형성한다. 그 다음, 상기 제10 및 제11영역들(50)(51)의 소정부분상에 200~500Å 정도 두께의 제2게이트 산화막(63)과 제2다결정 실리콘층(65)들을 형성한다. 그 다음, 상기 제8 및 제11영역(58)(51)의 소정부분에 인(P)등의 불순물을 60Kev 정도의 에너지와 1×1015~5×1015/㎠정도의 도우즈로 주입하여 제12 및 제13이온주입 영역들(75)(76)을 형성한다.
계속해서, 상기 제7 및 제10영역(47)(5)의 소정부분에 붕소등의 불순물을 60Kev 정도의 에너지와 1×1015~5×1015/㎠ 정도의 도우즈로 주입하여 제14 및 제15이온주입 영역들(77)(88)을 형성한다. 이때, 상기 제9 및 제12영역들(49)(52)의 소정부분에 고전압 및 저전압 NPN바이폴라 트랜지스터의 에미터 영역들을 형성하기 위한 제16 및 제17이온주입 영역들(79)(80)이 형성된다.
그 다음, 상기 제9 및 제12영역들(49)(52)의 소정부분에 고전압 및 저전압 NPN바이폴라 트랜지스터의 베이스 영역들을 형성하기 위한 제18 및 제19이온주입 영역들(81)(82)을 상기 제16 및 제17이온주입 영역들(79)(80)과 소정부분이 겹치도록 형성한다.
제2i도를 참조하면, 상기 제8~19이온주입 영역들(56)(57)(58)(59)(75)(76)(77)(78)(79)(80)(81)(82)의 불순물을 활성화시킨다. 따라서, 상기 제8 및 제9영역들(56)(57)은 고전압 및 저전압 NPN바이폴라 트랜지스터의 콜렉터 영역들(67)(69)이 되고, 제10 및 제11영역들(58)(59)은 고전압 P 및 N모스트랜지스터의 소오스 및 드레인 영역들을 형성하기 위한 제1 및 제2저농도 영역들(71)(73)이 된다. 그리고 제12 및 제14이온주입 영역들(75)(77)은 제1 및 제2고농도 영역들(83)(85)이 되어 상기 제1 및 제2저농도 영역들 (71)(73)과 고전압 P 및 N모스트랜지스터의 소오스 및 드레인 영역들(93)(95)이 된다.
또한, 제13 및 제15이온주입 영역들(76)(78)은 저전압 P 및 N모스트랜지스터의 소오스 및 드레인 영역들(84)(86)이 되어, 제16~제19이온주입 영역들(79)(80)(81)(82)은 고전압 및 저전압 NPN바이폴라 트랜지스터의 에미터 및 베이스 영역들(87)(88)(89)(90)이 된다.
그 다음, 전술한 구조의 전표면에 통상의 CVD방법에 의해 산화막(91)을 형성한후, 통상의 방법에 의해 전극들을 형성하기 위한 창(window)들을 형성한다. 계속해서, 상술한 구조의 전표면에 금속막을 형성한후, 통상의 포토리소그래피(Photolithography) 방법에 의해 전극들(100~121)을 형성한다.
상술한 바와같이 동일한 반도체 기판에 저전압 및 고전압 바이씨모스 트랜지스터를 형성하므로 고성능 메모리 및 고성능 및 로직을 가질 뿐 아니라 출력 및 노이즈 마진을 높일 수 있게 되어 다양한 기능과 구동전압을 갖게 된다.
따라서, 이 발명은 다양한 기능을 갖도록 저전압 및 고전압 바이씨모스를 동일 칩상에 형성하므로 전자제품의 경박단소화를 이룰 수 있으며, 또한, 신호 처리속도가 빨라지게 되므로 고속동작을 하는 잇점이 있다.

Claims (5)

  1. 반도체 장치에 있어서, 제1도전형 반도체 기판(1)의 일측에 저농도로 형성된 제2도전형의 제7 및 제9영역(47, 49)들과, 상기 제7 및 제9영역(47, 49)들의 사이에 저농도로 형성된 제1도전형의 제8영역(48)과, 상기 제7 및 제8 및 제9영역(47, 48, 49)들의 하부와 접촉되며 이 영역들과 동일한 도전형을 갖는 저농도의 제1 및 제2 및 제3영역(8, 9, 10)들과, 상기 제7 및 제8영역(47, 48)들의 소정부분에 이 영역들과 반대 도전형이며, 고농도 영역(73, 71)과 이 고농도 영역을 둘러싸는 저농도 영역(85, 83)으로 형성된 소오스 및 드레인 영역(95, 93)들과, 상기 소오스 및 드레인 영역(95, 93) 사이의 표면에 두꺼운 제1게이트 산화막(59)들을 개재시켜 형성된 제1다결정 실리콘층(61)과 전기적으로 접촉되는 소오스 및 드레인 전극(105, 106)과 게이트 전극(104)과, 상기 제7 및 제8영역(47, 48)에 기판전압을 인가하기 위한 접촉전극(107, 103)들과, 상기 제9영역(49)의 소정부분 표면에 저농도로 형성된 제1도전형의 베이스 영역(89)과 상기 베이스 영역(89)내에 고농도로 형성된 제2도전형의 에미터 영역(87)과, 상기 베이스 영역(89)과 필드산화막(54)에 의해 이격되며, 상기 제3영역(10)에 걸쳐 고농도로 형성된 제2도전형의 콜렉터 영역(67)과, 상기 에미터 및 콜렉터 및 베이스 영역(87, 67, 89)과 전기적으로 접촉되는 에미터 전극(108) 및 콜렉터 전극(110)과 베이스 전극(109)을 구비하는 고전압 바이씨모스소자 ; 상기 제1도전형 반도체 기판(1)의 타측에 저농도로 형성된 제2도전형의 제10 및 제12영역(50, 52)들과, 상기 제10 및 제12영역들의 사이에 저농도로 형성된 제1도전형의 제11영역(51)과, 상기 제10 및 제11 및 제12영역(50, 51, 52)들의 하부와 접촉되며, 이 영역들과 동일한 도전형을 가지는 고농도의 제4 및 제5 및 제6영역(24, 25, 26)들과, 상기 제10 및 제11영역(50, 51)들의 소정부분에 형성된 소오스 및 드레인 영역(86, 84)들과, 상기 소오스 및 드레인 영역들(86, 84) 사이의 표면에 제2게이트 산화막(63)들을 개재시켜 형성된 제2다결정 실리콘층(65)들과, 상기 소오스 및 드레인 영역(86, 84)과 제2다결정 실리콘층(65)과 전기적으로 접촉되는 소오스(116, 112) 및 드레인 전극(117, 113)과 게이트 전극(115, 111)과, 상기 제10 및 제11영역(50, 51)에 기판전압을 인가하기 위한 접촉전극(118, 114)들과, 상기 제12영역(52)의 소정부분 표면에 저농도로 형성된 제1도전형의 베이스 영역(90)과, 상기 베이스 영역(90)내에 고농도로 형성된 제2도전형의 에미터 영역(88)과, 상기 베이스 영역(90)과 필드산화막(54)에 의해 이격되며, 상기 제6영역(26)과 연결되어 고농도로 형성된 제2도전형의 콜렉터 영역(69)과, 상기 에미터 및 콜렉터 및 베이스 영역(88, 69, 90)과 전기적으로 접촉되는 에미터 및 콜렉터 및 베이스 전극(119, 121, 120)을 구비하는 저전압 바이씨모스소자로 이루어짐을 특징으로 하는 반도체 장치.
  2. 제1항에 있어서, 상기 제1게이트 산화막들(59)이 500~1500Å 정도로 형성됨을 특징으로 하는 반도체 장치.
  3. 제1항에 있어서, 상기 제1 및 제2 및 제3영역(8, 9, 10)을 제4, 제5 및 제6영역(24, 25, 26) 보다 두껍게 형성함을 특징으로 하는 반도체 장치.
  4. 반도체 장치의 제조방법에 있어서, 제1도전형 반도체 기판의 일측 소정부분에 저농도의 제2도전형 제1 및 제3영역들을 형성하기 위한 이온주입 영역들을 형성하는 제1공정과 ; 상기 제1도전형 반도체 기판의 타측 소정부분에 고농도의 제2도전형 제4 및 제6영역들과, 이 영역들 사이에 고농도의 제1도전형 제5영역을 형성하기 위한 이온주입 영역들을 형성하는 제2공정과 ; 상기 이온주입 영역들의 불순물을 활성화시켜 제1~제6영역들을 형성하는 제3공정과 ; 상술한 구조의 전표면에 에피택셜층을 형성하는 제4공정과 ; 상기 제1 및 제3영역상부의 에피택셜층에 저농도의 제2도전형 이온주입 영역들을 형성하는 제5공정과 ; 상기 제4 및 제6영역상부의 에피택셜층에 저농도의 제2도전형 이온주입 영역들을 형성하는 제6공정과 ; 상기 제3 및 제5영역상부에 에피택셜층에 저농도의 제1도전형 이온주입 영역들을 형성하는 제7공정과 ; 상기 이온주입들을 활성화시켜 제1~제6영역들의 상부에 제7~제12영역을 형성하는 제8공정과 ; 상기 제9 및 제12영역의 소정부분에 바이폴라 트랜지스터들의 콜렉터 영역을 형성하기 위한 제2도전형의 불순물을 주입하는 제9공정과 ; 상기 제7 및 제8영역의 소정부분에 고전압 모스트랜지스터들의 저농도 소오스 및 드레인 영역을 형성하기 위하여 제1 및 제2도전형의 불순물을 저농도로 주입하는 제10공정과 ; 상기 제7 및 제8영역에 두꺼운 제1산화막과 제1다결정 실리콘층을 형성하는 제11공정과, 상기 제10 및 제11영역에 제2산화막 및 제2다결정 실리콘층을 형성하는 제12공정과 ; 고전압 및 저전압 제1 및 제2도전형 모스트랜지스터들의 소오스 및 드레인 영역을 형성하기 위한 고전압 및 저전압의 바이폴라 트랜지스터들의 에미터 및 베이스 영역을 형성하기 위한 이온주입 영역을 형성하는 제13공정과 ; 상기 이온주입 영역들을 활성화시키고 전극들을 형성하는 제14공정으로 이루어짐을 특징으로 하는 반도체 장치의 제조방법.
  5. 제4항에 있어서, 제1공정은, 제1도전형의 반도체 기판상에 두꺼운 패드산화막과 감광막을 형성하는 단계와, 상기 제1도전형의 반도체 기판의 소정부분을 노출시키는 단계와, 전표면에 제2도전형의 불순물을 이온주입하는 단계와, 상기 두꺼운 패드산화막과 감광막을 제거하는 단계로 이루어짐을 특징으로 하는 반도체 장치의 제조방법.
KR1019910005632A 1991-04-09 1991-04-09 반도체 장치 및 그 제조방법 Expired - Lifetime KR940009357B1 (ko)

Priority Applications (7)

Application Number Priority Date Filing Date Title
KR1019910005632A KR940009357B1 (ko) 1991-04-09 1991-04-09 반도체 장치 및 그 제조방법
US07/727,422 US5105252A (en) 1991-04-09 1991-07-09 Low voltage BiCMOS and high voltage BiCMOS the same substrate
DE4123436A DE4123436C2 (de) 1991-04-09 1991-07-15 Halbleitervorrichtung mit einem BiCMOS-Element und zugehöriges Herstellungsverfahren
FR9108881A FR2675311B1 (fr) 1991-04-09 1991-07-15 Dispositif semi-conducteur du type bicmos pour circuits integres et son procede de fabrication.
JP3174202A JPH04324973A (ja) 1991-04-09 1991-07-15 半導体装置及びその製造方法
ITMI911952A IT1251787B (it) 1991-04-09 1991-07-15 Dispositivo semiconduttore e metodo per la sua fabbricazione
US07/763,678 US5158463A (en) 1991-04-09 1991-09-23 Method of manufacturing both low and high voltage BiCMOS transistors in the same semiconductor substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019910005632A KR940009357B1 (ko) 1991-04-09 1991-04-09 반도체 장치 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR920020598A KR920020598A (ko) 1992-11-21
KR940009357B1 true KR940009357B1 (ko) 1994-10-07

Family

ID=19313038

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910005632A Expired - Lifetime KR940009357B1 (ko) 1991-04-09 1991-04-09 반도체 장치 및 그 제조방법

Country Status (6)

Country Link
US (2) US5105252A (ko)
JP (1) JPH04324973A (ko)
KR (1) KR940009357B1 (ko)
DE (1) DE4123436C2 (ko)
FR (1) FR2675311B1 (ko)
IT (1) IT1251787B (ko)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3057757B2 (ja) * 1990-11-29 2000-07-04 日産自動車株式会社 トランジスタ
JP2642523B2 (ja) * 1991-03-19 1997-08-20 株式会社東芝 電荷結合素子を持つ半導体集積回路装置の製造方法
JP2861624B2 (ja) * 1992-05-13 1999-02-24 日本電気株式会社 半導体装置の製造方法
KR0127282B1 (ko) * 1992-05-18 1998-04-02 도요다 요시또시 반도체 장치
US5559044A (en) * 1992-09-21 1996-09-24 Siliconix Incorporated BiCDMOS process technology
JPH0758212A (ja) * 1993-08-19 1995-03-03 Sony Corp Ｃｍｏｓ集積回路
US5472887A (en) * 1993-11-09 1995-12-05 Texas Instruments Incorporated Method of fabricating semiconductor device having high-and low-voltage MOS transistors
WO1995022174A1 (en) * 1994-02-15 1995-08-17 National Semiconductor Corporation High-voltage cmos transistors for a standard cmos process
US5455189A (en) * 1994-02-28 1995-10-03 National Semiconductor Corporation Method of forming BICMOS structures
KR0144959B1 (ko) * 1994-05-17 1998-07-01 김광호 반도체장치 및 제조방법
JP2981717B2 (ja) * 1994-09-02 1999-11-22 セイコーインスツルメンツ株式会社 半導体集積回路装置
US5494843A (en) * 1995-06-28 1996-02-27 Taiwan Semiconductor Manufacturing Co. Method for forming MOSFET devices
US6245604B1 (en) 1996-01-16 2001-06-12 Micron Technology Bipolar-CMOS (BiCMOS) process for fabricating integrated circuits
US5882993A (en) 1996-08-19 1999-03-16 Advanced Micro Devices, Inc. Integrated circuit with differing gate oxide thickness and process for making same
US6033943A (en) * 1996-08-23 2000-03-07 Advanced Micro Devices, Inc. Dual gate oxide thickness integrated circuit and process for making same
US5770880A (en) * 1996-09-03 1998-06-23 Harris Corporation P-collector H.V. PMOS switch VT adjusted source/drain
US6010929A (en) * 1996-12-11 2000-01-04 Texas Instruments Incorporated Method for forming high voltage and low voltage transistors on the same substrate
JP3077742B2 (ja) * 1997-03-03 2000-08-14 日本電気株式会社 半導体装置及びその製造方法
JP4014708B2 (ja) * 1997-08-21 2007-11-28 株式会社ルネサステクノロジ 半導体集積回路装置の設計方法
US5962914A (en) * 1998-01-14 1999-10-05 Advanced Micro Devices, Inc. Reduced bird's beak field oxidation process using nitrogen implanted into active region
US6531364B1 (en) 1998-08-05 2003-03-11 Advanced Micro Devices, Inc. Advanced fabrication technique to form ultra thin gate dielectric using a sacrificial polysilicon seed layer
US6265752B1 (en) * 1999-05-25 2001-07-24 Taiwan Semiconductor Manufacturing, Co., Inc. Method of forming a HVNMOS with an N+ buried layer combined with N well and a structure of the same
JP3348782B2 (ja) 1999-07-22 2002-11-20 日本電気株式会社 半導体装置の製造方法
DE69942418D1 (de) * 1999-11-19 2010-07-08 St Microelectronics Srl Herstellungsverfahren für elektronische Bauelemente mit Hochspannungs-MOS- und EEPROM-Transistoren
US7019377B2 (en) * 2002-12-17 2006-03-28 Micrel, Inc. Integrated circuit including high voltage devices and low voltage devices
US20060122635A1 (en) * 2004-12-03 2006-06-08 Naegeli Chad D Storage system for bioabsorbable fasteners
US7927948B2 (en) 2005-07-20 2011-04-19 Micron Technology, Inc. Devices with nanocrystals and methods of formation
KR100741882B1 (ko) * 2005-12-29 2007-07-23 동부일렉트로닉스 주식회사 고전압 소자 및 그 제조방법
KR100917216B1 (ko) * 2007-02-02 2009-09-16 삼성전자주식회사 반도체 소자 및 그 형성방법
KR100752591B1 (ko) * 2007-07-06 2007-08-29 (주)위즈덤 세미컨덕터 Ｓｍｐｓ 소자 및 그 제조방법
US9214457B2 (en) 2011-09-20 2015-12-15 Alpha & Omega Semiconductor Incorporated Method of integrating high voltage devices
CN102637725B (zh) * 2012-04-26 2014-07-16 杭州士兰集成电路有限公司 采用Bipolar低压工艺实现的器件及其制造方法
CN108847423B (zh) * 2018-05-30 2022-10-21 矽力杰半导体技术(杭州)有限公司 半导体器件及其制造方法
CN111668186B (zh) 2020-06-08 2025-02-18 矽力杰半导体技术(杭州)有限公司 半导体器件及其制造方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4403395A (en) * 1979-02-15 1983-09-13 Texas Instruments Incorporated Monolithic integration of logic, control and high voltage interface circuitry
JPS5864060A (ja) * 1981-10-13 1983-04-16 Toshiba Corp 半導体装置の製造方法
US4697202A (en) * 1984-02-02 1987-09-29 Sri International Integrated circuit having dislocation free substrate
JPH0618255B2 (ja) * 1984-04-04 1994-03-09 株式会社東芝 半導体装置
FR2571178B1 (fr) * 1984-09-28 1986-11-21 Thomson Csf Structure de circuit integre comportant des transistors cmos a tenue en tension elevee, et son procede de fabrication
JPS61263261A (ja) * 1985-05-17 1986-11-21 Nec Corp Ｍｏｓ型半導体素子の製造方法
JPH0671067B2 (ja) * 1985-11-20 1994-09-07 株式会社日立製作所 半導体装置
JPH0628266B2 (ja) * 1986-07-09 1994-04-13 株式会社日立製作所 半導体装置の製造方法
JPS63283152A (ja) * 1987-05-15 1988-11-21 Toshiba Corp 半導体装置およびその製造方法
US4764482A (en) * 1986-11-21 1988-08-16 General Electric Company Method of fabricating an integrated circuit containing bipolar and MOS transistors
JPH01110760A (ja) * 1987-06-25 1989-04-27 Fuji Electric Co Ltd ＢｉＣＭＯＳ半導体装置
JPH01112763A (ja) * 1987-10-27 1989-05-01 Sharp Corp 半導体装置
JPH01140759A (ja) * 1987-11-27 1989-06-01 Nec Corp Ｂｉ−ＭＯＳ半導体装置
JPH02102569A (ja) * 1988-10-12 1990-04-16 Nippon Telegr & Teleph Corp <Ntt> 半導体装置
JPH02112272A (ja) * 1988-10-21 1990-04-24 Olympus Optical Co Ltd 半導体装置
JPH02139963A (ja) * 1988-11-21 1990-05-29 Olympus Optical Co Ltd Ｃｍｏｓデバイス
US5034337A (en) * 1989-02-10 1991-07-23 Texas Instruments Incorporated Method of making an integrated circuit that combines multi-epitaxial power transistors with logic/analog devices
JPH0770703B2 (ja) * 1989-05-22 1995-07-31 株式会社東芝 電荷転送デバイスを含む半導体装置およびその製造方法
US4908328A (en) * 1989-06-06 1990-03-13 National Semiconductor Corporation High voltage power IC process
IT1235843B (it) * 1989-06-14 1992-11-03 Sgs Thomson Microelectronics Dispositivo integrato contenente strutture di potenza formate con transistori ldmos complementari, strutture cmos e pnp verticali con aumentata capacita' di supportare un'alta tensione di alimentazione.

Also Published As

Publication number Publication date
ITMI911952A1 (it) 1993-01-15
JPH04324973A (ja) 1992-11-13
KR920020598A (ko) 1992-11-21
DE4123436A1 (de) 1992-10-15
FR2675311A1 (fr) 1992-10-16
FR2675311B1 (fr) 1996-03-08
ITMI911952A0 (it) 1991-07-15
DE4123436C2 (de) 1995-09-07
IT1251787B (it) 1995-05-26
US5105252A (en) 1992-04-14
US5158463A (en) 1992-10-27

Similar Documents

Publication Publication Date Title
KR940009357B1 (ko) 반도체 장치 및 그 제조방법
US6445044B2 (en) Apparatus improving latchup immunity in a dual-polysilicon gate
KR930008018B1 (ko) 바이씨모스장치 및 그 제조방법
EP0110313A2 (en) Semiconductor integrated circuit device and a method for manufacturing the same
JPH05129429A (ja) 半導体装置およびその製造方法
US5726476A (en) Semiconductor device having a particular CMOS structure
JP3206026B2 (ja) 高電圧用ｍｉｓｆｅｔを備える半導体装置
EP0178991A2 (en) A complementary semiconductor device having high switching speed and latchup-free capability
KR100329895B1 (ko) 디커플링 캐패시턴스 형성 방법 및 반도체 소자
KR100324931B1 (ko) 반도체장치 및 그의 제조방법
US5198880A (en) Semiconductor integrated circuit and method of making the same
EP0450614A1 (en) Semiconductor device containing bipolar transistors
US4745453A (en) Semiconductor device
US4912055A (en) Method of fabricating a semiconductor device
US6406955B1 (en) Method for manufacturing CMOS devices having transistors with mutually different punch-through voltage characteristics
KR0147372B1 (ko) 반도체장치 및 그 제조방법
JPS604596B2 (ja) 相補形ｍｏｓ集積回路の製造方法
EP0404180B1 (en) Semiconductor integrated circuit and method of making the same
KR930010120B1 (ko) 인버터용 cmos 트랜지스터 및 그 제조방법
JP3216110B2 (ja) 相補型半導体装置の製造方法
KR940010565B1 (ko) Bicmos 반도체 소자 및 그 제조방법
KR100479814B1 (ko) 반도체소자의웰형성방법
KR940007454B1 (ko) 반도체장치의 제조방법
KR940007660B1 (ko) 웰 보상층을 갖는 고전압 반도체소자
KR0165305B1 (ko) 반도체 메모리장치 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19910409

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19910409

Comment text: Request for Examination of Application

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 19940528

Patent event code: PE09021S01D

G160 Decision to publish patent application
PG1605 Publication of application before grant of patent

Comment text: Decision on Publication of Application

Patent event code: PG16051S01I

Patent event date: 19940912

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19950106

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19950220

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19950220

End annual number: 3

Start annual number: 1

PR1001 Payment of annual fee

Payment date: 19970828

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 19980911

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 19990914

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20000915

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20010906

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20020906

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20030904

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20040331

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20050909

Start annual number: 12

End annual number: 12

PR1001 Payment of annual fee

Payment date: 20060928

Start annual number: 13

End annual number: 13

PR1001 Payment of annual fee

Payment date: 20071001

Start annual number: 14

End annual number: 14

PR1001 Payment of annual fee

Payment date: 20081001

Start annual number: 15

End annual number: 15

PR1001 Payment of annual fee

Payment date: 20090914

Start annual number: 16

End annual number: 16

FPAY Annual fee payment

Payment date: 20101007

Year of fee payment: 17

PR1001 Payment of annual fee

Payment date: 20101007

Start annual number: 17

End annual number: 17

EXPY Expiration of term
PC1801 Expiration of term