[go: up one dir, main page]

KR930011222A - 반도체 집적회로 - Google Patents

반도체 집적회로 Download PDF

Info

Publication number
KR930011222A
KR930011222A KR1019920022767A KR920022767A KR930011222A KR 930011222 A KR930011222 A KR 930011222A KR 1019920022767 A KR1019920022767 A KR 1019920022767A KR 920022767 A KR920022767 A KR 920022767A KR 930011222 A KR930011222 A KR 930011222A
Authority
KR
South Korea
Prior art keywords
power supply
circuit
voltage
supply voltage
biasing voltage
Prior art date
Application number
KR1019920022767A
Other languages
English (en)
Other versions
KR970000881B1 (ko
Inventor
히로시 나까야마
Original Assignee
세끼모또 다다히로
니뽄 덴끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세끼모또 다다히로, 니뽄 덴끼 가부시끼가이샤 filed Critical 세끼모또 다다히로
Publication of KR930011222A publication Critical patent/KR930011222A/ko
Application granted granted Critical
Publication of KR970000881B1 publication Critical patent/KR970000881B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current 
    • G05F1/46—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is DC
    • G05F3/10—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/205—Substrate bias-voltage generators
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of DC power input into DC power output
    • H02M3/02—Conversion of DC power input into DC power output without intermediate conversion into AC
    • H02M3/04—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters
    • H02M3/06—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Dram (AREA)

Abstract

내부 전원 전압을 얻기 위해 외부 전원 전압을 강하시키기 위한 전압 강하 회로와, 한 표면이 내부 회로와 함께 형성된 반도체 기판에 역 바이어싱 전압을 인가하기 위한 기판 바이어싱 전압 발생 회로를 포함하는 LSI가 설명되어 있으며, 여기서 외부 전원 전압의 인가후 상기 긴 바이어싱 전압 발생회로의 작동 전원으로서의 내부 전원전압의 증가의 지연으로 인한 LSI의 작동 시작 지연과 진력 소모의 증가가 방지된다.
LSI는 내부 전원 전압을 발생하기 위한 전압 강하 회로와, 기판 바이어싱 전압을 발생하기 위한 기판 바이어싱전압 발생 회로와, 외부 전원 인가후 외부 전원의 전압 상승율을 조정하기 위한 파워 온 회로를 포함한다. 기판바이어싱 전압 발생 회로는 LSI가 대기 모드에 있을때 작동가능한 대기 모드기판 바이어싱 전압 발생 회로와, 외부 전원 전압이 인가되고 LSI가 활성 모드일때 작동가능한 활성 모드 기판 바이어싱 전압 발생 회로를 포함한다. 활성 모드 기판 바이어싱 전압 발생 회로 부분은 모니터의 결과에 따라 파워온 회로에 의해 발생된 제어 신호에 응탑하여, 외부 전원 전압을 LSI에 인가할 때 기판 전류 흡수력을 그 단계로 스위칭하게 된다.
본 발명에 따른 LSI에서, 외부 전원 전압의 인가에 의해 파워 온 회로는 활성 모드 기판 바이어싱 전압 발생회로로 하여금 외부 전원 전압과 내부 전원 전압에 의해 작동되게 만든다. 외부 전원 전압의 인가의 내부 단계에 있어서 내부 전원 전압의 증가의 지연이 있다할지라도, 기판 바이어싱 전압은 이것이 단지 내부 전원 전압에 의해서만 작동할 때 보다 높은 속도로 낮추어지며 따라서 바이어싱 전압은 LSI의 작동 시작시에 신뢰할만하게 에칭전압치에 이르게된다. 따라서, 전압 강하 회로의 작동 지연으로 인한 기판 바이어싱 전압의 저감의 지연으로 인해 야기되는 M0S트렌지스터의 저감된 임계전압으로 인하여, 작동 시간후 LSI의 전력 소모의 증가는 없다.
종래의 16M 비트 DRAM에서, 기판 바이어싱 전압 발생 회로가 5V의 외부 전원 전압을 강하시켜 얻어진 3.3V의 내부 전원 전압에 의해 작동되어 -2.2V의 기판 바이어싱 전압을 인가하게 될때, 내부 전원 전압의 상승율의 지연에 의존하여 대기 모드에서의 대기 전류가 300A에서 약 1mA로 증가되는 경우가 있을 수 있다. 본 발명이 적용되는 16M 비트 DRAM에서는 전력 소모의 중가나 메모리 셀 내부의 손상은 없다.

Description

반도체 집적회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제5도는 제1도에 도시된 회로부분에 대응하는 것을 도시하는 본 발명의 제1실시예의 회로선도.
제6도는 제5도에 도시된 파워온 회로의 일예에 대한 상세한 회로도.
제7도는 제1도에 도시된 회로부분에 대응하는 것을 본 발명의 제2실시예에 대한 회로도.

Claims (8)

  1. 접지 라인을 포함하는 내부 회로와 함께 형성된 한 표면을 구비하는 반도체 기판과 상기 접지 라인사이에 접속된 제1바이어싱 전압 발생 회로 및 제2바이어싱 전압 발생 회로를 포함하며, 기판 전류를 흡수함으로써 상기 반도체 기판과 접지 사이에 각각 역 바이어싱 전압을 공급하는 기판 바이어싱 전원 발생 수단과, 내부 전원 전압을 얻기 위하여 외부 전압 전압을 강하시키고, 상기 내부 전원 전압을 상기 내부 회로와 상기 기판 바이어싱 전압발생 수단에 공급하는 전압 강하 회로와, 상기 외부 전원 전압이 상기 반도체 집적 회로에 인가된후 상기 외부전원 전압의 변동에 응답하여, 상기 기간 바이어싱 전압 발생 수단의 기관 전류 흡수력을 제어하기 위한 제어신호를 발생하는 제어 회로와, 상기 제1바이어싱 전압 발생 회로에 제공되고 상기 제어 회로로부터의 상기 제어 신호에 응답하여, 큰 기판 전류흡수력과 작은 기판 전류 흡수력을 선택적으로 제공하는 수단을 포함하는 반도체 집적회로.
  2. 제1항에 있어서, 상기 제1바이어싱 전압 발생 회로는 상기 제1바이어싱 전압 발생 회로를 상기 외부 전원전압과 상기 내부 전원 전압 사이로 선택적으로 스위칭 함으로써 상기 기판 전류 흡수력중 하나를 선택하는 반도체 집적 회로.
  3. 제2항에 있어서, 상기 제1바이어싱 전압 발생 회로는 상기 작동 전원 전압을 상기 외부 전원 전압과 상기 내부 전원 전압사이로 스위칭할 수 있는 링 발진기를 포함하는 제1발진기 회로와, 상기 제1발진기 회로에 의해 구동되는 전하 펌프 회로를 포함하는 반도체 집적 회로.
  4. 제2항에 있어서, 상기 제1바이어싱 전압 발생 회로는 작동 전원 전압이 상기 외부 전원 전압으로 고정되는 링 발진기를 포함하는 제2발진 회로와, 상기 제2발진 회로의 출력에 의해 구동되는 제2전하 펌프 회로와, 작동전원 전압이 상기 내부 전원 전압으로 고정되는 링 발진기를 포함하는 제3발진 회로와, 출력 단자가 상기 제2전하펌프 회로의 출력 단자에 접속되고 상기 제3발진 회로의 출력에 의해 구동되는 제3전하 펌프 회로를 포함하는 반도체 집적 회로.
  5. 제3항 또는 제4항에 있어서, 상기 제2바이어싱 전압 발생 회로는 작동 전원 전압이 상기 내부 전원 전압에 고정된 제4링 발진기를 포함하는 제4발진 회로와, 상기 제4발진 회로의 출력에 의해 구동되는 전하 펌프 회로를 포함하는 반도체 집적 회로.
  6. 제5항에 있어서, 상기 제1바이어싱 전압 발생 회로가 상기 내부 전원 전압으로 작동될 때 상기 제1바이어싱 전압 발생 회로의 기판 전류 흡수력은 작동의 활성 모드동안 작동 전류에 의해 발생된 기판 전류를 흡수하기에 충분하고, 상기 제2바이어싱 전압 발생 회로의 기판 전류 흡수력을 작동의 대기 모드동안 대기 전류에 의해 발생된 기판 전류를 흡수하기에 충분한 반도체 집적 회로.
  7. 제6항에 있어서, 상기 제어 전류는 상기 외부 전원 전압의 인가시에 상기 작동 전압을 상기 전압 인가후의 상기 외부 전원 전압의 전압치에 따라 상기 외부 전원 전압과 상기 내부 전원 전압 사이에서 순차적으로 적응되는 반도체 집적 회로.
  8. 제7항에 있어서, 상기 제어 회로는 외부에서 인가된 제어 신호에 따라 발생된 임의의 제어 신호에 응답하여, 상기 외부 전원 전압이 활성 모드나 대기 모드로 안정화될 때 작동 모드를 제어하여, 상기 각각의 모드에 따라 상기 내부 전원 전압을 모작동 전원 전압으로하여 상기 제1바이어싱 전압 발생 회로와 상기 제2바이어싱 전압 발생 회로를 작동시키는 반도체 집적 회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019920022767A 1991-11-29 1992-11-28 반도체 집적 회로 KR970000881B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP91-315943 1991-11-29
JP31594391 1991-11-29

Publications (2)

Publication Number Publication Date
KR930011222A true KR930011222A (ko) 1993-06-24
KR970000881B1 KR970000881B1 (ko) 1997-01-20

Family

ID=18071473

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920022767A KR970000881B1 (ko) 1991-11-29 1992-11-28 반도체 집적 회로

Country Status (3)

Country Link
US (1) US5376840A (ko)
EP (1) EP0545266A3 (ko)
KR (1) KR970000881B1 (ko)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3683915B2 (ja) * 1993-09-24 2005-08-17 株式会社東芝 半導体記憶装置
US6882215B1 (en) * 1994-01-21 2005-04-19 Samsung Electronics Co., Ltd. Substrate bias generator in semiconductor memory device
JPH07230693A (ja) * 1994-02-16 1995-08-29 Toshiba Corp 半導体記憶装置
DE69430806T2 (de) * 1994-12-05 2002-12-12 Stmicroelectronics S.R.L., Agrate Brianza Ladungspumpe-Spannungsvervielfacherschaltung mit Regelungsrückkopplung und Verfahren dafür
US5731736A (en) * 1995-06-30 1998-03-24 Dallas Semiconductor Charge pump for digital potentiometers
JP3394389B2 (ja) * 1995-07-13 2003-04-07 シャープ株式会社 直流安定化電源回路
US5694072A (en) * 1995-08-28 1997-12-02 Pericom Semiconductor Corp. Programmable substrate bias generator with current-mirrored differential comparator and isolated bulk-node sensing transistor for bias voltage control
KR0179845B1 (ko) * 1995-10-12 1999-04-15 문정환 메모리의 기판전압 공급제어회로
JPH09219092A (ja) * 1996-02-15 1997-08-19 Mitsubishi Electric Corp 半導体記憶装置
JP3686174B2 (ja) * 1996-07-30 2005-08-24 株式会社ルネサステクノロジ 半導体集積回路装置
US6198339B1 (en) * 1996-09-17 2001-03-06 International Business Machines Corporation CVF current reference with standby mode
US5987116A (en) * 1996-12-03 1999-11-16 Northern Telecom Limited Call center integration with operator services databases
US5889392A (en) * 1997-03-06 1999-03-30 Maxim Integrated Products, Inc. Switch-mode regulators and methods providing transient response speed-up
US5907255A (en) * 1997-03-25 1999-05-25 Cypress Semiconductor Dynamic voltage reference which compensates for process variations
US6115307A (en) 1997-05-19 2000-09-05 Micron Technology, Inc. Method and structure for rapid enablement
JPH1155089A (ja) * 1997-07-29 1999-02-26 Mitsubishi Electric Corp 半導体ゲート回路
JP2000040394A (ja) * 1998-07-21 2000-02-08 Fujitsu Ltd 半導体装置
DE10220354B4 (de) * 2002-05-07 2004-03-11 Infineon Technologies Ag Speicherschaltung mit mehreren Spannungsgeneratoren, Verfahren zur Herstellung und Verfahren zum Betreiben derselben
KR100560945B1 (ko) * 2003-11-26 2006-03-14 매그나칩 반도체 유한회사 온-칩 기준전압 발생장치를 구비하는 반도체 칩
KR100586545B1 (ko) * 2004-02-04 2006-06-07 주식회사 하이닉스반도체 반도체 메모리 장치의 오실레이터용 전원공급회로 및 이를이용한 전압펌핑장치
JP4587804B2 (ja) * 2004-12-22 2010-11-24 株式会社リコー ボルテージレギュレータ回路
US10439599B2 (en) * 2015-09-24 2019-10-08 Intel Corporation Non-boolean associative processor degree of match and winner take all circuits
KR102581100B1 (ko) * 2019-03-07 2023-09-20 삼성전기주식회사 차지 펌프 기반의 네가티브 전압 회로

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4585954A (en) * 1983-07-08 1986-04-29 Texas Instruments Incorporated Substrate bias generator for dynamic RAM having variable pump current level
JPH0618249B2 (ja) * 1984-10-17 1994-03-09 富士通株式会社 半導体集積回路
JPS6199363A (ja) * 1984-10-19 1986-05-17 Mitsubishi Electric Corp 基板電位発生回路
JPH0817033B2 (ja) * 1988-12-08 1996-02-21 三菱電機株式会社 基板バイアス電位発生回路
KR910004737B1 (ko) * 1988-12-19 1991-07-10 삼성전자 주식회사 백바이어스전압 발생회로
JP2780365B2 (ja) * 1989-08-14 1998-07-30 日本電気株式会社 基板電位発生回路
JP2557271B2 (ja) * 1990-04-06 1996-11-27 三菱電機株式会社 内部降圧電源電圧を有する半導体装置における基板電圧発生回路
US5146110A (en) * 1991-05-22 1992-09-08 Samsung Electronics Co., Ltd. Semiconductor memory with substrate voltage generating circuit for removing unwanted substrate current during precharge cycle memory mode of operation

Also Published As

Publication number Publication date
US5376840A (en) 1994-12-27
KR970000881B1 (ko) 1997-01-20
EP0545266A3 (en) 1993-08-04
EP0545266A2 (en) 1993-06-09

Similar Documents

Publication Publication Date Title
KR930011222A (ko) 반도체 집적회로
KR950002015B1 (ko) 하나의 오실레이터에 의해 동작되는 정전원 발생회로
US5561385A (en) Internal voltage generator for semiconductor device
JP2557271B2 (ja) 内部降圧電源電圧を有する半導体装置における基板電圧発生回路
US5909140A (en) Circuit for controlling the threshold voltage in a semiconductor device
JPH03290895A (ja) 半導体集積回路装置
US8125846B2 (en) Internal voltage generating circuit of semiconductor memory device
US4585954A (en) Substrate bias generator for dynamic RAM having variable pump current level
US5264808A (en) Substrate potential adjusting apparatus
KR20050091234A (ko) 내부전압 발생장치
KR0127318B1 (ko) 백바이어스전압 발생기
KR20050070653A (ko) 반도체 메모리 소자의 내부전원 초기화 회로 및 그의구동방법
JPS6331942B2 (ko)
JPH08280170A (ja) スイッチング電源回路
KR100265609B1 (ko) 주기변환형 고전압 발생장치
KR100543918B1 (ko) 전압 방전 회로
JP2000250647A (ja) 基準電圧発生装置および方法
US20060197464A1 (en) Integrated circuit with low power consumption and high operations speed
KR20000007228A (ko) 내부전압 변환회로
KR960009952B1 (ko) 전원 인가시의 오동작 방지회로
KR100265612B1 (ko) 래치업을 방지한 백바이어스 전압 발생기
KR100342872B1 (ko) 전압 강하 변환기
JP2002281692A (ja) 太陽電池の充電回路とそれを搭載した半導体装置
JPH019269Y2 (ko)
JP2591222B2 (ja) 電源電圧降圧回路

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19921128

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19921128

Comment text: Request for Examination of Application

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 19960202

Patent event code: PE09021S01D

G160 Decision to publish patent application
PG1605 Publication of application before grant of patent

Comment text: Decision on Publication of Application

Patent event code: PG16051S01I

Patent event date: 19961227

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19970327

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19970430

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19970430

End annual number: 3

Start annual number: 1

PR1001 Payment of annual fee

Payment date: 19991224

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20001209

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20020110

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20030109

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20040109

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20050110

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20060110

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20070110

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20080107

Start annual number: 12

End annual number: 12

PR1001 Payment of annual fee

Payment date: 20090109

Start annual number: 13

End annual number: 13

PR1001 Payment of annual fee

Payment date: 20100111

Start annual number: 14

End annual number: 14

PR1001 Payment of annual fee

Payment date: 20101223

Start annual number: 15

End annual number: 15

FPAY Annual fee payment

Payment date: 20120105

Year of fee payment: 16

PR1001 Payment of annual fee

Payment date: 20120105

Start annual number: 16

End annual number: 16

EXPY Expiration of term
PC1801 Expiration of term